CN112366136A - 高电子迁移率晶体管的制备方法 - Google Patents
高电子迁移率晶体管的制备方法 Download PDFInfo
- Publication number
- CN112366136A CN112366136A CN202011042953.6A CN202011042953A CN112366136A CN 112366136 A CN112366136 A CN 112366136A CN 202011042953 A CN202011042953 A CN 202011042953A CN 112366136 A CN112366136 A CN 112366136A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- algan
- dimensional structure
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 230000004888 barrier function Effects 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000000737 periodic effect Effects 0.000 claims abstract description 33
- 238000000137 annealing Methods 0.000 claims abstract description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 37
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 24
- 230000015572 biosynthetic process Effects 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 16
- 239000013078 crystal Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本公开提供了一种高电子迁移率晶体管的制备方法，属于半导体技术领域。所述制备方法包括：在Si衬底上生长漏电屏蔽层，所述漏电屏蔽层包括至少一个周期结构，每个所述周期结构采用如下三步形成：第一步，横向生长AlGaN，形成二维结构层；第二步，在300torr～500torr的压力下进行退火处理；第三步，纵向生长GaN，形成三维结构层；在所述漏电屏蔽层上依次生长GaN沟道层和AlGaN势垒层。本公开在Si衬底上生长包括至少一个周期结构的漏电屏蔽层，可以将外延缺陷密度降低为106/cm2以下，有效抑制漏电通道的形成，降低加HEMT发生隧道击穿的概率，提高HEMT的抗静电能力，保证HEMT的可靠性满足需要。
Description
技术领域
本公开涉及半导体技术领域，特别涉及一种高电子迁移率晶体管的制备方法。
背景技术
HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是FET(FieldEffect Transistor，场效应晶体管)的一种，它使用两种具有不同能隙的材料形成异质结，为载流子提供沟道。
相关技术中，HEMT包括外延结构以及分别设置在外延结构上的源极、漏极、栅极，源极和漏极与外延结构之间形成欧姆接触，栅极与外延结构之间形成肖特基接触。外延结构包括Si衬底以及依次层叠在Si衬底上的GaN沟道层和AlGaN势垒层，Si衬底起到支撑作用并提供外延生长的表面，GaN沟道层和AlGaN势垒层的异质结界面处形成高浓度、高迁移率的二维电子气。
在Si衬底上生长的GaN沟道层内具有大量的位错和缺陷，容易形成漏电通道，导致HEMT的抗静电能力差。
发明内容
本公开实施例提供了一种高电子迁移率晶体管的制备方法，可以有效抑制漏电通道的形成，提高HEMT的抗静电能力。所述技术方案如下：
本公开实施例提供了一种高电子迁移率晶体管的制备方法，所述制备方法包括：
在Si衬底上生长漏电屏蔽层，所述漏电屏蔽层包括至少一个周期结构，每个所述周期结构采用如下三步形成：第一步，横向生长AlGaN，形成二维结构层；第二步，在300torr～500torr的压力下进行退火处理；第三步，纵向生长GaN，形成三维结构层；
在所述漏电屏蔽层上依次生长GaN沟道层和AlGaN势垒层。
可选地，所述周期结构的数量为4个～20个。
可选地，所述横向生长AlGaN，形成二维结构层，包括：
在1200℃～1350℃的温度和75torr～150torr的压力下横向生长AlGaN，形成二维结构层。
可选地，所述二维结构层在纯氮气的环境中形成。
可选地，所述在300torr～500torr的压力下进行退火处理，包括：
在300torr～500torr的压力下将所述二维结构层的温度从500℃降低至200℃，进行退火处理。
可选地，所述退火处理在纯氮气的环境中进行。
可选地，所述纵向生长GaN，形成三维结构层，包括：
在1100℃～1200℃的温度和300torr～500torr的压力下纵向生长GaN，形成三维结构层。
可选地，所述三维结构层在氢气和氮气混合的环境中形成。
可选地，所述制备方法还包括：
在Si衬底上生长漏电屏蔽层之前，在所述Si衬底上生长AlN成核层。
可选地，所述制备方法还包括：
在所述Si衬底上生长AlN成核层之前，在所述Si衬底上生长AlGaN过渡层。
本公开实施例提供的技术方案带来的有益效果是：
通过在Si衬底上生长包括至少一个周期结构的漏电屏蔽层，每个周期结构的第一步是横向生长AlGaN形成二维结构层，AlN的晶格常数在Si的晶格常数和GaN的晶格常数之间，在Si衬底和GaN沟道层之间生长AlGaN，可以有效缓解Si衬底和GaN沟道层之间的晶格失配，减少GaN沟道层和AlGaN势垒层生长过程中产生的位错和缺陷。而且AlGaN是横向生长形成的二维结构层，二维结构层整体不存在三维结构层中间隔设置的部分，加上Al原子比较小，AlGaN内部的连接更紧密，因此AlGaN形成的二维结构层可以阻挡N源和Ga源与Si衬底发生反应，并且防止Si扩散到GaN沟道层和AlGaN势垒层内，有效避免对GaN沟道层晶体质量造成不良影响，减小GaN沟道层和AlGaN势垒层内的缺陷密度，避免GaN沟道层和AlGaN势垒层内形成漏电通道。另外，AlGaN内部同时存在AlN和GaN，AlN和GaN不同的晶格结构有利于释放异质生长过程中产生的应力，阻断GaN沟道层和AlGaN势垒层内的应力积累，改善GaN沟道层和AlGaN势垒层内的漏电通道。
每个周期结构的第二步是在300torr～500torr的压力下进行退火处理，300torr～500torr的高压施加到AlGaN形成的三维结构层上，加上退火处理，有利于Al原子在Si衬底上的迁移和铺展，使得Al原子均匀分布在Si衬底上，提高AlGaN形成的三维结构层内的致密度，有效阻挡Si衬底发生反应、以及防止Si的扩散，减小GaN沟道层和AlGaN势垒层内的缺陷密度，避免GaN沟道层和AlGaN势垒层内形成漏电通道。而且高压与退火处理配合，还能有效释放异质生长过程中产生的应力，阻断GaN沟道层和AlGaN势垒层内的应力积累，进一步避免GaN沟道层和AlGaN势垒层内形成漏电通道。
每个周期结构的第三步是纵向生长GaN形成三维结构层，三维结构层包括间隔设置的多个部分，后续在相邻两个部分之间生长的时候，可以将生长过程中产生的应力和缺陷进行抵消，有效抑制漏电通道的形成。而且三维结构层由GaN形成，与GaN沟道层的材料一样，不会产生新的晶格失配。
综上，在Si衬底上生长包括至少一个周期结构的漏电屏蔽层，可以将外延缺陷密度降低为106/cm2以下，有效抑制漏电通道的形成，降低加HEMT发生隧道击穿的概率，提高HEMT的抗静电能力，保证HEMT的可靠性满足应用需要。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种高电子迁移率晶体管的制备方法的流程图；
图2是本公开实施例提供的一种高电子迁移率晶体管的制备方法的流程图；
图3是本公开实施例提供的制备方法形成的高电子迁移率晶体管的结构示意图；
图4是本公开实施例提供的漏电屏蔽层的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
HEMT的外延结构包括衬底、沟道层和势垒层，沟道层和势垒层依次层叠在衬底上。衬底起到支撑作用并提供外延生长的表面；沟道层和势垒层分别采用不同的材料形成，异质结界面处形成高浓度、高迁移率的二维电子气。
蓝宝石衬底和Si衬底都比较廉价，适合工业化生产。相比于蓝宝石衬底硬度大、导热性差、绝缘的特点，Si衬底具有加工方便、导热性好、导电的优势，更适合HEMT外延结构的制备，因此HEMT外延结构中的衬底通常采用Si衬底。另外，沟道层通常采用GaN层，势垒层通常采用AlGaN层，即HEMT外延结构通常包括Si衬底、GaN沟道层和AlGaN势垒层，GaN沟道层和AlGaN势垒层依次层叠在Si衬底上。
GaN沟道层和AlGaN势垒层依次生长在Si衬底上，但是GaN沟道层与Si衬底之间的晶格失配高达20.4％，因此GaN沟道层和AlGaN势垒层在生长过程中会产生大量的位错和缺陷。
而且在Si衬底上生长GaN沟道层和AlGaN势垒层的过程中，一方面N源容易与Si衬底发生反应，形成非晶态的SiN，影响GaN沟道层和AlGaN势垒层的晶体质量；另一方面，Ga源与Si衬底之间也会发生反应，造成Si衬底回溶，破坏Si衬底表面的平整性，影响GaN沟道层和AlGaN势垒层的晶体质量；又一方面，Si会扩散到GaN沟道层和AlGaN势垒层中，影响GaN沟道层和AlGaN势垒层的晶体质量。而GaN沟道层晶体质量的降低，会进一步增加GaN沟道层和AlGaN势垒层内的缺陷密度，导致GaN沟道层和AlGaN势垒层内形成漏电通道。
而且GaN沟道层和AlGaN势垒层内较高的缺陷密度会抑制GaN沟道层的三维生长，无法通过三维生长释放异质生长过程中产生的应力，导致GaN沟道层和AlGaN势垒层内的应力逐渐累积，进一步加重GaN沟道层和AlGaN势垒层内的漏电通道。
另外，GaN沟道层与Si衬底之间的热失配高达56％，GaN沟道层和AlGaN势垒层在生长之后的降温过程中会承受很大的张应力，加上GaN沟道层和AlGaN势垒层的厚度很小，因此GaN沟道层和AlGaN势垒层内会产生裂纹，也会加重GaN沟道层和AlGaN势垒层内的漏电通道。
综上，在Si衬底上生长GaN沟道层和AlGaN势垒层容易形成漏电通道，漏电通道的形成会增加HEMT发生隧道击穿的概率，降低HEMT的抗静电能力，造成HEMT的可靠性无法满足应用需要。
基于上述情况，本公开实施例提供了一种高电子迁移率晶体管的制备方法。图1为本公开实施例提供的一种高电子迁移率晶体管的制备方法的流程图。参见图1，该制备方法包括：
步骤101：在Si衬底上生长漏电屏蔽层，漏电屏蔽层包括至少一个周期结构，每个周期结构采用如下三步形成：第一步，横向生长AlGaN，形成二维结构层；第二步，在300torr～500torr的压力下进行退火处理；第三步，纵向生长GaN，形成三维结构层。
横向生长一般指沿平行于Si衬底生长漏电屏蔽层的表面的方向生长，纵向生长一般指沿垂直于Si衬底生长漏电屏蔽层的表面的方向生长。在实际应用中，生长材料会同时进行横向生长和纵向生长，但是在不同的生长条件下，横向生长的速度和纵向生长的速度之间的大小关系是不同的。因此，在本公开实施例中，横向生长AlGaN是指，AlGaN沿平行于Si衬底生长漏电屏蔽层的表面的方向生长的速度，大于沿垂直于Si衬底生长漏电屏蔽层的表面的方向生长的速度；纵向生长GaN是指，GaN沿垂直于Si衬底生长漏电屏蔽层的表面的方向生长的速度，大于沿平行于Si衬底生长漏电屏蔽层的表面的方向生长的速度。
横向生长AlGaN的时候，AlGaN沿平行于Si衬底生长漏电屏蔽层的表面的方向生长的速度，大于沿垂直于Si衬底生长漏电屏蔽层的表面的方向生长的速度，因此AlGaN会平铺在Si衬底上，形成二维结构层；纵向生长GaN的时候，GaN沿垂直于Si衬底生长漏电屏蔽层的表面的方向生长的速度，大于沿平行于Si衬底生长漏电屏蔽层的表面的方向生长的速度，因此GaN会间隔设置在Si衬底上，形成三维结构层。
退火处理主要是指将材料曝露于高温一段很长时间后，然后再慢慢冷却的热处理制程。在实际应用中，生长材料生长过程中的温度很高，退火处理是将生长过程中的温度降低至一定程度的过程。生长材料的内部在退火处理的过程中会发生变化，导致生长材料的性能改变。
步骤102：在漏电屏蔽层上依次生长GaN沟道层和AlGaN势垒层。
本公开实施例通过在Si衬底上生长包括至少一个周期结构的漏电屏蔽层，每个周期结构的第一步是横向生长AlGaN形成二维结构层，AlN的晶格常数在Si的晶格常数和GaN的晶格常数之间，在Si衬底和GaN沟道层之间生长AlGaN，可以有效缓解Si衬底和GaN沟道层之间的晶格失配，减少GaN沟道层和AlGaN势垒层生长过程中产生的位错和缺陷。而且AlGaN是横向生长形成的二维结构层，二维结构层整体不存在三维结构层中间隔设置的部分，加上Al原子比较小，AlGaN内部的连接更紧密，因此AlGaN形成的二维结构层可以阻挡N源和Ga源与Si衬底发生反应，并且防止Si扩散到GaN沟道层和AlGaN势垒层内，有效避免对GaN沟道层晶体质量造成不良影响，减小GaN沟道层和AlGaN势垒层内的缺陷密度，避免GaN沟道层和AlGaN势垒层内形成漏电通道。另外，AlGaN内部同时存在AlN和GaN，AlN和GaN不同的晶格结构有利于释放异质生长过程中产生的应力，阻断GaN沟道层和AlGaN势垒层内的应力积累，改善GaN沟道层和AlGaN势垒层内的漏电通道。
每个周期结构的第二步是在300torr～500torr的压力下进行退火处理，300torr～500torr的高压施加到AlGaN形成的三维结构层上，加上退火处理，有利于Al原子在Si衬底上的迁移和铺展，使得Al原子均匀分布在Si衬底上，提高AlGaN形成的三维结构层内的致密度，有效阻挡Si衬底发生反应、以及防止Si的扩散，减小GaN沟道层和AlGaN势垒层内的缺陷密度，避免GaN沟道层和AlGaN势垒层内形成漏电通道。而且高压与退火处理配合，还能有效释放异质生长过程中产生的应力，阻断GaN沟道层和AlGaN势垒层内的应力积累，进一步避免GaN沟道层和AlGaN势垒层内形成漏电通道。
每个周期结构的第三步是纵向生长GaN形成三维结构层，三维结构层包括间隔设置的多个部分，后续在相邻两个部分之间生长的时候，可以将生长过程中产生的应力和缺陷进行抵消，有效抑制漏电通道的形成。而且三维结构层由GaN形成，与GaN沟道层的材料一样，不会产生新的晶格失配。
综上，在Si衬底上生长包括至少一个周期结构的漏电屏蔽层，可以将外延缺陷密度降低为106/cm2以下，有效抑制漏电通道的形成，降低加HEMT发生隧道击穿的概率，提高HEMT的抗静电能力，保证HEMT的可靠性满足应用需要。
本公开实施例提供了一种高电子迁移率晶体管的制备方法。图2为本公开实施例提供的一种高电子迁移率晶体管的制备方法的流程图。参见图2，该制备方法包括：
步骤201：在Si衬底上生长AlN成核层。
先在Si衬底上生长AlN成核层，AlN成核层可以为整个生长提供成核点，有利于后续的生长。而且AlN的晶格常数在Si的晶格常数和AlGaN的晶格常数之间，可以进一步缓解HEMT内部的晶格失配，减少应力和缺陷的产生，避免形成漏电通道。
可选地，该步骤201包括：
将Si衬底置于PVD(Physical Vapour Deposition，物理气相沉积)设备的反应室内；
利用磁控溅射外延技术生长AlN薄膜，形成AlN成核层。
示例性地，AlN成核层的厚度为20nm～100nm。
示例性地，在PVD设备的反应室内，采用氧气、氮气、氩气的混合气氛，温度为550℃～800℃，压力为3mbar～10mbar。
示例性地，Si衬底的大小为2inch～12inch。
可选地，在步骤201之前，该制备方法包括：
将Si衬底放入酒精或者丙酮溶液中，祛除Si衬底的表面的有机沾污和颗粒；
采用去离子水冲洗，并用N2枪吹干Si衬底的表面；
采用HF溶液腐蚀Si衬底，祛除Si衬底的表面的氧化物。
示例性地，HF溶液的浓度为5％。
步骤202：在AlN成核层上生长AlGaN过渡层。
在AlN成核层和AlGaN二维结构层之间设置AlGaN过渡层，可以填平AlN成核层，为AlGaN二维结构层提供平整的生长表面，有利于AlGaN在生长表面上铺展，形成致密度高的二维结构层，进而有效阻挡Si衬底发生反应、以及防止Si的扩散，减小GaN沟道层和AlGaN势垒层内的缺陷密度，避免GaN沟道层和AlGaN势垒层内形成漏电通道。
可选地，该步骤202包括：
将Si衬底置于外延生长的反应室内；
向反应室内通入TMGa、TMAl作为III族源，NH3作为V族源，控制V/III比为5000～10000，生长AlGaN过渡层。
示例性地，在外延生长的反应室内，温度为1000℃～1100℃，压力为75torr～150torr。AlGaN过渡层的生长速率为10nm/min～20nm/min。
示例性地，AlGaN过渡层的厚度为50-300nm，AlGaN过渡层中Al组分的含量为10％～30％。
步骤203：在AlGaN过渡层上生长漏电屏蔽层，漏电屏蔽层包括至少一个周期结构，每个周期结构采用如下三步形成：第一步，横向生长AlGaN，形成二维结构层；第二步，在300torr～500torr的压力下进行退火处理；第三步，纵向生长GaN，形成三维结构层。
可选地，周期结构的数量为4个～20个。
重复执行第一步至第三步，在增强各步实现效果的基础上，还可以利用三维结构层和二维结构层交替层叠，二维结构层为三维结构层提供平整的表面，三维结构层间隔设置在二维结构层上，后续生长的二维结构层可以利用三维结构层的结构特点，将生长过程中产生的应力和缺陷进行抵消，同时提供平整的表面，如此循环往复，从而有效改善GaN沟道层和AlGaN势垒层内的缺陷密度，避免漏电通道的形成。周期结构的数量为4个～20个，既能利用三维结构层和二维结构层交替层叠，有效改善GaN沟道层和AlGaN势垒层内的缺陷密度，避免漏电通道的形成，也能兼顾漏电屏蔽层的生长效率和生产成本。
可选地，第一步包括：
在1200℃～1350℃的温度和75torr～150torr的压力下横向生长AlGaN，形成二维结构层。
AlGaN的生长温度高达1200℃～1350℃，利用高温使得AlGaN沿平行于Si衬底生长漏电屏蔽层的表面的方向生长的速度，大于沿垂直于Si衬底生长漏电屏蔽层的表面的方向生长的速度，横向生长为二维结构层。
AlGaN的生长压力低至75torr～150torr，利用低压促进Al的掺杂，从而利用AlGaN有效缓解Si衬底和GaN沟道层之间的晶格失配、阻挡Si衬底发生反应、防止Si的扩散、以及释放异质生长过程中产生的应力。
示例性地，形成二维结构层时，向反应室内通入TMGa、TMAl作为III族源，NH3作为V族源，控制V/III比为5000～10000。
示例性地，二维结构层中Al组分的含量为20％～50％。
可选地，二维结构层在纯氮气的环境中形成。
Al元素具有很强的还原性，预化学反应强烈，选择纯氮气的环境，氮气为惰性气体，有利于AlGaN的稳定生长。
可选地，二维结构层的厚度为0.05微米～0.5微米。
二维结构层的厚度为0.05微米～0.5微米，既能有效缓解Si衬底和GaN沟道层之间的晶格失配、阻挡Si衬底发生反应、防止Si的扩散、以及释放异质生长过程中产生的应力，又不会造成资源浪费、甚至不良影响。
在实际应用中，二维结构层的厚度与周期结构的数量负相关。当周期结构的数量较少时，二维结构层的厚度较大，有利于保证效果的实现；当周期结构的数量较多时，二维结构层的厚度较小，有利于利用三维结构层和二维结构层交替层叠，有效改善GaN沟道层和AlGaN势垒层内的缺陷密度，避免漏电通道的形成。
可选地，第二步包括：
在300torr～500torr的压力下将二维结构层的温度从500℃降低至200℃，进行退火处理。
退火的温度从500℃降低至200℃，可以有效促使Al原子在Si衬底上的迁移和铺展，使得Al原子均匀分布在Si衬底上，提高AlGaN形成的三维结构层内的致密度，有效阻挡Si衬底发生反应、以及防止Si的扩散，减小GaN沟道层和AlGaN势垒层内的缺陷密度，避免GaN沟道层和AlGaN势垒层内形成漏电通道，并且释放异质生长过程中产生的应力，阻断GaN沟道层和AlGaN势垒层内的应力积累，进一步避免GaN沟道层和AlGaN势垒层内形成漏电通道。
可选地，退火处理在纯氮气的环境中进行。
Al元素具有很强的还原性，预化学反应强烈，选择纯氮气的环境，氮气为惰性气体，有利于AlGaN的稳定变化。
可选地，退火处理的时间为5分钟～20分钟。
退火处理的时间为5分钟～20分钟，既能有效促使Al原子在Si衬底上的迁移和铺展，使得Al原子均匀分布在Si衬底上，提高AlGaN形成的三维结构层内的致密度，并且释放异质生长过程中产生的应力，又不会造成资源浪费、甚至不良影响。
在实际应用中，执行第二步的时候，关闭Al源和Ga源，N源可以打开。
可选地，第三步包括：
在1100℃～1200℃的温度和300torr～500torr的压力下纵向生长GaN，形成三维结构层。
GaN的生长温度为1100℃～1200℃，在实现纵向生长的情况下，尽可能利用较高的生长温度提高GaN的晶体质量。
GaN的生长压力为300torr～500torr，利用高压抑制杂质的掺入，提高GaN的晶体质量。
示例性地，形成三维结构层时，向反应室内通入TMGa作为III族源，NH3作为V族源，控制V/III比为5000～10000。
可选地，三维结构层在氢气和氮气混合的环境中形成。
选择氢气和氮气混合的环境，氮气为惰性气体，可以维持整个环境的稳定性，同时氢气可以对GaN进行修饰，提高GaN的晶体质量。
可选地，三维结构层的厚度为0.05微米～0.5微米。
三维结构层的厚度为0.05微米～0.5微米，既能利用后续的生长对生长过程中产生的应力和缺陷进行抵消，有效抑制漏电通道的形成，又不会造成资源浪费、甚至不良影响。
在实际应用中，三维结构层的厚度与周期结构的数量负相关。当周期结构的数量较少时，三维结构层的厚度较大，有利于保证效果的实现；当周期结构的数量较多时，三维结构层的厚度较小，有利于利用三维结构层和二维结构层交替层叠，有效改善GaN沟道层和AlGaN势垒层内的缺陷密度，避免漏电通道的形成。
步骤204：在漏电屏蔽层上生长GaN沟道层。
可选地，该步骤204包括：
在氢气和氮气混合的气氛中，向反应室内通入TMGa作为III族源，向反应室内通入NH3作为V族源，控制V/III比为5000～10000，控制温度为1100℃～1200℃，控制压力为100torr～200torr，生长GaN沟道层。
示例性地，GaN沟道层的厚度为5000nm～10000nm。
步骤205：在GaN沟道层上生长AlGaN势垒层。
可选地，该步骤205包括：
在氢气和氮气混合的气氛中，向反应室内通入TMGa、TMAl作为III族源，向反应室内通入NH3作为V族源，控制V/III比为5000～10000，控制温度为950℃～1000℃，控制压力为100torr～200torr，生长AlGaN势垒层。
示例性地，AlGaN势垒层的厚度为30nm～100nm，AlGaN势垒层中Al组分的含量为20％～50％。
步骤206：在AlGaN势垒层上生长GaN帽层。
在AlGaN势垒层上生长GaN帽层，GaN帽层和AlGaN势垒层之间的极化作用，可以增加HEMT的肖特基势垒高度，增大开启电压。
可选地，该步骤206包括：
在氢气和氮气混合的气氛中，向反应室内通入TMGa作为III族源，向反应室内通入NH3作为V族源，控制V/III比为5000～10000，控制温度为1000℃～1200℃，控制压力为100torr～500torr，生长GaN帽层。
示例性地，GaN帽层的厚度为5nm～20nm。
图3为本公开实施例提供的制备方法形成的高电子迁移率晶体管的结构示意图。参见图3，高电子迁移率晶体管包括Si衬底10、AlN成核层21、AlGaN过渡层22、漏电屏蔽层30、GaN沟道层41、AlGaN势垒层42、GaN帽层50，AlN成核层21、AlGaN过渡层22、漏电屏蔽层30、GaN沟道层41、AlGaN势垒层42、GaN帽层50依次层叠在Si衬底10。
图4为本公开实施例提供的漏电屏蔽层的结构示意图。参见图4，漏电屏蔽层30包括至少一个周期结构，图4为四个周期结构为例，每个周期结构包括依次层叠的二维结构层31和三维结构层32。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种高电子迁移率晶体管的制备方法，其特征在于，所述制备方法包括：
在Si衬底上生长漏电屏蔽层，所述漏电屏蔽层包括至少一个周期结构，每个所述周期结构采用如下三步形成：第一步，横向生长AlGaN，形成二维结构层；第二步，在300torr～500torr的压力下进行退火处理；第三步，纵向生长GaN，形成三维结构层；
在所述漏电屏蔽层上依次生长GaN沟道层和AlGaN势垒层。
2.根据权利要求1所述的制备方法，其特征在于，所述周期结构的数量为4个～20个。
3.根据权利要求1或2所述的制备方法，其特征在于，所述横向生长AlGaN，形成二维结构层，包括：
在1200℃～1350℃的温度和75torr～150torr的压力下横向生长AlGaN，形成二维结构层。
4.根据权利要求3所述的制备方法，其特征在于，所述二维结构层在纯氮气的环境中形成。
5.根据权利要求1或2所述的制备方法，其特征在于，所述在300torr～500torr的压力下进行退火处理，包括：
在300torr～500torr的压力下将所述二维结构层的温度从500℃降低至200℃，进行退火处理。
6.根据权利要求5所述的制备方法，其特征在于，所述退火处理在纯氮气的环境中进行。
7.根据权利要求1或2所述的制备方法，其特征在于，所述纵向生长GaN，形成三维结构层，包括：
在1100℃～1200℃的温度和300torr～500torr的压力下纵向生长GaN，形成三维结构层。
8.根据权利要求7所述的制备方法，其特征在于，所述三维结构层在氢气和氮气混合的环境中形成。
9.根据权利要求1或2所述的制备方法，其特征在于，所述制备方法还包括：
在Si衬底上生长漏电屏蔽层之前，在所述Si衬底上生长AlN成核层。
10.根据权利要求9所述的制备方法，其特征在于，所述制备方法还包括：
在所述Si衬底上生长AlN成核层之前，在所述Si衬底上生长AlGaN过渡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011042953.6A CN112366136B (zh) | 2020-09-28 | 2020-09-28 | 高电子迁移率晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011042953.6A CN112366136B (zh) | 2020-09-28 | 2020-09-28 | 高电子迁移率晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112366136A true CN112366136A (zh) | 2021-02-12 |
| CN112366136B CN112366136B (zh) | 2023-03-14 |
Family
ID=74506983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011042953.6A Active CN112366136B (zh) | 2020-09-28 | 2020-09-28 | 高电子迁移率晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112366136B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160308091A1 (en) * | 2015-04-15 | 2016-10-20 | Bolb Inc. | Light emitter with a conductive transparent p-type layer structure |
| CN106816499A (zh) * | 2017-02-15 | 2017-06-09 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片的制备方法 |
| CN109768079A (zh) * | 2018-12-13 | 2019-05-17 | 华灿光电（浙江）有限公司 | 一种hemt外延结构及其制备方法 |
| CN109786454A (zh) * | 2018-12-13 | 2019-05-21 | 华灿光电（浙江）有限公司 | 一种hemt外延结构及其制备方法 |
-
2020
- 2020-09-28 CN CN202011042953.6A patent/CN112366136B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160308091A1 (en) * | 2015-04-15 | 2016-10-20 | Bolb Inc. | Light emitter with a conductive transparent p-type layer structure |
| CN106816499A (zh) * | 2017-02-15 | 2017-06-09 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片的制备方法 |
| CN109768079A (zh) * | 2018-12-13 | 2019-05-17 | 华灿光电（浙江）有限公司 | 一种hemt外延结构及其制备方法 |
| CN109786454A (zh) * | 2018-12-13 | 2019-05-21 | 华灿光电（浙江）有限公司 | 一种hemt外延结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112366136B (zh) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2015056714A1 (ja) | ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス | |
| CN112701160B (zh) | 氮化镓基高电子迁移率晶体管外延片及其制备方法 | |
| JP2010021581A (ja) | 高電子移動度トランジスタの製造方法 | |
| US20100301393A1 (en) | Field effect transistor and manufacturing method therefor | |
| JP7068676B2 (ja) | Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック | |
| CN116960173B (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| TW201923846A (zh) | 用於iii-n半導體通道裝置的半導體結構的形成方法 | |
| CN114551593A (zh) | 一种外延片、外延片生长方法及高电子迁移率晶体管 | |
| CN113889402A (zh) | 一种用于制备GaN基电子器件的方法 | |
| US7863162B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2021236199A1 (en) | Depletion mode high electron mobility field effect transistor (hemt) semiconductor device having beryllium doped schottky contact layers | |
| CN112366136B (zh) | 高电子迁移率晶体管的制备方法 | |
| CN110047924B (zh) | 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法 | |
| CN111009468A (zh) | 一种半导体异质结构制备方法及其用途 | |
| CN111009579A (zh) | 半导体异质结构及半导体器件 | |
| US20120248577A1 (en) | Controlled Doping in III-V Materials | |
| JP2012253115A (ja) | エピタキシャルウエハおよびその製造方法、半導体装置およびその製造方法 | |
| US20220020871A1 (en) | Stacked buffer in transistors | |
| JP5744784B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法 | |
| CN112342524B (zh) | 一种氮化镓高铝组分的外延生长方法 | |
| JP7120334B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2022180659A1 (ja) | Ｉｉｉ族窒化物半導体エピタキシャルウエハの製造方法 | |
| KR20180135333A (ko) | 질화물계 반도체 및 그 제조방법 | |
| JP3271619B2 (ja) | 電界効果トランジスタ | |
| CN117457717A (zh) | 一种多层沉积外延片及其生长方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |