CN112350561A - 电源开关电路 - Google Patents

电源开关电路 Download PDF

Info

Publication number
CN112350561A
CN112350561A CN201910978596.5A CN201910978596A CN112350561A CN 112350561 A CN112350561 A CN 112350561A CN 201910978596 A CN201910978596 A CN 201910978596A CN 112350561 A CN112350561 A CN 112350561A
Authority
CN
China
Prior art keywords
transistor
circuit
voltage
terminal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910978596.5A
Other languages
English (en)
Other versions
CN112350561B (zh
Inventor
李敬赞
吴克伟
杨珮婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Excelliance Mos Corp
Original Assignee
Excelliance Mos Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Excelliance Mos Corp filed Critical Excelliance Mos Corp
Publication of CN112350561A publication Critical patent/CN112350561A/zh
Application granted granted Critical
Publication of CN112350561B publication Critical patent/CN112350561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种电源开关电路，其包括第一晶体管、第二晶体管及控制电路。第一晶体管的第一端作为电源开关电路的输入端。第一晶体管的第二端耦接节点。第一晶体管的控制端接收第一控制电压。第二晶体管的第一端作为电源开关电路的输出端。第二晶体管的第二端耦接节点。第二晶体管的控制端接收第二控制电压。控制电路检测节点的电压以判断第一晶体管与第二晶体管间的串接型态，且根据此串接型态产生第一控制电压及第二控制电压，以在完全导通第一晶体管及第二晶体管的其中一者后，才开始控制第一晶体管及第二晶体管的其中另一者的导通状态。

Description

电源开关电路
技术领域
本发明涉及一种电源电路，尤其涉及一种可防止软启动失效的背对背电源开关电路。
背景技术
在以晶体管作为电源开关的电路设计中，为了避免晶体管内部的寄生二极管(即基体二极管)被导通而导致电源开关无法完全地被关断，设计者通常会采用以背对背串接的两颗晶体管来实现电源开关。然而，由于此两颗晶体管可能具有不同的临界电压，因此当电源开关进行软启动时，此两颗晶体管可能无法同时地自关断状态转换至导通状态。若其中一颗晶体管自关断状态转换至导通状态的时间区间与另一颗晶体管自关断状态转换至导通状态的时间区间仅仅部分重叠，将会导致此两颗晶体管的整体等效电阻值的变化不平滑，如此一来，电源开关在启动的过程中将会产生涌浪电流(inrush current)而导致软启动失效。
发明内容
有鉴于此，本发明提供一种电源开关电路，此电源开关电路的输入端与输出端之间具有以背对背串接的第一晶体管及第二晶体管。电源开关电路可在完全导通第一晶体管及第二晶体管的其中一者之后，才开始控制第一晶体管及第二晶体管的其中另一者的导通状态，以防止软启动失效。
本发明的电源开关电路包括第一晶体管、第二晶体管以及控制电路。第一晶体管具有第一端、第二端以及控制端。第一晶体管的第一端用以作为电源开关电路的输入端。第一晶体管的第二端耦接节点。第一晶体管的控制端用以接收第一控制电压。第二晶体管具有第一端、第二端以及控制端。第二晶体管的第一端用以作为电源开关电路的输出端。第二晶体管的第二端耦接节点。第二晶体管的控制端用以接收第二控制电压。控制电路耦接节点、第一晶体管的控制端以及第二晶体管的控制端。控制电路检测节点的电压，根据节点的电压判断第一晶体管与第二晶体管间的串接型态，且根据此串接型态产生第一控制电压及第二控制电压，以在完全导通第一晶体管及第二晶体管的其中一者之后，才开始控制第一晶体管及第二晶体管的其中另一者的导通状态。
基于上述，在本发明的电源开关电路中，控制电路可判断第一晶体管与第二晶体管间的串接型态，并根据第一晶体管与第二晶体管间的串接型态来控制第一晶体管及第二晶体管。控制电路在完全导通第一晶体管及第二晶体管的其中一者之后，才开始控制第一晶体管及第二晶体管的其中另一者的导通状态。如此一来，第一晶体管自关断状态转换至导通状态的时间区间与第二晶体管自关断状态转换至导通状态的时间区间完全不重叠，故可避免电源开关电路在启动的过程中产生涌浪电流而导致软启动失效。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
下面的所附附图是本发明说明书的一部分，示出了本发明的示例实施例，所附附图与说明书的描述一起说明本发明的原理；
图1是依照本发明一实施例所示出的电源开关电路的电路方块示意图；
图2是依照本发明一实施例所示出的控制电路的电路方块示意图；
图3A是依照本发明一实施例所示出的电源开关电路的第一晶体管与第二晶体管间的串接型态为共源极串接型态的示意图；
图3B是依照本发明另一实施例所示出的电源开关电路的第一晶体管与第二晶体管间的串接型态为共漏极串接型态的示意图；
图4是依照本发明一实施例所示出的图2的判断电路的电路方块示意图；
图5是依照本发明一实施例所示出的图2的控制主体的电路方块示意图；
图6A是依照本发明一实施例所示出的图3A的第一控制电压、第二控制电压以及输入端与输出端之间的等效电阻值的波形示意图；
图6B是依照本发明一实施例所示出的图3B的第一控制电压、第二控制电压以及输入端与输出端之间的等效电阻值的波形示意图；
图7是依照本发明另一实施例所示出的图2的控制主体的电路方块示意图；
图8A～图8D是依照本发明一实施例所示出的延迟电路的电路示意图；
图9是依照本发明一实施例所示出的第一泵电压、第二泵电压及软启动就绪信号的时序示意图。
附图标记说明
100：电源开关电路
120：控制电路
122：判断电路
124：控制主体
4222：偏压电路
4224：逻辑电路
5241：第一电荷泵电路
5242：第二电荷泵电路
7241：电荷泵电路
7242、7242A、7242B、7242C、7242D：延迟电路
7243：切换电路
C8：电容器
D1、D2：寄生二极管
DR：二极管串
DS：判断信号
DT：检测信号
GND：接地端
I8：电流源电路
IP：输入端
M1：第一晶体管
M2：第二晶体管
M3：第三晶体管
ND：节点
OP：输出端
R8：电阻器
RON：等效电阻值
SSOK：软启动就绪信号
SW1、SW2：开关
T10、T11、T12、T20、T21、T22、T30、T32：时间点
VDD：电源端
VG1：第一控制电压
VG2：第二控制电压
VN：电压
VP1：第一泵电压
VP2：第二泵电压
具体实施方式
为了使本发明的内容可以被更容易明了，以下特举实施例作为本发明确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤，代表相同或类似部件。
图1是依照本发明一实施例所示出的电源开关电路100的电路方块示意图。请参照图1，电源开关电路100可包括第一晶体管M1、第二晶体管M2以及控制电路120。第一晶体管M1具有第一端、第二端以及控制端。第一晶体管M1的第一端用以作为电源开关电路100的输入端IP。第一晶体管M1的第二端耦接节点ND。第一晶体管M1的控制端用以接收第一控制电压VG1。第二晶体管M2具有第一端、第二端以及控制端。第二晶体管M2的第一端用以作为电源开关电路100的输出端OP。第二晶体管M2的第二端耦接节点ND。第二晶体管M2的控制端用以接收第二控制电压VG2。
控制电路120耦接节点ND、第一晶体管M1的控制端以及第二晶体管M2的控制端。控制电路120可检测节点ND的电压VN。控制电路120可根据节点ND的电压VN判断第一晶体管M1与第二晶体管M2间的串接型态，且根据上述的串接型态产生第一控制电压VG1及第二控制电压VG2，以在完全导通第一晶体管M1及第二晶体管M2的其中一者之后，才开始控制第一晶体管M1及第二晶体管M2的其中另一者的导通状态。如此一来，可避免第一晶体管M1自关断状态转换至导通状态的时间区间与第二晶体管M2自关断状态转换至导通状态的时间区间部分重叠，故可防止电源开关电路100在启动的过程中产生涌浪电流(inrush current)而导致软启动失效的情况发生。
在本发明的一实施例中，第一晶体管M1与第二晶体管M2间的串接型态可例如是共源极串接型态或是共漏极串接型态。
图2是依照本发明一实施例所示出的控制电路120的电路方块示意图。请合并参照图1及图2。控制电路120可包括判断电路122以及控制主体124。判断电路122用以检测节点ND的电压VN，且根据节点ND的电压VN判断第一晶体管M1与第二晶体管M2间的串接型态并产生判断信号DS。控制主体124耦接判断电路122以接收判断信号DS，且根据判断信号DS产生第一控制电压VG1及第二控制电压VG2。
图3A是依照本发明一实施例所示出的第一晶体管M1与第二晶体管M2间的串接型态为共源极串接型态的示意图。请合并参照图2及图3A，第一晶体管M1及第二晶体管M2中的每一者为N型金氧半场效晶体管，且第一晶体管M1与第二晶体管M2为共源极串接。详细来说，第一晶体管M1的漏极端用以作为电源开关电路100的输入端IP，第一晶体管M1的源极端与基体相耦接并耦接至节点ND，其中第一晶体管M1的基体与漏极端之间具有寄生二极管D1。第二晶体管M2的漏极端用以作为电源开关电路100的输出端OP，第二晶体管M2的源极端与基体相耦接并耦接至节点ND，其中第二晶体管M2的基体与漏极端之间具有寄生二极管D2。
在电力提供至电源开关电路100的输入端IP之后且在电源开关电路100启动之前，第一晶体管M1及第二晶体管M2为关断状态，且第一晶体管M1中的寄生二极管D1为逆向偏压，致使节点ND的电压VN为低电平。因此，判断电路122可根据节点ND的电压VN为低电平而判断第一晶体管M1与第二晶体管M2间的串接型态为共源极串接型态。若判断电路122所产生的判断信号DS表示第一晶体管M1与第二晶体管M2间的串接型态为共源极串接型态，则控制主体124在切换第二控制电压VG2以完全导通第二晶体管M2之后，才开始切换第一控制电压VG1以导通第一晶体管M1，其中第一晶体管M1自关断状态转换至导通状态的时间区间与第二晶体管M2自关断状态转换至导通状态的时间区间不重叠。
图3B是依照本发明另一实施例所示出的第一晶体管M1与第二晶体管M2间的串接型态为共漏极串接型态的示意图。请合并参照图2及图3B，第一晶体管M1及第二晶体管M2中的每一者为N型金氧半场效晶体管，且第一晶体管M1与第二晶体管M2为共漏极串接。详细来说，第一晶体管M1的源极端与基体相耦接以作为电源开关电路100的输入端IP，且第一晶体管M1的漏极端耦接至节点ND，其中第一晶体管M1的基体与漏极端之间具有寄生二极管D1。第二晶体管M2的源极端与基体相耦接以作为电源开关电路100的输出端OP，且第二晶体管M2的漏极端耦接至节点ND，其中第二晶体管M2的基体与漏极端之间具有寄生二极管D2。
在电力提供至电源开关电路100的输入端IP之后且在电源开关电路100启动之前，第一晶体管M1及第二晶体管M2为关断状态，且第一晶体管M1中的寄生二极管D1为顺向偏压，致使节点ND的电压VN为高电平。因此，判断电路122可根据节点ND的电压VN为高电平而判断第一晶体管M1与第二晶体管M2间的串接型态为共漏极串接型态。若判断电路122所产生的判断信号DS表示第一晶体管M1与第二晶体管M2间的串接型态为共漏极串接型态，则控制主体124在切换第一控制电压VG1以完全导通第一晶体管M1之后，才开始切换第二控制电压VG2以导通第二晶体管M2，其中第一晶体管M1自关断状态转换至导通状态的时间区间与第二晶体管M2自关断状态转换至导通状态的时间区间不重叠。
图4是依照本发明一实施例所示出的图2的判断电路122的电路方块示意图。请参照图4，判断电路122可包括第三晶体管M3、偏压电路4222以及逻辑电路4224。第三晶体管M3的第一端耦接至接地端GND。第三晶体管M3的控制端耦接节点ND。偏压电路4222的第一端耦接第三晶体管M3的第二端以产生检测信号DT。偏压电路4222的第二端耦接至电源端VDD。逻辑电路4224耦接偏压电路4222的第一端及第三晶体管M3的第二端以接收检测信号DT，且根据检测信号DT产生判断信号DS。
在本发明的一实施例中，偏压电路4222可例如是电阻器或电流源电路，但本发明不限于此。
更进一步来说，当节点ND的电压VN为低电平时，第三晶体管M3被关断，致使检测信号DT为高电平。逻辑电路4224可根据高电平的检测信号DT而判断第一晶体管M1与第二晶体管M2间的串接型态为共源极串接型态，并据以产生对应的判断信号DS。相对地，当节点ND的电压VN为高电平时，第三晶体管M3被导通，致使检测信号DT为低电平。逻辑电路4224可根据低电平的检测信号DT而判断第一晶体管M1与第二晶体管M2间的串接型态为共漏极串接型态，并据以产生对应的判断信号DS。
图5是依照本发明一实施例所示出的图2的控制主体124的电路方块示意图。请合并参照图2及图5，控制主体124可包括第一电荷泵电路5241以及第二电荷泵电路5242。第一电荷泵电路5241耦接判断电路122以接收判断信号DS，且根据判断信号DS产生第一控制电压VG1。第二电荷泵电路5242耦接判断电路122以接收判断信号DS，且根据判断信号DS产生第二控制电压VG2。
在本发明的一实施例中，第一电荷泵电路5241以及第二电荷泵电路5242可采用现有的电荷泵来实现。
以下搭配图3A及图6A来说明图5的控制主体124的运作。图6A是依照本发明一实施例所示出的图3A的第一控制电压VG1、第二控制电压VG2以及输入端IP与输出端OP之间的等效电阻值RON的波形示意图。请合并参照图3A、图5及图6A。于本实施例中，图5的判断信号DS表示图3A的第一晶体管M1与第二晶体管M2间的串接型态为共源极串接型态，因此第二电荷泵电路5242在产生第二控制电压VG2以完全导通第二晶体管M2之后(亦即图6A的时间点T10之后)，第一电荷泵电路5241于时间点T11才开始产生第一控制电压VG1以导通第一晶体管M1，并在时间点T12之后完全导通第一晶体管M1以完成电源开关电路100的软启动操作。可以理解的是，在时间点T11与T12之间的软启动区间，第二晶体管M2已完全导通，因此输入端IP与输出端OP之间的等效电阻值RON实质上仅受控于第一控制电压VG1而自高阻抗平滑地变化至低阻抗，以避免产生涌浪电流。
以下搭配图3B及图6B来说明图5的控制主体124的运作。图6B是依照本发明一实施例所示出的图3B的第一控制电压VG1、第二控制电压VG2以及输入端IP与输出端OP之间的等效电阻值RON的波形示意图。请合并参照图3B、图5及图6B。于本实施例中，图5的判断信号DS表示图3B的第一晶体管M1与第二晶体管M2间的串接型态为共漏极串接型态，因此第一电荷泵电路5241在产生第一控制电压VG1以完全导通第一晶体管M1之后(亦即图6B的时间点T20之后)，第二电荷泵电路5242于时间点T21才开始产生第二控制电压VG2以导通第二晶体管M2，并在时间点T22之后完全导通第二晶体管M2以完成电源开关电路100的软启动操作。可以理解的是，在时间点T21与T22之间的软启动区间，第一晶体管M1已完全导通，因此输入端IP与输出端OP之间的等效电阻值RON实质上仅受控于第二控制电压VG2而自高阻抗平滑地变化至低阻抗，以避免产生涌浪电流。
图7是依照本发明另一实施例所示出的图2的控制主体124的电路方块示意图。请合并参照图2及图7，控制主体124可包括电荷泵电路7241、延迟电路7242以及切换电路7243。电荷泵电路7241用以产生第一泵电压VP1。延迟电路7242耦接电荷泵电路7241以接收第一泵电压VP1，且延迟第一泵电压VP1以产生第二泵电压VP2，其中在第一泵电压VP1转态完成之后，第二泵电压VP2才开始转态。切换电路7243耦接电荷泵电路7241以接收第一泵电压VP1，耦接延迟电路7242以接收第二泵电压VP2，耦接判断电路122以接收判断信号DS，且耦接图3A或图3B的第一晶体管M1的控制端及第二晶体管M2的控制端。
请合并参照图3A、图6A及图7。于本实施例中，判断信号DS表示图3A的第一晶体管M1与第二晶体管M2间的串接型态为共源极串接型态，因此切换电路7243将第一泵电压VP1输出至第二晶体管M2的控制端以作为第二控制电压VG2，且切换电路7243将第二泵电压VP2输出至第一晶体管M1的控制端以作为第一控制电压VG1。如此一来，在第二晶体管M2被完全导通之后(亦即图6A的时间点T10之后)，第一控制电压VG1于时间点T11才开始控制第一晶体管M1的导通状态，并在时间点T12之后完全导通第一晶体管M1以完成电源开关电路100的软启动操作。可以理解的是，在时间点T11与T12之间的软启动区间，第二晶体管M2已完全导通，因此输入端IP与输出端OP之间的等效电阻值RON实质上仅受控于第一控制电压VG1而自高阻抗平滑地变化至低阻抗，故可避免产生涌浪电流。
请合并参照图3B、图6B及图7。于本实施例中，判断信号DS表示图3B的第一晶体管M1与第二晶体管M2间的串接型态为共漏极串接型态，因此切换电路7243将第一泵电压VP1输出至第一晶体管M1的控制端以作为第一控制电压VG1，且切换电路7243将第二泵电压VP2输出至第二晶体管M2的控制端以作为第二控制电压VG2。如此一来，在第一晶体管M1被完全导通之后(亦即图6B的时间点T20之后)，第二控制电压VG2于时间点T21才开始控制第二晶体管M2的导通状态，并在时间点T22之后完全导通第二晶体管M2以完成电源开关电路100的软启动操作。可以理解的是，在时间点T21与T22之间的软启动区间，第一晶体管M1已完全导通，因此输入端IP与输出端OP之间的等效电阻值RON实质上仅受控于第二控制电压VG2而自高阻抗平滑地变化至低阻抗，故可避免产生涌浪电流。
图8A是依照本发明一实施例所示出的延迟电路7242A的电路示意图，可用于图7的延迟电路7242。请合并参照图7及图8A，延迟电路7242A包括电阻器R8。电阻器R8的第一端耦接电荷泵电路7241以接收第一泵电压VP1，且电阻器R8的第二端提供第二泵电压VP2。详细来说，延迟电路7242A通过电阻器R8与线路上的寄生电容所产生的延迟(RC delay)效应来延迟第一泵电压VP1，从而提供第二泵电压VP2。
图8B是依照本发明另一实施例所示出的延迟电路7242B的电路示意图，可用于图7的延迟电路7242。请合并参照图7及图8B，延迟电路7242B包括电阻器R8、电容器C8以及开关SW1。电阻器R8的第一端耦接电荷泵电路7241以接收第一泵电压VP1。电阻器R8的第二端耦接电容器C8的第一端以提供第二泵电压VP2。开关SW1耦接在电容器C8的第二端与接地端GND之间，且受控于软启动就绪信号SSOK而启闭。
当软启动就绪信号SSOK表示图3A(或图3B)的电源开关电路100尚未完成软启动时，开关SW1为导通状态，因此延迟电路7242B通过电阻器R8与电容器C8所产生的延迟效应来延迟第一泵电压VP1，从而产生第二泵电压VP2。另外，当软启动就绪信号SSOK表示图3A(或图3B)的电源开关电路100已完成软启动时，开关SW1为关断状态，致使第二泵电压VP2等于第一泵电压VP1。
图8C是依照本发明又一实施例所示出的延迟电路7242C的电路示意图，可用于图7的延迟电路7242。请合并参照图7及图8C，延迟电路7242C包括电阻器R8、电流源电路I8以及开关SW1。电阻器R8的第一端耦接电荷泵电路7241以接收第一泵电压VP1。电阻器R8的第二端耦接电流源电路I8的第一端以提供第二泵电压VP2。开关SW1耦接在电流源电路I8的第二端与接地端GND之间，且受控于软启动就绪信号SSOK而启闭。
图9是依照本发明一实施例所示出的第一泵电压VP1、第二泵电压VP2及软启动就绪信号SSOK的时序示意图。请合并参照图8C及图9。当软启动就绪信号SSOK表示图3A(或图3B)的电源开关电路100尚未完成软启动时(即图9的时间点T32之前)，开关SW1为导通状态，致使电流源电路I8可产生电流以在电阻器R8的第一端与第二端之间产生电压降，其中第二泵电压VP2低于第一泵电压VP1，且在第一泵电压VP1转态完成之后(即时间点T30之后)，第二泵电压VP2才开始转态。另外，当软启动就绪信号SSOK表示图3A(或图3B)的电源开关电路100已完成软启动时(即时间点T32之后)，开关SW1为关断状态，致使电流源电路I8停止产生电流，且第二泵电压VP2等于第一泵电压VP1。
图8D是依照本发明又一实施例所示出的延迟电路7242D的电路示意图，可用于图7的延迟电路7242。请合并参照图7及图8D，延迟电路7242D包括二极管串DR以及开关SW2。二极管串DR具有一至多个串接的二极管。二极管串DR的阳极端耦接电荷泵电路7241以接收第一泵电压VP1。二极管串DR的阴极端可提供第二泵电压VP2。开关SW2耦接在二极管串DR的阳极端及阴极端之间，且受控于软启动就绪信号SSOK而启闭。
请合并参照图8D及图9。当软启动就绪信号SSOK表示图3A(或图3B)的电源开关电路100尚未完成软启动时(即时间点T32之前)，开关SW2为关断状态，致使第二泵电压VP2低于第一泵电压VP1，且在第一泵电压VP1转态完成之后(即时间点T30之后)，第二泵电压VP2才开始转态。另外，当软启动就绪信号SSOK表示图3A(或图3B)的电源开关电路100已完成软启动时(即时间点T32之后)，开关SW2为导通状态，致使第二泵电压VP2等于第一泵电压VP1。
综上所述，在本发明实施例所提出的电源开关电路中，控制电路可判断第一晶体管与第二晶体管间的串接型态，并根据第一晶体管与第二晶体管间的串接型态来控制第一晶体管及第二晶体管。控制电路在完全导通第一晶体管及第二晶体管的其中一者之后，才开始控制第一晶体管及第二晶体管的其中另一者的导通状态。如此一来，第一晶体管自关断状态转换至导通状态的时间区间与第二晶体管自关断状态转换至导通状态的时间区间完全不重叠，故可避免电源开关电路在启动的过程中产生涌浪电流而导致软启动失效。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (11)

1.一种电源开关电路，其特征在于，包括：
第一晶体管，具有第一端、第二端以及控制端，其中所述第一晶体管的所述第一端用以作为所述电源开关电路的输入端，所述第一晶体管的所述第二端耦接节点，且所述第一晶体管的所述控制端用以接收第一控制电压；
第二晶体管，具有第一端、第二端以及控制端，其中所述第二晶体管的所述第一端用以作为所述电源开关电路的输出端，所述第二晶体管的所述第二端耦接所述节点，且所述第二晶体管的所述控制端用以接收第二控制电压；以及
控制电路，耦接所述节点、所述第一晶体管的所述控制端以及所述第二晶体管的所述控制端，其中所述控制电路检测所述节点的电压，根据所述节点的电压判断所述第一晶体管与所述第二晶体管间的串接型态，且根据所述串接型态产生所述第一控制电压及所述第二控制电压，以在完全导通所述第一晶体管及所述第二晶体管的其中一者之后，才开始控制所述第一晶体管及所述第二晶体管的其中另一者的导通状态。
2.根据权利要求1所述的电源开关电路，其特征在于，所述控制电路包括：
判断电路，用以检测所述节点的电压，且根据所述节点的电压判断所述第一晶体管与所述第二晶体管间的所述串接型态并产生判断信号；以及
控制主体，耦接所述判断电路以接收所述判断信号，且根据所述判断信号产生所述第一控制电压及所述第二控制电压。
3.根据权利要求2所述的电源开关电路，其特征在于，所述第一晶体管及所述第二晶体管中的每一者为N型金氧半场效晶体管，其中若所述判断信号表示所述第一晶体管与所述第二晶体管间的所述串接型态为共源极串接型态，所述控制主体在切换所述第二控制电压以完全导通所述第二晶体管之后，才开始切换所述第一控制电压以导通所述第一晶体管。
4.根据权利要求2所述的电源开关电路，其特征在于，所述第一晶体管及所述第二晶体管中的每一者为N型金氧半场效晶体管，其中若所述判断信号表示所述第一晶体管与所述第二晶体管间的所述串接型态为共漏极串接型态，所述控制主体在切换所述第一控制电压以完全导通所述第一晶体管之后，才开始切换所述第二控制电压以导通所述第二晶体管。
5.根据权利要求2所述的电源开关电路，其特征在于，所述判断电路包括：
第三晶体管，所述第三晶体管的第一端耦接接地端，所述第三晶体管的控制端耦接所述节点；
偏压电路，所述偏压电路的第一端耦接所述第三晶体管的第二端以产生检测信号，且所述偏压电路的第二端耦接电源端；以及
逻辑电路，耦接所述偏压电路的所述第一端及所述第三晶体管的所述第二端以接收所述检测信号，且根据所述检测信号产生所述判断信号。
6.根据权利要求2所述的电源开关电路，其特征在于，所述第一晶体管及所述第二晶体管中的每一者为N型金氧半场效晶体管，且所述控制主体包括：
第一电荷泵电路，耦接所述判断电路以接收所述判断信号，且根据所述判断信号产生所述第一控制电压；以及
第二电荷泵电路，耦接所述判断电路以接收所述判断信号，且根据所述判断信号产生所述第二控制电压，
其中若所述判断信号表示所述第一晶体管与所述第二晶体管间的所述串接型态为共源极串接型态，则所述第二电荷泵电路在产生所述第二控制电压以完全导通所述第二晶体管之后，所述第一电荷泵电路才开始产生所述第一控制电压以导通所述第一晶体管，
其中若所述判断信号表示所述第一晶体管与所述第二晶体管间的所述串接型态为共漏极串接型态，所述第一电荷泵电路在产生所述第一控制电压以完全导通所述第一晶体管之后，所述第二电荷泵电路才开始产生所述第二控制电压以导通所述第二晶体管。
7.根据权利要求2所述的电源开关电路，其特征在于，所述第一晶体管及所述第二晶体管中的每一者为N型金氧半场效晶体管，且所述控制主体包括：
电荷泵电路，用以产生第一泵电压；
延迟电路，耦接所述电荷泵电路以接收所述第一泵电压，且延迟所述第一泵电压以产生第二泵电压，其中在所述第一泵电压转态完成之后，所述第二泵电压才开始转态；以及
切换电路，耦接所述电荷泵电路以接收所述第一泵电压，耦接所述延迟电路以接收所述第二泵电压，耦接所述判断电路以接收所述判断信号，且耦接所述第一晶体管的所述控制端及所述第二晶体管的所述控制端，
其中若所述判断信号表示所述第一晶体管与所述第二晶体管间的所述串接型态为共源极串接型态，所述切换电路将所述第一泵电压输出至所述第二晶体管的所述控制端以作为所述第二控制电压，且所述切换电路将所述第二泵电压输出至所述第一晶体管的所述控制端以作为所述第一控制电压，
其中若所述判断信号表示所述第一晶体管与所述第二晶体管间的所述串接型态为共漏极串接型态，所述切换电路将所述第一泵电压输出至所述第一晶体管的所述控制端以作为所述第一控制电压，且所述切换电路将所述第二泵电压输出至所述第二晶体管的所述控制端以作为所述第二控制电压。
8.根据权利要求7所述的电源开关电路，其特征在于，所述延迟电路包括：
电阻器，所述电阻器的第一端耦接所述电荷泵电路以接收所述第一泵电压，且所述电阻器的第二端提供所述第二泵电压。
9.根据权利要求8所述的电源开关电路，其特征在于，所述延迟电路还包括：
电容器，所述电容器的第一端耦接所述电阻器的所述第二端；以及
开关，耦接在所述电容器的第二端与接地端之间，且受控于软启动就绪信号而启闭，
其中当所述软启动就绪信号表示所述电源开关电路尚未完成软启动时，所述开关为导通状态，
其中当所述软启动就绪信号表示所述电源开关电路已完成软启动时，所述开关为关断状态。
10.根据权利要求8所述的电源开关电路，其特征在于，所述延迟电路还包括：
电流源电路，所述电流源电路的第一端耦接所述电阻器的所述第二端；以及
开关，耦接在所述电流源电路的第二端与接地端之间，且受控于软启动就绪信号而启闭，
其中当所述软启动就绪信号表示所述电源开关电路尚未完成软启动时，所述开关为导通状态，致使所述电流源电路产生电流以在所述电阻器的所述第一端与所述电阻器的所述第二端之间产生电压降，其中所述第二泵电压低于所述第一泵电压，
其中当所述软启动就绪信号表示所述电源开关电路已完成软启动时，所述开关为关断状态，致使所述电流源电路停止产生所述电流，且所述第二泵电压等于所述第一泵电压。
11.根据权利要求7所述的电源开关电路，其特征在于，所述延迟电路包括：
二极管串，所述二极管串的阳极端耦接所述电荷泵电路以接收所述第一泵电压，且所述二极管串的阴极端提供所述第二泵电压；以及
开关，耦接在所述二极管串的所述阳极端及所述阴极端之间，且受控于软启动就绪信号而启闭，
其中当所述软启动就绪信号表示所述电源开关电路尚未完成软启动时，所述开关为关断状态，致使所述第二泵电压低于所述第一泵电压，
其中当所述软启动就绪信号表示所述电源开关电路已完成软启动时，所述开关为导通状态，致使所述第二泵电压等于所述第一泵电压。
CN201910978596.5A 2019-08-08 2019-10-15 电源开关电路 Active CN112350561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108128181 2019-08-08
TW108128181A TWI683516B (zh) 2019-08-08 2019-08-08 電源開關電路

Publications (2)

Publication Number Publication Date
CN112350561A true CN112350561A (zh) 2021-02-09
CN112350561B CN112350561B (zh) 2022-02-25

Family

ID=69942574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910978596.5A Active CN112350561B (zh) 2019-08-08 2019-10-15 电源开关电路

Country Status (3)

Country Link
US (1) US10693453B1 (zh)
CN (1) CN112350561B (zh)
TW (1) TWI683516B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854802B (zh) * 2018-08-20 2022-06-28 纬联电子科技(中山)有限公司 过电流保护电路以及其方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111076A (en) * 1990-09-05 1992-05-05 Min Ming Tarng Digital superbuffer
CN101236343A (zh) * 2008-03-03 2008-08-06 上海广电光电子有限公司 液晶显示装置、像素结构及其驱动方法
CN206341137U (zh) * 2016-12-18 2017-07-18 王鲁云 一种异步串联开关电源装置
CN107453610A (zh) * 2017-07-31 2017-12-08 西安矽力杰半导体技术有限公司 反激式变换器及其有源箝位控制电路和有源箝位控制方法
CN207664872U (zh) * 2017-09-14 2018-07-27 上海英联电子系统有限公司 一种新颖的宽范围输入功率变换电路
CN208638340U (zh) * 2018-08-20 2019-03-22 珠海格力电器股份有限公司 转换开关变换及控制电路
US20190173380A1 (en) * 2016-03-24 2019-06-06 Nvidia Corporation Variable Frequency Soft-Switching Control of a Buck Converter

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002285A (en) * 1996-05-28 1999-12-14 International Business Machines Corporation Circuitry and method for latching information
US7800923B2 (en) * 2008-02-29 2010-09-21 System General Corp. Offline synchronous switching regulator
US8604862B2 (en) * 2009-11-16 2013-12-10 Analog Devices, Inc. Four-quadrant bootstrapped switch circuit
CN104009529B (zh) * 2014-06-13 2016-08-24 南京矽力杰半导体技术有限公司 控制电路、电池供电装置和控制方法
CN204271638U (zh) * 2014-12-01 2015-04-15 武汉永力科技股份有限公司 一种直流输入防反接和开机防浪涌的电路
US10116291B2 (en) * 2015-08-10 2018-10-30 Texas Instruments Incorporated Reverse current protection circuit
US10673423B2 (en) * 2016-04-28 2020-06-02 Texas Instruments Incorporated Fast turn-on power switch
US10360485B2 (en) * 2016-08-29 2019-07-23 Integrated Device Technology, Inc. Circuits and systems for low power magnetic secure transmission
EP3533141B1 (en) * 2016-10-28 2024-04-24 Intelesol, LLC Load identifying ac power supply with control and methods
US11228306B2 (en) * 2017-07-27 2022-01-18 Diodes Incorporated Power switch over-power protection
JP6962851B2 (ja) * 2018-03-30 2021-11-05 エイブリック株式会社 電源供給回路
US10320180B1 (en) * 2018-04-24 2019-06-11 Cypress Semiconductor Corporation Current control and protection for universal serial bus type-C (USB-C) connector systems
US10910822B2 (en) * 2018-07-06 2021-02-02 Texas Instruments Incorporated Control of a power transistor with a drive circuit
JP7129847B2 (ja) * 2018-08-10 2022-09-02 エイブリック株式会社 電源供給回路
TWI671970B (zh) * 2018-11-09 2019-09-11 茂達電子股份有限公司 電源開關電路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111076A (en) * 1990-09-05 1992-05-05 Min Ming Tarng Digital superbuffer
CN101236343A (zh) * 2008-03-03 2008-08-06 上海广电光电子有限公司 液晶显示装置、像素结构及其驱动方法
US20190173380A1 (en) * 2016-03-24 2019-06-06 Nvidia Corporation Variable Frequency Soft-Switching Control of a Buck Converter
CN206341137U (zh) * 2016-12-18 2017-07-18 王鲁云 一种异步串联开关电源装置
CN107453610A (zh) * 2017-07-31 2017-12-08 西安矽力杰半导体技术有限公司 反激式变换器及其有源箝位控制电路和有源箝位控制方法
CN207664872U (zh) * 2017-09-14 2018-07-27 上海英联电子系统有限公司 一种新颖的宽范围输入功率变换电路
CN208638340U (zh) * 2018-08-20 2019-03-22 珠海格力电器股份有限公司 转换开关变换及控制电路

Also Published As

Publication number Publication date
US10693453B1 (en) 2020-06-23
CN112350561B (zh) 2022-02-25
TWI683516B (zh) 2020-01-21
TW202107820A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
CN105633072B (zh) 静电保护电路以及半导体集成电路装置
JP5315026B2 (ja) 半導体装置
US9263884B2 (en) Electrostatic protection circuit
US8754679B2 (en) Low current power-on reset circuit and method
US7586721B2 (en) ESD detection circuit
KR20070116265A (ko) 레벨 시프트 회로 및 전원 장치
US11476845B2 (en) Driver circuit, corresponding device and method of operation
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
CN115617116B (zh) 电流源电路、系统、芯片及电子设备
JP6104391B2 (ja) バッファ回路
CN112311228B (zh) 开关电源及其控制电路和控制方法
CN112350561B (zh) 电源开关电路
JP6740709B2 (ja) 給電制御装置
US11791815B2 (en) Driver circuit, corresponding device and method of operation
TWI739629B (zh) 具有靜電放電保護機制的積體電路
WO2023073682A1 (en) Power switch with normally on transistor
JP2002368593A (ja) 半導体回路
US10389228B1 (en) Power supply circuit with surge-supression
CN112583388A (zh) 具有耐压机制的输出电路
JP2001217683A (ja) Ｒｃ時定数回路
JP5226474B2 (ja) 半導体出力回路
TWI790104B (zh) 軟啟動放電電路
CN215186494U (zh) 一种开关控制电路及电源转换电路
CN111384847B (zh) 直流电源上电保护电路、驱动负载电路的方法及电子设备
JP4991336B2 (ja) 調整回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant