CN112349328A - 电荷捕获型快闪存储器的编程方法 - Google Patents
电荷捕获型快闪存储器的编程方法 Download PDFInfo
- Publication number
- CN112349328A CN112349328A CN202011131877.6A CN202011131877A CN112349328A CN 112349328 A CN112349328 A CN 112349328A CN 202011131877 A CN202011131877 A CN 202011131877A CN 112349328 A CN112349328 A CN 112349328A
- Authority
- CN
- China
- Prior art keywords
- memory device
- charge trapping
- programming
- drain
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000015654 memory Effects 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000005684 electric field Effects 0.000 claims abstract description 34
- 230000009471 action Effects 0.000 claims abstract description 9
- 230000001133 acceleration Effects 0.000 claims abstract description 5
- 230000005641 tunneling Effects 0.000 claims description 11
- 230000003116 impacting effect Effects 0.000 claims description 3
- 101710195802 Nitric oxide synthase oxygenase Proteins 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000002784 hot electron Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- -1 Silicon Oxide Nitride Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种电荷捕获型快闪存储器的编程方法，包括：开启电荷捕获型存储器件的沟道，在源极与漏极之间形成横向电场，以产生从源极流向漏极的一次电子；经过预设时间，一次电子撞击漏极并产生空穴；在漏极及衬底上施加电压，空穴在电场的作用下向下做加速度运动并撞击衬底，产生二次电子；在栅极及衬底上施加电压，形成垂直电场，二次电子在垂直电场的作用下形成三次电子并注入电荷捕获型存储器件的绝缘存储介质层，完成编程操作。本发明在编程过程中，利用横向电场及垂直电场形成三次电子，可有效提高电荷捕获型存储器件的读写电流，减小功耗，提高器件可靠性；结合电荷捕获型存储器件的低成本优点，具有广阔的市场前景。
Description
技术领域
本发明涉及存储器领域，特别是涉及一种电荷捕获型快闪存储器的编程方法。
背景技术
在目前应用广泛的电子产品如MCU(Micro Control Unit，微控制单元)、DSP(digital signal processor，数字信号处理器)、ASIC(application specificintegrated circuit，专用集成电路)、PLD(programmable logic device，可编程逻辑器件)等都会用到嵌入式闪存(embedded Flash简称Eflash)。与传统的EEPROM方案相比，Eflash具有读写速度快，面积小，功耗低等优点，已经在当前物联网(Internet Of Thing，IOT)、汽车电子等应用场景中发挥越来越大的作用。
在嵌入式闪存解决方案中，主要有基于传统浮栅(Floating Gate)结构和电荷捕获(Charge Trap)结构的方案。和传统导电的浮栅结构闪存不同，电荷捕获型结构中采用电荷“捕获”机理，将电荷“俘获”(Trap)在绝缘存储介质中。由于绝缘存储介质本身不导电，即使存在少量缺陷(Defect)，存储的电子也不会流失，同等情况下比浮栅结构的闪存良率更高(浮栅因为本身导电，只要有缺陷就会使电子流失，器件失效)。
与浮栅结构的嵌入式闪存相比，电荷捕获型结构的工艺只需要在标准逻辑工艺平台上增加三层光罩(浮栅结构需要增加七层以上)，制造成本较低，与标准逻辑工艺兼容性较好，工艺简单，在市场上具有相当明显的成本优势。
电荷捕获型结构的缺点在于高温和高电压下电荷容易从绝缘存储介质中逸出，没有浮栅结构的闪存保持数据能力强，不适用于高温和高耐用性应用。但是，在对可靠性要求不高的场景下，可以选择电荷捕获型结构作为低成本的解决方案。
传统的电荷捕获型器件采用热电子CHE(Channel Hot Electron)注入方式或者FN(Fowler Nordheim)隧穿方式编程。
在热电子注入方式中，电压加在控制栅(Control Gate)上，编程时在漏极(Drain)上加电压，产生热电子，在栅极加电压，通过顶部介质层耦合电压在绝缘存储介质上产生电势，帮助电子克服势垒(Energy Barrier)通过隧穿氧化层(Tunnel Oxide)注入进绝缘存储介质，进而完成编程(Program)。由于热电子注入(HCI)的物理机理，产生的热电子是基于幸运电子模型(Lucky Electron)注入，编程效率较低(一般在50％左右)。由于效率较低，需要增加电压来提升编程效率，造成闪存器件功耗大。同时由于电子一般由漏极注入，对漏极端隧穿氧化层损伤较大，时间久后容易在漏极端积累电荷，编程电压Vt的窗口变小，耐久性(Endurance)变差，导致器件性能退化等可靠性问题。
FN隧穿方式编程能减少对隧穿氧化层的损伤，可靠性方面比热电子注入好，但是由于FN注入本身物理机理，编程电流小，读写电流也较小。
因此，如何提出一种新的电荷捕获型器件的编程方法，既对隧穿氧化层损伤小、可靠性高，同时能满足较大读写电流发挥电荷捕获型器件本身的低成本优势，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电荷捕获型快闪存储器的编程方法，用于解决现有技术中电荷捕获型器件的编程方法效率低、对隧穿氧化层损伤大、读写电流小等问题。
为实现上述目的及其他相关目的，本发明提供一种电荷捕获型快闪存储器的编程方法，所述电荷捕获型快闪存储器的编程方法至少包括：
S1)提供一电荷捕获型存储器件，开启所述电荷捕获型存储器件的沟道，在所述电荷捕获型存储器件的源极与漏极之间形成横向电场，以产生从源极流向漏极的一次电子；
S2)经过预设时间，所述一次电子撞击所述漏极并产生空穴；
S3)在所述电荷捕获型存储器件的漏极及衬底上施加电压，空穴在电场的作用下向下做加速度运动并撞击所述衬底，产生二次电子；
S4)在所述电荷捕获型存储器件的栅极及衬底上施加电压，形成垂直电场，所述二次电子在垂直电场的作用下形成三次电子并注入所述电荷捕获型存储器件的绝缘存储介质层，完成编程操作。
可选地，所述电荷捕获型存储器件包括：SONOS器件、SANOS器件、MANOS器件或NROM器件。
可选地，形成横向电场的方法包括：在所述电荷捕获型存储器件的源极和漏极施加电压，施加于所述电荷捕获型存储器件源极的电压小于施加于所述电荷捕获型存储器件漏极的电压。
可选地，所述预设时间设定为10ns～100ns。
可选地，步骤S3)中施加于所述电荷捕获型存储器件的衬底上电压小于施加于漏极的电压，且电压差不小于5V。
可选地，步骤S4)中施加于所述电荷捕获型存储器件的衬底上电压小于施加于栅极的电压。
可选地，在步骤S1)之前还包括对所述电荷捕获型存储器件进行预擦除以清除所述绝缘存储介质层中残存的电荷。
更可选地，预擦除的方法包括：于所述电荷捕获型存储器件的栅极及漏极施加电压，形成带间隧穿条件并产生空穴，将空穴注入所述绝缘存储介质层中以中和所述绝缘存储介质层中的残余电子。
更可选地，施加于所述电荷捕获型存储器件漏极的电压大于施加于栅极的电压。
如上所述，本发明的电荷捕获型快闪存储器的编程方法，具有以下有益效果：
本发明的电荷捕获型快闪存储器的编程方法在编程过程中，利用横向电场及垂直电场形成三次电子，可有效提高电荷捕获型存储器件的读写电流，减小功耗，提高器件可靠性；结合电荷捕获型存储器件的低成本优点，具有广阔的市场前景。
附图说明
图1显示为本发明的电荷捕获型快闪存储器的编程方法的流程示意图。
图2显示为本发明的SONOS器件的结构示意图。
图3显示为本发明的电荷捕获型快闪存储器的编程方法中预擦除的操作示意图。
图4显示为本发明的电荷捕获型快闪存储器的编程方法中预擦除的原理示意图。
图5显示为本发明的电荷捕获型快闪存储器的编程方法中形成横向电场的操作示意图。
图6显示为本发明的电荷捕获型快闪存储器的编程方法中产生二次电子的操作示意图。
图7显示为本发明的电荷捕获型快闪存储器的编程方法中三次电子注入氮化硅层的操作示意图。
元件标号说明
1 衬底
2 源区
3 漏区
4 隧穿氧化层
5 氮化硅层
6 高温氧化层
7 多晶硅层
8 自对准金属硅化物层
S1～S4 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图7所示，本发明提供一种电荷捕获型快闪存储器的编程方法，所述电荷捕获型快闪存储器的编程方法包括：
S1)提供一电荷捕获型存储器件，开启所述电荷捕获型存储器件的沟道，在所述电荷捕获型存储器件的源极与漏极之间形成横向电场，以产生从源极流向漏极的一次电子。
具体地，提供一电荷捕获型存储器件，所述电荷捕获型存储器件包括但不限于SONOS(Silicon Oxide Nitride Oxide Silicon，矽氧化氮氧化硅)器件、SANOS(PolySilicon Alumina Nitride Oxide Silicon，多晶硅氧化铝氮化氧化硅)器件、MANOS(Metal Alumina Nitride Oxide Silicon，金属氧化铝氮化氧化硅)器件或NROM(NitridedROM，氮化物只读存储器)器件，其中，MANOS中根据不同金属材质还包括TANOS(TantalumNitride Oxide Silicon，坦氧化铝氮化氧化硅)器件及其他金属氧化铝氮化氧化硅器件，NROM为SONOS的优化结构，SONOS为最常用的电荷捕获型存储器件，任意具有绝缘存储介质层的电荷捕获型存储器件结构均适用于本发明，在此不一一赘述。
作为示例，如图2所示，所述电荷捕获型存储器件为SONOS器件，所述SONOS器件包括衬底1、形成于所述衬底1内的源区2及漏区3，以及依次形成于所述衬底1上的隧穿氧化层(Tunox)4、氮化硅层(SiN)5、高温氧化层(HTO)6、多晶硅层(Poly)7和自对准金属硅化物层(Salicide，作为控制栅)8，在本实施例中，所述衬底1为P型衬底，所述源区2及所述漏区3为N型掺杂区。在实际使用中，所述SONOS器件的结构及材质可根据需要进行调整，不以本实施例为限。
具体地，如图5所示，在本实施例中，于所述SONOS器件的栅极、源极和漏极分别施加电压，以开启所述SONOS器件的沟道，在所述SONOS器件的源极与漏极之间形成横向电场，以产生从源极流向漏极的一次电子。在本实施例中，施加于所述SONOS器件的栅极电压VG为正电压，以导通所述SONOS器件，作为示例，所述栅极电压VG设定为4.3V(或大于4.3V，包括但不限于5V、5.5V、6V、7V)；在实际使用中，任意可导通所述SONOS器件的电压均可施加于所述SONOS器件的栅极，不以本实施例为限。施加于所述SONOS器件源极的电压小于施加于所述SONOS器件漏极的电压，以形成横向电场，在本实施例中，施加于所述SONOS器件的源极电压VS为0V，漏极电压VD为6V；作为示例，源极和漏极之间的电压差不小于5V，可根据实际器件参数设定源极和漏极之间的电压差及具体电压值，在此不一一赘述。
作为本发明的另一种实现方式，在执行步骤S1)前，还包括对所述电荷捕获型存储器件进行预擦除以清除所述电荷捕获型存储器件的绝缘存储介质中残存的电荷。如图3及图4所示，于所述SONOS器件的栅极及漏极施加电压，形成带间隧穿(Band to BandTunneling，BTBT)条件并产生空穴，将空穴注入所述氮化硅层5(绝缘存储介质层中)中以中和所述氮化硅层5中的残余电子。其中，施加于所述SONOS器件漏极的电压大于施加于栅极的电压，作为示例，施加于所述SONOS器件的栅极电压VG设定为-5V，施加于所述SONOS器件的漏极电压VD设定为5V，以形成带间隧穿条件，产生中和所述氮化硅层5中残余电子的空穴；在实际使用中，可基于所述SONOS器件的尺寸、材料等参数设定所述栅极电压VG及所述漏极电压VD。
S2)经过预设时间，所述一次电子撞击所述漏极并产生空穴。
具体地，作为示例，所述预设时间设定为10ns-100ns，在实际使用中，可基于电场强度等因素调整所述预设时间，能使得所述一次电子撞击漏极产生空穴即可，不以本实施例为限。
S3)在所述电荷捕获型存储器件的漏极及衬底上施加电压，空穴在电场的作用下向下做加速度运动并撞击所述衬底，产生二次电子。
具体地，如图6所示，在本本实施例中，于所述SONOS器件的漏极及衬底上分别施加电压，施加于所述SONOS器件的衬底电压VB小于所述漏极电压VD，所述衬底电压VB与所述漏极电压VD的电压差能使较重的空穴加速撞击所述衬底产生较轻的电子即可，作为示例，所述衬底电压VB与所述漏极电压VD的电压差不小于5V、9V、10V，在此不一一赘述。在本实施例中，所述衬底电压VB设定为-4V，所述漏极电压VD设定为7V；为了简化操作，所述漏极电压VD可沿用上一步的电压值(6V)，仅调整所述衬底电压VB的值，具体电压值可根据需要设定，不以本实施例为限。
S4)在所述电荷捕获型存储器件的栅极及衬底上施加电压，形成垂直电场，所述二次电子在垂直电场的作用下形成三次电子并注入所述电荷捕获型存储器件的绝缘存储介质层中，完成编程操作。
具体地，如图7所示，在本实施例中，于所述SONOS器件的栅极及衬底上分别施加电压，形成垂直电场，施加于所述SONOS器件的衬底电压VB小于所述栅极电压VG，所述衬底电压VB与所述栅极电压VG的电压差能将二次电子转化为三次电子，并将三次电子通过所述隧穿氧化层4注入所述SONOS器件的氮化硅层5中即可，作为示例，所述衬底电压VB与所述漏极电压VD的电压差不小于9V、10V、12V，在此不一一赘述。在本实施例中，所述衬底电压VB设定为-5V，所述栅极电压VG设定为6V；为了简化操作，所述衬底电压VB可沿用上一步的电压值(-4V)，仅调整所述栅极电压VG的值，具体电压值可根据需要设定，不以本实施例为限。
本发明的电荷捕获型快闪存储器的编程方法基于三次电子激发进行编程，在编程过程中即利用了横向电场又利用了垂直电场，大大提高了编程效率，降低了功耗，同时编程读写电流大，对隧穿氧化层损伤小，器件可靠性大大提升；结合电荷捕获型存储器件的低成本优点，具有广阔的市场前景。
综上所述，本发明提供一种电荷捕获型快闪存储器的编程方法，包括：提供一电荷捕获型存储器件，开启所述电荷捕获型存储器件的沟道，在所述电荷捕获型存储器件的源极与漏极之间形成横向电场，以产生从源极流向漏极的一次电子；经过预设时间，所述一次电子撞击所述漏极并产生空穴；在所述电荷捕获型存储器件的漏极及衬底上施加电压，空穴在电场的作用下向下做加速度运动并撞击所述衬底，产生二次电子；在所述电荷捕获型存储器件的栅极及衬底上施加电压，形成垂直电场，所述二次电子在垂直电场的作用下形成三次电子并注入所述电荷捕获型存储器件的绝缘存储介质层，完成编程操作。本发明的电荷捕获型快闪存储器的编程方法在编程过程中，利用横向电场及垂直电场形成三次电子，可有效提高电荷捕获型存储器件的读写电流，减小功耗，提高器件可靠性；结合电荷捕获型存储器件的低成本优点，具有广阔的市场前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种电荷捕获型快闪存储器的编程方法，其特征在于，所述电荷捕获型快闪存储器的编程方法至少包括：
S1)提供一电荷捕获型存储器件，开启所述电荷捕获型存储器件的沟道，在所述电荷捕获型存储器件的源极与漏极之间形成横向电场，以产生从源极流向漏极的一次电子；
S2)经过预设时间，所述一次电子撞击所述漏极并产生空穴；
S3)在所述电荷捕获型存储器件的漏极及衬底上施加电压，空穴在电场的作用下向下做加速度运动并撞击所述衬底，产生二次电子；
S4)在所述电荷捕获型存储器件的栅极及衬底上施加电压，形成垂直电场，所述二次电子在垂直电场的作用下形成三次电子并注入所述电荷捕获型存储器件的绝缘存储介质层，完成编程操作。
2.根据权利要求1所述的电荷捕获型快闪存储器的编程方法，其特征在于：所述电荷捕获型存储器件包括：SONOS器件、SANOS器件、MANOS器件或NROM器件。
3.根据权利要求1所述的电荷捕获型快闪存储器的编程方法，其特征在于：形成横向电场的方法包括：在所述电荷捕获型存储器件的源极和漏极施加电压，施加于所述电荷捕获型存储器件源极的电压小于施加于所述电荷捕获型存储器件漏极的电压。
4.根据权利要求1所述的电荷捕获型快闪存储器的编程方法，其特征在于：所述预设时间设定为10ns～100ns。
5.根据权利要求1所述的电荷捕获型快闪存储器的编程方法，其特征在于：步骤S3)中施加于所述电荷捕获型存储器件的衬底上电压小于施加于漏极的电压，且电压差不小于5V。
6.根据权利要求1所述的电荷捕获型快闪存储器的编程方法，其特征在于：步骤S4)中施加于所述电荷捕获型存储器件的衬底上电压小于施加于栅极的电压。
7.根据权利要求1～6任意一项所述的电荷捕获型快闪存储器的编程方法，其特征在于：在步骤S1)之前还包括对所述电荷捕获型存储器件进行预擦除以清除所述绝缘存储介质层中残存的电荷。
8.根据权利要求7所述的电荷捕获型快闪存储器的编程方法，其特征在于：预擦除的方法包括：于所述电荷捕获型存储器件的栅极及漏极施加电压，形成带间隧穿条件并产生空穴，将空穴注入所述绝缘存储介质层中以中和所述绝缘存储介质层中的残余电子。
9.根据权利要求8所述的电荷捕获型快闪存储器的编程方法，其特征在于：施加于所述电荷捕获型存储器件漏极的电压大于施加于栅极的电压。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011131877.6A CN112349328B (zh) | 2020-10-21 | 2020-10-21 | 电荷捕获型快闪存储器的编程方法 |
| JP2020209644A JP6889325B1 (ja) | 2020-10-21 | 2020-12-17 | チャージ・トラップ型フラッシュメモリのプログラミング方法 |
| KR1020200185550A KR102286157B1 (ko) | 2020-10-21 | 2020-12-29 | 전하 트랩형 플래시 메모리의 프로그래밍 방법 |
| TW110125938A TWI783574B (zh) | 2020-10-21 | 2021-07-14 | 電荷捕捉型快閃記憶體的程式設計方法 |
| US17/506,036 US11398279B2 (en) | 2020-10-21 | 2021-10-20 | Method for programming charge trap flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011131877.6A CN112349328B (zh) | 2020-10-21 | 2020-10-21 | 电荷捕获型快闪存储器的编程方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112349328A true CN112349328A (zh) | 2021-02-09 |
| CN112349328B CN112349328B (zh) | 2021-08-17 |
Family
ID=74359479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011131877.6A Active CN112349328B (zh) | 2020-10-21 | 2020-10-21 | 电荷捕获型快闪存储器的编程方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11398279B2 (zh) |
| JP (1) | JP6889325B1 (zh) |
| KR (1) | KR102286157B1 (zh) |
| CN (1) | CN112349328B (zh) |
| TW (1) | TWI783574B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1619704A (zh) * | 2003-10-22 | 2005-05-25 | 三星电子株式会社 | 具有电荷存储层的非易失性存储器件的编程方法 |
| US7411836B2 (en) * | 2005-10-11 | 2008-08-12 | Macronix International Co., Ltd. | Method of operating non-volatile memory |
| US7447082B2 (en) * | 2005-11-17 | 2008-11-04 | Ememory Technology Inc. | Method for operating single-poly non-volatile memory device |
| CN101312072A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器的写入方法 |
| CN101866693A (zh) * | 2006-11-17 | 2010-10-20 | 旺宏电子股份有限公司 | 施加浮动电压于源极或漏极区的操作存储器的装置与方法 |
| CN102411991A (zh) * | 2011-12-20 | 2012-04-11 | 南京大学 | 一种非挥发性存储器低压快速窄注入编程方法 |
| CN102436849A (zh) * | 2011-12-02 | 2012-05-02 | 南京大学 | 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 |
| CN104241396A (zh) * | 2014-08-27 | 2014-12-24 | 上海华力微电子有限公司 | n沟道SONOS器件及其编译方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| JP4647175B2 (ja) * | 2002-04-18 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US6703298B2 (en) * | 2002-05-23 | 2004-03-09 | Tower Semiconductor Ltd. | Self-aligned process for fabricating memory cells with two isolated floating gates |
| US6967873B2 (en) * | 2003-10-02 | 2005-11-22 | Advanced Micro Devices, Inc. | Memory device and method using positive gate stress to recover overerased cell |
| KR100577311B1 (ko) * | 2004-06-09 | 2006-05-10 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그 구동방법 |
| US7492638B2 (en) * | 2006-11-20 | 2009-02-17 | Macronix International Co., Ltd. | Gated diode nonvolatile memory operation |
| KR101244842B1 (ko) | 2007-09-07 | 2013-03-18 | 삼성전자주식회사 | 전하 트랩형 플래시 메모리 소자의 작동 방법 |
| US20140108705A1 (en) * | 2012-10-12 | 2014-04-17 | Sandisk Technologies Inc. | Use of High Endurance Non-Volatile Memory for Read Acceleration |
| US9082490B2 (en) * | 2013-06-18 | 2015-07-14 | Flashsilicon Incorporation | Ultra-low power programming method for N-channel semiconductor non-volatile memory |
-
2020
- 2020-10-21 CN CN202011131877.6A patent/CN112349328B/zh active Active
- 2020-12-17 JP JP2020209644A patent/JP6889325B1/ja active Active
- 2020-12-29 KR KR1020200185550A patent/KR102286157B1/ko active IP Right Grant
-
2021
- 2021-07-14 TW TW110125938A patent/TWI783574B/zh active
- 2021-10-20 US US17/506,036 patent/US11398279B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1619704A (zh) * | 2003-10-22 | 2005-05-25 | 三星电子株式会社 | 具有电荷存储层的非易失性存储器件的编程方法 |
| US7411836B2 (en) * | 2005-10-11 | 2008-08-12 | Macronix International Co., Ltd. | Method of operating non-volatile memory |
| US7447082B2 (en) * | 2005-11-17 | 2008-11-04 | Ememory Technology Inc. | Method for operating single-poly non-volatile memory device |
| CN101866693A (zh) * | 2006-11-17 | 2010-10-20 | 旺宏电子股份有限公司 | 施加浮动电压于源极或漏极区的操作存储器的装置与方法 |
| CN101312072A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器的写入方法 |
| CN102436849A (zh) * | 2011-12-02 | 2012-05-02 | 南京大学 | 一种局部俘获型快闪存储器实现多值/多位存储的操作方法 |
| CN102411991A (zh) * | 2011-12-20 | 2012-04-11 | 南京大学 | 一种非挥发性存储器低压快速窄注入编程方法 |
| CN104241396A (zh) * | 2014-08-27 | 2014-12-24 | 上海华力微电子有限公司 | n沟道SONOS器件及其编译方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202217824A (zh) | 2022-05-01 |
| JP6889325B1 (ja) | 2021-06-18 |
| US11398279B2 (en) | 2022-07-26 |
| CN112349328B (zh) | 2021-08-17 |
| TWI783574B (zh) | 2022-11-11 |
| KR102286157B1 (ko) | 2021-08-05 |
| JP2022068081A (ja) | 2022-05-09 |
| US20220122671A1 (en) | 2022-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4869623B2 (ja) | 電荷トラップ不揮発性メモリのための電荷均衡化を有する動作方式 | |
| US7471568B2 (en) | Multi-level cell memory structures with enlarged second bit operation window | |
| US8023328B2 (en) | Memory device with charge trapping layer | |
| JP2004179626A (ja) | Ｓｏｎｏｓセルが採用されたｎｏｒ型のフラッシュメモリ素子の動作方法 | |
| CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
| TWI238413B (en) | Methods for enhancing erase of a memory device, programmable read-only memory device and method for preventing over-erase of an NROM device | |
| CN101449335A (zh) | Sonos存储设备以及操作sonos存储设备的方法 | |
| JP5238208B2 (ja) | 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置 | |
| US7599229B2 (en) | Methods and structures for expanding a memory operation window and reducing a second bit effect | |
| CN112349328B (zh) | 电荷捕获型快闪存储器的编程方法 | |
| US11468951B2 (en) | Method for programming flash memory | |
| US10586705B2 (en) | Fluorine doped non-volatile memory cells and methods for forming the same | |
| Zakaria et al. | An overview and simulation study of conventional flash memory floating gate device using concept FN tunnelling mechanism | |
| JP2009245501A (ja) | 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置 | |
| TW200414440A (en) | Method of erasing non-volatile memory data | |
| Hsiao et al. | A study of stored charge interference and fringing field effects in sub-30nm charge-trapping NAND flash | |
| Lee et al. | Retention reliability of finFET SONOS device | |
| US7106629B2 (en) | Split-gate P-channel flash memory cell with programming by band-to-band hot electron method | |
| Rani | Simulation and Modeling of SONOS Non-Volatile Memory | |
| Choi et al. | Improved Lateral Coupling Cell for a Standard Logic Process eNVM Application | |
| JP2010192592A (ja) | チャージトラップ型メモリ装置の動作制御方法、チャージトラップ型メモリ装置及び動作制御プログラム | |
| Sandhya et al. | Recent advances in charge trap flash memories | |
| Bocquet et al. | On the role of a HTO/Al 2 O 3 bi-layer blocking oxide in nitride-trap non-volatile memories | |
| Park et al. | Novel Device Structures for Charge Trap Flash Memories | |
| US20080062759A1 (en) | Flash memory device, method of operating a flash memory device and method for manufacturing the same device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |