CN112332644B - 一种热插拔保护电路 - Google Patents

Abstract

本发明公开了一种热插拔保护电路，该保护电路包括：热插拔检测电路、N阱产生电路和IO热插拔控制电路。热插拔检测电路检测电源电压和PAD端口电压生成第一热插拔指示信号；N阱产生电路接收并根据第一热插拔指示信号和电源电压生成热插拔保护信号；热插拔检测电路根据第一热插拔指示信号和热插拔保护信号生成第二热插拔指示信号；IO热插拔控制电路接收并根据第一热插拔指示信号和第二热插拔指示信号使IO发送端进入热插拔状态；IO发送端中的IO驱动电路根据热插拔保护信号进入保护状态。通过对IO发送端增加用于保护上述电路，使IO发送端在每种工作状态都可以正常工作，没有漏电路径产生。保护电路的安全，同时不影响系统的整体工作。

Description

一种热插拔保护电路

技术领域

本发明涉及热插拔技术领域，尤其涉及热插拔保护电路。

背景技术

热插拔(Hot-swap)即“带电插拔”，是指能够在不关闭系统，不切断电源的情况下插入或拔除支持热插拔的周边设备，不会导致主机或周边设备烧毁并且能够实时侦测及使用新的设备。

图1为现有技术中的一种IO驱动电路示意图。如图1所示，当电压power上电时，无论PAD端口电压PAD为高电平或低电平，该IO发送端驱动电路中的电流方向始终为PMOS管PM7的源极至漏极，NMOS管NM6的漏极至源极。然而，当电压power没有正常上电，而PAD端口插入的外接设备已经有信号或电压，即PM7的源极为低电平，PM7的漏极为高电平时，PAD端口的信号或电压通过寄生二极管会导通到电源上，即PMOS管可看作寄生二极管正向导通，产生不期望的漏电通路，导致主机或周边设备烧毁。需要说明，图1及上述记载为便于理解，仅记载了IO驱动电路中包含PM7和NM6。但实际的IO驱动电路中可以包括一组并联的PMOS管和一组并联的NMOS管。

发明内容

为了解决现有技术中存在的缺陷。

本发明实施例公开了一种应用于IO发送端的热插拔保护电路，该保护电路包括：热插拔检测电路、N阱产生电路和IO热插拔控制电路。热插拔检测电路检测电源电压和PAD端口电压，生成第一热插拔指示信号，并将第一热插拔指示信号发送至N阱产生电路以及IO热插拔控制电路。N阱产生电路接收第一热插拔指示信号，并根据第一热插拔指示信号和电源电压，生成热插拔保护信号，并将热插拔保护信号发送至热插拔检测电路以及IO发送端中的IO驱动电路。热插拔保护信号产生后，热插拔检测电路根据第一热插拔指示信号和热插拔保护信号，生成第二热插拔指示信号，并将第二热插拔指示信号发送至IO热插拔控制电路。IO热插拔控制电路设置在IO发送端的关键路径上，该关键路径用于IO预驱动电路向IO驱动电路发送P沟道驱动信号vctrl_p和N沟道驱动信号vctrl_n。IO热插拔控制电路接收第一热插拔指示信号和第二热插拔指示信号，并根据第一热插拔指示信号和第二热插拔指示信号使IO发送端进入热插拔状态。IO驱动电路根据热插拔保护信号消除不期望的漏电通路。

一个实施例中，热插拔检测电路接收来自IO发送端的第一控制信号和第二控制信号。当电源电压为高电平，第一控制信号为高电平，第二控制信号为低电平时，第一热插拔指示信号为接地电压；当电源电压为高电平，第一控制信号为低电平，第二控制信号为高电平时，第一热插拔指示信号为PAD端口电压；当电源电压未上电，第一控制信号和第二控制信号均为低电平时，第一热插拔指示信号为PAD端口电压。

热插拔检测电路还接收来自N阱产生电路的热插拔保护信号，当自身生成的第一热插拔指示信号为低电压时，第二热插拔指示信号等于热插拔保护信号；当自身生成的第一热插拔指示信号为高电平时，第二热插拔指示信号等于接地电压。

进一步地一个实施例中，热插拔检测电路包括第零NMOS管(NM0)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第四NMOS管(NM4)、第零PMOS管(PM0)和第一PMOS管(PM1)；其中，PAD端口电压连接NM1的源极和PM1的源极；接地电压连接NM0的源极和NM4的源极；电源电压连接NM2的栅极、NM3的栅极和PM1的栅极；第一控制信号连接NM0的栅极；第二控制信号连接NM1的栅极；NM0的漏极连接NM3的源极；NM1的漏极连接NM2的源极；NM2的漏极、NM3的漏极和PM1的漏极连接NM4的栅极和PM0的栅极，同时作为第一热插拔指示信号；NM4的漏极与PM0的漏极相连接，同时作为第二热插拔指示信号；PM0的源极连接热插拔保护信号。

一个实施例中，N阱产生电路接收来自热插拔检测电路的第一热插拔指示信号。当电源电压上电，第一热插拔指示信号为接地电压时，热插拔保护信号为电源电压；当电源电压上电，第一热插拔指示信号为PAD端口电压，且PAD端口电压已下电时，热插拔保护信号为电源电压；当电源电压未上电，第一热插拔指示信号为PAD端口电压，且PAD端口电压上电时，热插拔保护信号为PAD端口电压。

进一步地一个实施例中，N阱产生电路包括第二PMOS管(PM2)、第三PMOS管(PM3)、第四PMOS管(PM4)和第五PMOS管(PM5)；其中，PM2的漏极连接PAD端口电压，PM2的栅极连接电源电压，PM2的源极输出热插拔保护信号；PM3的漏极连接PAD端口电压，PM3的栅极连接第二热插拔指示信号，PM3的源极输出热插拔保护信号；PM4的源极连接电源电压，PM4的栅极接入热插拔保护信号，PM4的漏极输出热插拔保护信号；PM5的源极连接电源电压，PM5的栅极连接第一热插拔指示信号，PM5的漏极输出热插拔保护信号。

一个实施例中，IO热插拔控制电路接收第一热插拔指示信号和第二热插拔指示信号；IO驱动电路接收热插拔保护信号。当第一热插拔指示信号为低电平，第二热插拔指示信号为高电平，热插拔保护信号为电源电压时，IO发送端为COLD状态，即未进入热插拔状态；当第一热插拔指示信号为高电平，第二热插拔指示信号为低电平时，IO发送端进入HOT状态，IO驱动电路为高阻状态，此时热插拔保护信号为高电平的PAD端口电压，使HOT状态的IO发送端进入热插拔保护状态。

进一步地一个实施例中，IO热插拔控制电路包括：第八PMOS管(PM8)和第七NMOS管(NM7)；其中，PM8的源极连接电源电压，PM8的栅极连接第二热插拔指示信号，PM8的漏极连接IO发送端的vctrl_p；NM7的源极连接接地电压，NM7的栅极连接第一热插拔指示信号，NM7的漏极连接IO发送端的vctrl_n。

本发明实施例的优点在于：在原有的IO发送端的IO驱动电路和IO发送端的关键路径上增加用于保护的相关控制电路，使驱动电路在每种工作状态下都可以正常工作，没有漏电路径产生。保护电路的安全，同时不影响系统的整体工作。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种IO驱动电路示意图；

图2(a)为正常工作模式时IO发送端驱动电路的电压时序示意图；

图2(b)为插入模式时IO发送端驱动电路的电压时序示意图；

图2(c)为早移除模式时IO发送端驱动电路的电压时序示意图；

图2(d)为晚移除模式时IO发送端驱动电路的电压时序示意图；

图3为本发明实施例的一种热插拔保护系统示意性结构框图；

图4为现有技术的一种IO基础控制电路示意图；

图5为本发明实施例的一种热插拔检测电路示意图；

图6为本发明实施例的一种N阱产生电路示意图；

图7为本发明实施例的一种IO热插拔控制电路示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

常见的IO电路包括IO发送端和IO接收端，由于PAD连接到IO接收端的栅极上，所以IO接收端不需要热插拔保护。因此，本发明实施例基于IO发送端设计。

需要说明，当电源电压上电时，传统的IO发送端处于COLD状态；当电源电压未上电，而PAD端口上电时，传统的IO发送端将产生不期望的漏电通路，导致主机或周边设备烧毁。通过在IO发送端上增加用于热插拔状态检测以及提供热插拔状态保护信号等相关电路，使IO发送端进入保护状态，避免漏电通路的产生。

热插拔检测主要分为两种状态：插入状态和移除状态。进一步的根据电源电压与PAD端口电压的时序关系，热插拔模式可以分为四种检测模式，具体如下：

1、正常工作模式，即电源电压先行上点后，PAD端口再上电。这一工作模式的电压时序示意图如图2(a)所示，其中，VDDIO为电源电压，PAD为PAD端口电压。下述的其他三种工作模式及其对应的附图中，附图标记VDDIO和PAD与正常工作模式及其对应的图2(a)中所表示的内容完全相同，下文将不再赘述。

2、插入模式，即在电源电压未上电的情况下，PAD端口上电，在PAD端口先行上电后，电源电压再上电。这一模式的电压时序示意图如图2(b)所示。

3、早移除模式，即在电源电压存在并持续的情况下，PAD端口下电，在PAD端口先行下电后，电源电压再下电。这一模式的电压时序示意图如图2(c)所示。

4、晚移除模式，即在PAD端口上电的情况下，电源电压先于PAD端口下电。这一模式的电压时序示意图如图2(d)所示。

本申请针对于热插拔模式的四种检测模式进行设计，因此仅讨论图2时序示意图中，VDDIO为高电平且PAD为低电平，或VDDIO为低电平且PAD为高电平的时刻。

图3为本发明实施例的一种热插拔保护系统示意性结构框图。如图3所示，该系统包括IO发送端和热插拔保护电路。其中，热插拔保护电路包括：IO热插拔控制电路、热插拔检测电路和N阱产生电路。IO发送端包括IO基础控制电路、IO预驱动电路和IO驱动电路。

如图3所示，热插拔检测电路接收来自IO发送端的第一控制信号和第二控制信号，根据第一控制信号和第二控制信号，检测电源电压和PAD端口电压，生成第一热插拔指示信号，并将第一热插拔指示信号发送至N阱产生电路以及IO热插拔控制电路。N阱产生电路接收第一热插拔指示信号，并根据第一热插拔指示信号和电源电压，生成热插拔保护信号，并将热插拔保护信号发送至热插拔检测电路以及IO驱动电路。热插拔保护信号产生后，热插拔检测电路根据第一热插拔指示信号和热插拔保护信号，生成第二热插拔指示信号，并将第二热插拔指示信号发送至IO热插拔控制电路。IO热插拔控制电路设置IO发送端的关键路径上，该关键路径用于IO预驱动电路向IO驱动电路发送P沟道驱动信号vctrl_p和N沟道驱动信号vctrl_n。IO热插拔控制电路接收第一热插拔指示信号和第二热插拔指示信号，并根据第一热插拔指示信号和第二热插拔指示信号使IO发送端进入热插拔状态。IO驱动电路根据热插拔保护信号消除不期望的漏电通路。

针对于不同的工作模式，在电路实际工作中，第一控制信号和第二控制信号由IO发送端中的IO基础控制电路提供，该IO基础控制电路用于提供常规的IO发送端工作控制信号。在本发明实施例中，IO基础控制电路提供的控制信号在控制IO发送端之余，还发送至热插拔保护电路，作为其基础控制信号。

图4为现有技术中较为普遍的IO基础控制电路示意图。为便于描述，下文的实施例中，采用图4所示的电路提供第一控制信号和第二控制信号。一般情况下，第一控制信号通过电平转换器转换CORE域中的信号EN_CORE得到，第二控制信号为第一控制信号的取反。在本发明实施例中，如果电源电压上电、第一控制信号为高电平，则IO发送端正常工作，第二控制信号为第一控制信号的取反，即低电平。如果电源电压上电、第一控制信号为低电平，则IO发送端处于禁用(disable)模式，第二控制信号为第一控制信号的取反，即高电平。如果电源电压未上电，则第一控制信号和第二控制信号同为低电平。

正常工作模式时，电源电压先于PAD端口上电。当电源电压上电且PAD端口未上电时，IO基础控制电路输出的第一控制信号为高电平、第二控制信号为低电平，指示热插拔检测电路采集接地电压作为第一热插拔指示信号；热插拔检测电路将第一热插拔指示信号发送至N阱产生电路以及IO热插拔控制电路；N阱产生电路根据第一热插拔指示信号将电源电压作为热插拔保护信号，并将热插拔保护信号发送至热插拔检测电路以及IO驱动电路；热插拔检测电路根据第一热插拔指示信号将热插拔保护信号作为第二热插拔指示信号发送至IO热插拔控制电路；IO热插拔控制电路根据第一热插拔指示信号和第二热插拔指示信号使IO发送端处于COLD状态。

插入模式时，电源电压晚于PAD端口上电。当电源电压未上电且PAD端口上电时，IO基础控制电路输出的第一控制信号和第二控制信号同为低电平，指示热插拔检测电路采集上电的PAD端口电压作为第一热插拔指示信号；热插拔检测电路将第一热插拔指示信号发送至N阱产生电路以及IO热插拔控制电路；N阱产生电路根据第一热插拔指示信号和电源电压将PAD端口电压作为热插拔保护信号，并将热插拔保护信号发送至热插拔检测电路以及IO驱动电路；热插拔检测电路根据第一热插拔指示信号将接地信号作为第二热插拔指示信号发送至IO热插拔控制电路；IO热插拔控制电路根据第一热插拔指示信号和第二热插拔指示信号使IO发送端进入HOT状态，IO驱动电路进入高阻状态；热插拔保护信号接入IO驱动电路的PM7的基极，使IO发送端进入保护状态，没有漏电路径产生。

早移除模式时，电源电压晚于PAD端口下电。当电源电压还未下电且PAD端口下电时，IO基础控制电路输出的第一控制信号为低电平，第二控制信号为高电平，指示热插拔检测电路采集已下电的PAD端口电压作为第一热插拔指示信号；热插拔检测电路将第一热插拔指示信号发送至N阱产生电路以及IO热插拔控制电路；N阱产生电路根据第一热插拔指示信号将电源电压作为热插拔保护信号，并将热插拔保护信号发送至热插拔检测电路以及IO驱动电路；热插拔检测电路根据第一热插拔指示信号将热插拔保护信号作为第二热插拔指示信号发送至IO热插拔控制电路；IO发送端驱动电路根据第一热插拔指示信号和第二热插拔指示信号使IO发送端处于COLD状态。(同理，即便当IO基础控制电路输出第一控制信号为高压，第二控制信号为接地电压时，也同样成立，此时，接地电压将作为第一热插拔指示信号，根据第一热插拔指示信号生成第二热插拔指示信号，IO发送端驱动电路根据第一热插拔指示信号和第二热插拔指示信号使IO发送端处于COLD状态。)

晚移除模式时，电源电压先于PAD端口下电。当电源电压下电且PAD端口未下电时，IO基础控制电路输出的第一控制信号和第二控制信号同为低电平，指示热插拔检测电路采集未下电的PAD端口电压作为第一热插拔指示信号；热插拔检测电路将第一热插拔指示信号发送至N阱产生电路以及IO热插拔控制电路；N阱产生电路根据第一热插拔指示信号和电源电压将PAD端口电压作为热插拔保护信号，并将热插拔保护信号发送至热插拔检测电路以及IO驱动电路；热插拔检测电路根据第一热插拔指示信号将接地电压作为第二热插拔指示信号发送至IO热插拔控制电路；IO热插拔控制电路根据第一热插拔指示信号和第二热插拔指示信号使IO发送端进入HOT状态，IO驱动电路进入高阻状态；热插拔保护信号接入IO驱动电路的PM7的基极，使IO发送端进入保护状态。

进一步，在一个可实现的实施例中，预驱动器(Predriver)中包含用于控制IO预驱动电路的IO热插拔控制电路(图3未示出)。当IO发送端处于COLD状态时，预驱动器正常工作；当IO处于HOT状态时，该用于控制IO预驱动电路的IO热插拔控制电路输出控制信号使预驱动器为禁用状态(disable)。

通过对于四种工作模式下，IO发送端是否进入保护状态的分析可知：当处于正常工作模式和早移除模式时，IO发送端处于COLD状态，不启动热插拔保护，具备传统IO发送端的正常功能；当处于插入模式和晚移除模式时，IO发送端进入HOT状态，启动热插拔保护，在IO驱动电路的PM7的基极接入PAD端口电压，消除PM7上产生的漏电通路。需要说明，当IO驱动电路中包括一组并联的PMOS管和一组并联的NMOS管时，各PMOS管的基极均接入PAD端口电压。

具体地，各内部电路协同工作时，各电路间信号传输步骤如下：

IO基础控制电路输出第一控制信号，并根据第一控制信号将电源电压或接地电压作为第二控制信号输出。其中，如果电源电压上电、第一控制信号为高电平，则IO发送端正常工作，第二控制信号为接地电压。如果电源电压上电、第一控制信号为低电平，则IO发送端处于禁用(disable)模式，第二控制信号为电源电压。如果电源电压未上电，则第一控制信号和第二控制信号同为低电平。

热插拔检测电路接收来自IO基础控制电路的第一控制信号和第二控制信号。当电源电压上电，第一控制信号为高电平，第二控制信号为低电平时，第一热插拔指示信号为接地电压；当电源电压上电，第一控制信号为低电平，第二控制信号为高电平时，第一热插拔指示信号为PAD端口电压，如果此时PAD端口电压未上电或已下电，则第一热插拔指示信号为低电平；当电源电压未上电，第一控制信号和第二控制信号均为低电平时，第一热插拔指示信号为PAD端口电压，如果此时PAD端口电压上电，则第一热插拔指示信号为高电平。

N阱产生电路接收来自热插拔检测电路的第一热插拔指示信号。当电源电压上电，第一热插拔指示信号为低电平时，热插拔保护信号为电源电压；当电源电压未上电，第一热插拔指示信号为高电平时，热插拔保护信号为PAD端口电压。

热插拔检测电路接收来自N阱产生电路的热插拔保护信号。当第一热插拔指示信号为低电平，热插拔保护信号为电源电压时，第二热插拔指示信号为热插拔保护信号为电源电压；当第一热插拔指示信号为高电平，热插拔保护信号为PAD端口电压时，第二热插拔指示信号为接地电压。

IO热插拔控制电路接收来自热插拔检测电路的第一热插拔指示信号和第二热插拔指示信号。当电源电压上电，第一热插拔指示信号为低电平，热插拔保护信号为电源电压，第二热插拔指示信号为电源电压时，IO热插拔控制电路不影响原有IO发送端的工作状态，IO发送端处于常规的工作模式；当电源电压未上电，第一热插拔指示信号为高电平，第二热插拔指示信号为接地电压时，IO热插拔控制电路控制IO关键路径上的vctrl_p和vctrl_n，使IO发送端进入HOT状态，此时，通过热插拔保护信号提供的PAD端口电压使HOT状态下的IO发送端进入保护状态。

在一个具体实施例中，采用如图5至图7所示的电路构成本发明实施例的热插拔保护电路。通过该电路与常规的IO发送端相结合，形成热插拔保护系统，实现IO发送端的热插拔保护。

如图5所示，图5所示的热插拔检测电路包括：第零NMOS管NM0、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第零PMOS管PM0和第一PMOS管PM1。其中，PAD端口电压PAD连接NM1的源极和PM1的源极；接地电压VSSIO连接NM0的源极和NM4的源极；VDDIO接入NM2的栅极、NM3的栅极和PM1的栅极；第一控制信号EN接入NM0的栅极；第二控制信号ENB接入NM1的栅极；NM0的漏极连接NM3的源极；NM1的漏极连接NM2的源极；NM2的漏极、NM3的漏极和PM1的漏极相连接，同时这3个MOS管的连接点的状态作为第一热插拔指示信号VX；PM0的源极连接热插拔保护信号VNW，VX接入NM4的栅极和PM0的栅极，NM4的漏极与PM0的漏极相连接，同时该连接点的状态作为第二热插拔指示信号VXB。

如图6所示，N阱产生电路包括：第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4和第五PMOS管PM5。其中，PM2的漏极连接PAD，PM2的栅极接入VDDIO；PM3的漏极连接PAD，PM3的栅极接入VXB；PM4的源极连接VDDIO；PM5的源极连接VDDIO，PM5的栅极接入VX；PM2的源极，PM3的源极，PM4的栅极和漏极，以及PM5的漏极相互连接，同时该连接点的状态作为VNW输出。

如图7所示，IO热插拔控制电路设置在IO预驱动电路向IO驱动电路发送vctrl_p和vctrl_n的IO关键路径上。该IO热插拔控制电路包括：第八PMOS管PM8和第七NMOS管NM7。其中，PM8的源极连接VDDIO，PM8的栅极接入VXB，PM8的漏极连接到vctrl_p所在的IO关键路径上；NM7的源极连接VSSIO，NM7的栅极接入VX，NM7的漏极连接到vctrl_n所在的IO关键路径上。

这一热插拔保护系统的IO发送端在工作模式间切换时，各连接点之间的电位变化如下：

如果为正常工作模式，VDDIO先于PAD上电。VDDIO持续上电，EN＝1，ENB＝0。此时，热插拔检测电路中NM1断路，PM1断路，NM0和NM3导通，VX＝VSSIO＝0；由于VX＝0，VDDIO＝1，N阱产生电路中PM2断路，PM5导通，VNW＝VDDIO；由于VX＝0，VNW＝VDDIO，热插拔检测电路中NM4断路，PM0导通，VXB＝VNW＝VDDIO。此时，IO热插拔控制电路中PM8和NM7关断，IO发送端处于热插拔COLD状态，电路正常工作。IO发送端中的IO驱动电路根据IO预驱动电路提供的vctrl_p和vctrl_n导通或关断，处于正常工作状态。

如果为插入模式，VDDIO晚于PAD上电。当PAD上电，且VDDIO未上电时，VDDIO＝0，EN＝0，ENB＝0。此时，热插拔检测电路中NM0断路，NM1断路，PM1导通，VX＝PAD＝1；由于VX＝1，VDDIO＝0，N阱产生电路中PM2导通，PM5断路，VNW＝PAD；由于VX＝1，热插拔检测电路中NM4导通，PM0断路，VXB＝0。此时，IO热插拔控制电路中由于VXB＝0，使得PM8导通，由于VX＝1，使得NM7导通，IO发送端进入热插拔HOT状态。IO发送端中的IO驱动电路进入三态高阻状态，IO驱动电路中PMOS管的衬底接入VNW＝PAD，使IO驱动电路中不产生漏电通道。如果后续VDDIO上电，则IO发送端进入常规的工作状态，IO发送端处于热插拔COLD状态，电路正常工作。

如果为早移除模式，VDDIO晚于PAD下电。当PAD下电而VDDIO未下电时，VDDIO＝1，当EN＝0，同时ENB＝1时。此时，热插拔检测电路中PM1断路，NM0断路，NM1和NM2导通，VX＝PAD＝0；由于VX＝0，N阱产生电路中PM2断路，PM5导通，VNW＝VDDIO；由于VX＝0，VNW＝VDDIO，热插拔检测电路中NM4断路，PM0导通，VXB＝VNW＝VDDIO。此时，IO热插拔控制电路中PM8和NM7关断，IO发送端处于热插拔COLD状态，电路正常工作。IO发送端中的IO驱动电路根据IO预驱动电路PreDriver提供的vctrl_p和vctrl_n导通或关断，处于正常工作状态。

如果为晚移除模式，VDDIO先于PAD下电，当VDDIO下电而PAD未下电时，VDDIO＝0，EN＝0，ENB＝0。此时，热插拔检测电路中NM0断路，NM1断路，PM1导通，VX＝PAD＝1；由于VX＝1，N阱产生电路中PM2导通，PM5断路，VNW＝PAD；由于VX＝1，热插拔检测电路中NM4导通，PM0断路，VXB＝0。此时，IO热插拔控制电路中由于VXB＝0，使得PM8导通，由于VX＝1，使得NM7导通，IO发送端进入热插拔HOT状态。IO发送端中的IO驱动电路进入三态高阻状态，IO驱动电路中PMOS管的衬底接入VNW＝PAD，使IO驱动电路中不产生漏电通道。

对于上述电路中各节点信号变化，为便于理解通过下表对主要信号状态进行说明，如下表所示：

表1

根据表1可知，正常工作模式和早移除模式下，VNW＝VDDIO，IO发送端处于常规的工作状态，即COLD状态，不启动热插拔保护机制进入保护状态；插入模式和晚移除模式下，由于VDDIO未上电的同时PAD上电，VNW＝PAD，IO发送端进入HOT状态，IO驱动电路接收VNW，进而启动保护机制，使得IO发送端进入保护状态，防止产生PM7自漏极至源极的漏电流。

以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种热插拔保护电路，应用于IO发送端，所述IO发送端包括IO预驱动电路和IO驱动电路；其中，所述IO预驱动电路向所述IO驱动电路发送P沟道驱动信号vctrl_p和N沟道驱动信号vctrl_n；

其特征在于，所述保护电路包括：热插拔检测电路、N阱产生电路和IO热插拔控制电路；其中，

所述热插拔检测电路，用于检测电源电压和PAD端口电压，生成第一热插拔指示信号，并将所述第一热插拔指示信号发送至所述N阱产生电路以及所述IO热插拔控制电路；

所述N阱产生电路，用于接收所述第一热插拔指示信号，并根据所述第一热插拔指示信号和所述电源电压，生成热插拔保护信号，并将所述热插拔保护信号发送至所述热插拔检测电路以及所述IO驱动电路；

所述热插拔检测电路，还用于根据所述第一热插拔指示信号和热插拔保护信号，生成第二热插拔指示信号，并将所述第二热插拔指示信号发送至所述IO热插拔控制电路；

所述IO热插拔控制电路，用于接收所述第一热插拔指示信号和第二热插拔指示信号，并根据所述第一热插拔指示信号和第二热插拔指示信号使所述IO发送端进入热插拔状态；

所述IO驱动电路根据所述热插拔保护信号进入保护状态。

2.根据权利要求1所述的保护电路，其特征在于，所述热插拔检测电路，接收来自所述IO发送端的第一控制信号和第二控制信号，并根据所述第一控制信号和第二控制信号，以及检测到的电源电压和PAD端口电压，生成第一热插拔指示信号，包括：

当所述电源电压上电，所述第一控制信号为高电平，所述第二控制信号为低电平时，所述第一热插拔指示信号为接地电压；

当所述电源电压上电，所述第一控制信号为低电平，所述第二控制信号为高电平时，所述第一热插拔指示信号为PAD端口电压；

所述电源电压未上电，所述第一控制信号和所述第二控制信号为低电平时，所述第一热插拔指示信号为PAD端口电压。

3.根据权利要求1所述的保护电路，其特征在于，所述N阱产生电路，接收所述第一热插拔指示信号，并根据所述第一热插拔指示信号和所述电源电压，生成热插拔保护信号，包括：

当所述第一热插拔指示信号为低电平时，所述热插拔保护信号为所述电源电压；

当所述第一热插拔指示信号为高电平，且所述电源电压未上电时，所述热插拔保护信号为所述PAD端口电压。

4.根据权利要求1所述的保护电路，其特征在于，所述热插拔检测电路，根据所述第一热插拔指示信号和热插拔保护信号，生成第二热插拔指示信号，包括：

当所述第一热插拔指示信号为低电压时，将所述热插拔保护信号作为所述第二热插拔指示信号输出；

当所述第一热插拔指示信号为高电压时，将接地电压作为所述第二热插拔指示信号输出。

5.根据权利要求1所述的保护电路，其特征在于，所述IO热插拔控制电路，接收所述第一热插拔指示信号和第二热插拔指示信号，并根据所述第一热插拔指示信号和第二热插拔指示信号使所述IO驱动电路进入热插拔状态，包括：

当所述第一热插拔指示信号为高电平，第二热插拔指示信号为低电平时，所述IO热插拔控制电路使所述IO驱动电路进入热插拔HOT状态；

当所述第一热插拔指示信号为低电平，第二热插拔指示信号为高电平时，所述IO热插拔控制电路断路，所述IO驱动电路处于正常工作状态，即热插拔COLD状态。

6.根据权利要求1所述的保护电路，其特征在于，所述IO驱动电路根据所述热插拔保护信号进入保护状态，包括：

当所述电源电压未上电，且热插拔保护信号为高电平的所述PAD端口电压时，所述IO驱动电路进入保护状态。

7.根据权利要求2所述的保护电路，其特征在于，所述热插拔检测电路包括：第零NMOS管(NM0)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第四NMOS管(NM4)、第零PMOS管(PM0)和第一PMOS管(PM1)；其中，

PAD端口电压连接所述NM1的源极和所述PM1的源极；接地电压连接所述NM0的源极和所述NM4的源极；所述电源电压连接所述NM2的栅极、所述NM3的栅极和所述PM1的栅极；所述第一控制信号连接所述NM0的栅极；所述第二控制信号连接所述NM1的栅极；所述NM0的漏极连接所述NM3的源极；所述NM1的漏极连接所述NM2的源极；所述NM2的漏极、所述NM3的漏极和所述PM1的漏极连接所述NM4的栅极和所述PM0的栅极，同时作为所述第一热插拔指示信号；所述NM4的漏极与所述PM0的漏极相连接，同时作为所述第二热插拔指示信号；所述PM0的源极连接所述热插拔保护信号。

8.根据权利要求1或3所述的保护电路，其特征在于，所述N阱产生电路包括：第二PMOS管(PM2)、第三PMOS管(PM3)、第四PMOS管(PM4)和第五PMOS管(PM5)；其中，

所述PM2的漏极连接所述PAD端口电压，所述PM2的栅极连接所述电源电压，所述PM2的源极输出所述热插拔保护信号；所述PM3的漏极连接所述PAD端口电压，所述PM3的栅极连接所述第二热插拔指示信号，所述PM3的源极输出所述热插拔保护信号；所述PM4的源极连接所述电源电压，所述PM4的栅极接入所述热插拔保护信号，所述PM4的漏极输出所述热插拔保护信号；所述PM5的源极连接所述电源电压，所述PM5的栅极连接所述第一热插拔指示信号，所述PM5的漏极输出所述热插拔保护信号。

9.根据权利要求1或5所述的保护电路，其特征在于，所述IO热插拔控制电路包括：第八PMOS管(PM8)和第七NMOS管(NM7)；其中，

所述PM8的源极连接所述电源电压，所述PM8的栅极连接所述第二热插拔指示信号，所述PM8的漏极连接所述IO发送端的所述vctrl_p；所述NM7的源极连接接地电压，所述NM7的栅极连接所述第一热插拔指示信号，所述NM7的漏极连接所述IO发送端的所述vctrl_n。

10.根据权利要求1或6所述的保护电路，其特征在于，所述IO驱动电路包括：第七PMOS管PM7、和第六NMOS管NM6；其中，

PM7的源极连接所述电源电压，PM7的栅极接入所述vctrl_p；NM6的源极连接VSSIO，NM6的栅极接入所述vctrl_n；PM7的漏极连接NM6的漏极，同时该连接点用于接收PAD端口电压；PM7的衬底接入所述热插拔保护信号。

Images