CN112331248B - 用于建立nor存储器读电压的电荷泵电路和nor存储器 - Google Patents

Abstract

一种用于建立NOR存储器读电压的电荷泵电路和NOR存储器，电荷泵电路包括：低压降稳压模块，低压降稳压模块包括反馈电路，反馈电路用于维持低压降稳压模块的第一输出电压；升压模块，升压模块耦接低压降稳压模块的输出端，升压模块用于接收第一输出电压并且输出读电压；高压通路模块，高压通路模块耦接升压模块的输出端，高压通路模块用于维持读电压。本发明的技术方案能够防止读电压由于漏电流造成的电压降低，并且使得读电压与电源电压无关。

Description

用于建立NOR存储器读电压的电荷泵电路和NOR存储器

技术领域

本发明涉及存储技术领域，尤其涉及用于建立NOR存储器读电压的电荷泵电路和NOR存储器。

背景技术

NOR存储器(也称为NOR闪存)属于非易失性存储器，其通常采用电荷泵提供比电源电压高的电压来完成读、写或擦除等操作。下文以现有的并行NOR存储器为例进行描述。

并行NOR存储器的读电压采用升压电荷泵结构，其包括读电压(VRD)输出、升压电容102(包括上极板100和下极板101)、PMOS管103、NMOS管104、PMOS管105、M个二极管连接的NMOS串联结构106、N个二极管连接的PMOS串联结构107、PMOS管108、NMOS管109、NMOS管110、NMOS管111、电源电压(VCC)到读电压VRD的电平转移电路112、PMOS管113，这些元件如图1所示而组成电路。该升压电荷泵结构需要特殊时序进行工作，如图2所示；其中的三个步骤描述如下。

第一步(为初始化步骤)，当时序信号INIT、KICKA、KICKB为高电平(即VCC)时，电平转移电路112的输出为零，PMOS管113打开，升压电容102的上极板100通过PMOS管113预充电到VCC；并且，PMOS管103、NMOS管104、PMOS管105、NMOS串联结构106、PMOS串联结构107、PMOS管108和NMOS管110关闭，NMOS管109和111打开，升压电容102的下极板101通过NMOS管111而使得电平维持为零。

第二步，当时序信号KICKA变为低电平(即零电平)、而INIT和KICKB维持高电平时，PMOS管113维持打开，升压电容102的上极板100维持电源电压VCC；并且，PMOS管103、NMOS管104、PMOS管105、NMOS串联结构106维持关闭状态，PMOS串联结构107、PMOS管108和NMOS管110打开，NMOS管109和111关闭，电源电压VCC经过PMOS串联结构107后的电压为VCC-N*VTP(VTP为PMOS管阈值)，该电压经过PMOS管108传输到NMOS管110的栅极，最终在升压电容102的下极板101处产生的电压为VCC-N*VTP-VTN(VTN为NMOS管阈值)。此时，电容102的上下极板的电压差为VCC-(VCC-N*VTP-VTN)＝N*VTP+VTN。

第三步，当时序信号KICKA维持低电平、而KICKB和INIT变为低电平时，PMOS串联结构107、PMOS管108、NMOS管110和NMOS管111维持上一个状态，电平转移电路112输出高电压VRD，PMOS管113关闭；PMOS管103和105打开，NMOS串联结构106打开，在NMOS管104的栅极处产生电压VTN+VOV(其中VOV为NMOS导通时的过驱动电压，其与电源电压VCC、以及PMOS管105和NMOS串联结构106的尺寸和工艺条件相关)，NMOS管104在其源极产生电压(即升压电容102的下级板101处的电压)为M*VTN+M*VOV-VTN；此时，电容102上级板电压100(即读电压)可以通过如下等式来计算：

VRD＝(N*VTP+VTN)+(M*VTN+M*VOV-VTN)＝N*VTP+M*VTN+M*VOV (1)

由于VTP和VTN的工艺偏差、以及过驱动电压VOV等方面的影响，读电压VRD的一致性较差；而且负载漏电、升压结构缺乏持续驱动的能力(即随时间变化读电压会持续下降)等问题影响了存储器读出数据的速度和准确性。

发明内容

本发明实施例解决的技术问题是读电压VRD一致性较差和升压结构缺乏持续驱动能力等。

为解决上述技术问题，本发明实施例提供一种用于建立NOR存储器读电压的电荷泵电路，该电荷泵电路包括：低压降稳压模块，低压降稳压模块包括反馈电路，反馈电路用于维持低压降稳压模块的第一输出电压；升压模块，升压模块耦接低压降稳压模块的输出端，升压模块用于接收第一输出电压并且输出读电压；高压通路模块，高压通路模块耦接升压模块的输出端，高压通路模块用于维持读电压。

可选的，低压降稳压模块、升压模块和高压通路模块适于在使能信号的控制下分别实现维持第一输出电压、输出读电压和维持读电压的功能。

可选的，电荷泵电路包括电荷泵模块，电荷泵模块包括反馈环路，电荷泵模块耦接高压通路模块的输入端以向高压通路模块提供由电荷泵模块产生的第二输出电压，电荷泵模块用于通过反馈环路维持第二输出电压。

可选的，反馈环路包括第一比较器、耦接于第一比较器的同相端和地之间的第一反馈电阻、耦接于第一比较器的同相端和第二输出电压之间的第二反馈电阻、耦接于地和第二输出电压之间的NMOS管。

可选的，电荷泵电路包括参考电压产生模块，参考电压产生模块耦接低压降稳压模块的输入端和电荷泵模块的输入端以向二者分别提供第一参考电压和第二参考电压。

可选的，第二输出电压等于读电压，第一参考电压和第二参考电压具有如下关系：VREF1＝VREF2*(1+R2/R1)/2，其中，VREF1表示第一参考电压，VREF2表示第二参考电压，R1表示第一反馈电阻，R2表示第二反馈电阻。

可选的，反馈电路包括第二比较器、耦接于第二比较器的反相端的第三反馈电阻、以及耦接于第二比较器的输出端和第二比较器的反相端之间的第四反馈电阻,第一输出电压通过如下等式计算：VBOT＝(R3+R4)*VREF1/R3–VCC*R4/R3，其中，VBOT表示第一输出电压，R3表示第三反馈电阻，R4表示第四反馈电阻，VREF1表示第一参考电压，VCC表示电源电压。

可选的，第三反馈电阻的阻值等于第四反馈电阻的阻值，读电压的值为2*VREF1。

可选的，高压通路模块包括PMOS管，PMOS管耦接于升压模块和读电压之间，PMOS管的衬底耦接至读电压，PMOS管的寄生二极管正向导通。

本发明实施例还提供一种NOR存储器，该NOR存储器包括如上任一种所述的电荷泵电路。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例的技术方案提供低压降稳压模块，该低压降稳压模块包括反馈电路以维持低压降稳压模块的输出电压，使得该输出电压可以根据电源电压VCC的变化而自适应调整，进而使得读电压不受到电源电压VCC的影响。

本发明实施例的技术方案提供高压通路模块，该高压通路模块用于维持读电压，从而防止由于负载漏电而造成的读电压随时间降低的问题。

本发明实施例的技术方案提供电荷泵模块，该电荷泵模块包括反馈环路以维持从电荷泵模块输出至高压通路模块的输出电压，再结合高压通路模块，从而防止由于负载漏电而造成的读电压随时间降低的问题。

本发明实施例的技术方案提供参考电压产生模块，该参考电压产生模块向低压降稳压模块和电荷泵模块分别提供参考电压，结合本发明实施例提供的电路，使得读电压与参考电压关联，而与NMOS管阈值VTN的工艺偏差、PMOS管阈值VTP的工艺偏差、过驱动电压VOV等无关，进而与影响上述工艺偏差的相关参量(比如制造过程参量、温度变化等)、以及影响过驱动电压VOV的相关参量(比如制造过程参量、温度变化、电源电压、相关MOS管的尺寸等)无关。

附图说明

图1是现有技术中读电压泵的电路结构示意图；

图2是现有技术中读电压泵时序的示意图；

图3是本发明实施例中电荷泵电路的结构示意图；

图4是本发明实施例中电荷泵电路的电路结构示意图；

图5是本发明实施例中低压降稳压模块的电路结构示意图；

图6是本发明实施例中高压通路模块的电路结构示意图；

图7是本发明实施例中电荷泵电路的另一电路结构示意图；

图8是本发明实施例中电荷泵模块的电路结构示意图。

具体实施方式

现有技术中，NOR闪存的读电压与NMOS管阈值VTN、PMOS管阈值VTP和过驱动电压VOV等相关，使得读电压与影响NMOS管阈值VTN和PMOS管阈值VTP工艺偏差的参量(比如制造过程参量、温度变化等)相关，也与影响过驱动电压VOV的参量(比如制造过程参量、温度变化、电源电压、相关MOS管的尺寸等)相关。

具体而言，如等式(1)所示，现有的读电压VRD等于N*VTP+M*VTN+M*VOV，其中，PMOS管阈值VTP、NMOS管阈值VTN受制造工艺和温度的影响会有较大的波动，而过驱动电压VOV受电源电压VCC、相关MOS管的尺寸、温度和制造工艺的影响也会有较大的波动。例如，当温度在-40摄氏度至85摄氏度、电源电压VCC在2.7V～3.6V范围内变化时，读电压VRD最大可产生1V的偏差。

相对照地，本发明实施例的技术方案中，参考电压通过带隙基准源产生，受制造工艺、电源电压和温度的影响很小；而读电压VRD可以仅与参考电压相关，使得读电压VRD受制造工艺、电源电压和温度的影响也很小。根据发明人的测试和计算，本发明的读电压VRD最大偏差不超过20mV。

本发明的技术方案适用于NOR闪存(包括其串行和并行的构造)。

为使本发明实施例的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例进行详细说明。

如图3所示，电荷泵电路300包括低压降稳压模块(Low Dropout，也称为LDO模块、或者LDO)310、升压模块320和高压通路模块330。其中，低压降稳压模块310包括反馈电路，反馈电路用于维持低压降稳压模块的第一输出电压，在一个实施例中，低压降稳压模块310的输入电压为电源电压VCC；升压模块320耦接低压降稳压模块310的输出端，升压模块320接收第一输出电压并且输出读电压VRD(位于标记340处)；高压通路模块330耦接升压模块320的输出端，高压通路模块330用于维持读电压VRD，在一个实施例中，高压通路模块330的输入电压为电源电压VCC。

如图4所示，使能信号EN控制低压降稳压模块310、升压模块320和高压通路模块330，从而分别实现维持低压降稳压模块310产生的输出电压、输出升压模块320的读电压VRD和维持读电压VRD的功能。

具体而言，低压降稳压模块310包括反馈电路，该反馈电路用于维持低压降稳压模块310的输出电压，在一个实施例中，如图4和5所示，反馈电路包括比较器314、反馈电阻311(即图示的R3)和反馈电阻312(即图示的R4)，其中，反馈电阻311耦接于比较器314的反相端，反馈电阻312耦接于比较器314的输出端和比较器314的反相端之间；升压模块320将来自低压降稳压模块310的输出电压升压至的读电压VRD(标记340所示位置处)，升压模块320具有本领域公知的结构，在一个实施例中，升压模块320包括反相器321、主电容323和下级板放电管325等，其中，反相器321、缓冲器336和PMOS管337为主电容323预充电，主电容323包括上级板322和下级板324，上级板322处的电压表示为VTOP，下级板324处的电压表示为VBOT；高压通路模块330维持读电压VRD。

更具体而言，如图4和5所示，低压降稳压模块310用于产生与电源电压VCC相关的、下级板324处的电压VBOT(即低压降稳压模块310的输出电压)，其中，电压VBOT通过以下等式计算：

VBOT＝(R3+R4)*VREF1/R3-VCC*R4/R3 (2)

如果取R3＝R4，则VBOT＝2*VREF1-VCC (3)

低压降稳压模块310通过反馈电路的反馈，对电源电压VCC和VBOT的压差进行采样和比较，使得低压降稳压模块310的输出电压(即下级板324处的电压VBOT)能够根据电源电压VCC而自适应地调整，从而解决电源电压VCC的波动对电压VBOT的影响。

如图4和6所示，高压通路模块330包括PMOS管和电平转移电路。其中，高压通路模块330中的PMOS管包括PMOS管332、333和337，在一个实施例中，PMOS管332和333的衬底连接至340所示位置处，PMOS管337的衬底连接至上级板322处，以防止衬底反偏漏电，在另一个实施例中，PMOS管采用高压PMOS管；高压通路模块330中的电平转移电路包括电平转移电路331、335和336，这些电平转移电路通过使能信号EN分别控制(该控制比如为完全关闭)各自对应的PMOS管332、333和337。当使能信号EN为低电平时，PMOS管332和333关闭、PMOS管337开通，上级板322通过PMOS管337预充电到电源电压VCC；当使能信号EN为高电平时，PMOS管332和333开通、PMOS管337关闭，向读电压VRD提供驱动。可见，高压通路模块维持了读电压，从而防止由于负载漏电而造成的读电压随时间降低的问题。在一个实施例中，PMOS管333的衬底采用正偏置的连接方式，当上级板322处的电压VTOP比340所示位置处的读电压VRD高0.5V以上时，PMOS管333的寄生二极管334导通，从而加速对读电压VRD充电。高压通路模块330还可用于控制上级板322处的电压VTOP的初始化；具体而言，当使能信号EN为低电平时，高压通路模块330开通VCC通路，使得上级板322处的电压VTOP变为电源电压VCC。

图7示意了电荷泵电路300包括电荷泵模块350和参考电压产生模块370。下文虽然结合图7来描述电荷泵模块350和参考电压产生模块370，但是，应理解，上文所述的电荷泵电路300也可以仅包括电荷泵模块350和参考电压产生模块370这二个模块中的一者。例如，上文所述的电荷泵电路300仅包括电荷泵模块350，在一个实施例中，电荷泵电路300的输入电压为电源电压VCC；或者，上文所述的电荷泵电路300仅包括参考电压产生模块370，参考电压产生模块370耦接低压降稳压模块310的输入端和高压通路模块330的输入端以向二者分别提供第一参考电压VREF1和第二参考电压VREF2。在一个实施例中，参考电压产生模块370的输入电压由带隙基准源提供。

如图7所示，参考电压产生模块370耦接低压降稳压模块310的输入端和电荷泵模块350的输入端以向二者分别提供第一参考电压VREF1和第二参考电压VREF2。带隙基准源在存储器上电后一直工作，用以产生并且维持第一参考电压VREF1和第二参考电压VREF2，使得这些参考电压受制造工艺、电源电压和温度等的影响很小。

如图7和8所示，电荷泵模块350耦接高压通路模块330的输入端以将其产生的输出电压(在标记363所示位置处，也可以表示为VOUT)提供至高压通路模块330；并且，电荷泵模块包括反馈环路，该反馈环路维持电荷泵模块350所产生的输出电压，进而维持读电压VRD，即，防止了由于负载漏电而造成的读电压VRD随时间降低的问题。具体而言，电荷泵模块350的反馈环路包括比较器361、耦接于比较器361的同相端和地之间的反馈电阻360(即图示的R1)、耦接于比较器361的同相端和输出电压VOUT之间的反馈电阻359(即图示的R2)、耦接于地和输出电压VOUT之间的NMOS管362，其中，输出电压VOUT通过以下等式计算：

VOUT＝VREF2*(1+R2/R1) (4)

电荷泵模块350还包括交叉耦合结构和预充电结构，其中，交叉耦合结构包括NMOS管352和353、PMOS管355和356、以及电容357和358，预充电结构包含二个二极管接法的NMOS管351和354；当电荷泵模块350不工作时，时钟信号CLK和反向时钟信号/CLK维持为低电平，通过用于预充电的NMOS管351和354将电容357和358充电到VCC-VTN。

如图3至8所示，当使能信号EN为低电平时，下级板324处的电压VBOT为零，高压通路模块330控制上级板322处的电压VTOP的初始化，使得上级板322处的电压变为电源电压VCC。当使能信号EN为高电平时，根据等式(3)，低压降稳压模块310提供到下级板324处的电压为VBOT＝2*VREF1-VCC，而读电压VRD可以通过如下等式计算：

VRD＝VCC+VBOT＝VCC+2*VREF1-VCC＝2*VREF1 (5)

比较等式(1)和(5)可见，现有技术中读电压受到过驱动电压VOV的影响，但是，本发明实施例的技术方案中，读电压不受过驱动电压VOV的影响，进一步地，影响驱动电压VOV的相关参量(比如电源电压VCC、以及PMOS管和NMOS管的尺寸和工艺条件等)不会对本发明实施例中的读电压造成影响；现有技术中读电压受到NMOS管阈值VTN、PMOS管阈值VTP的影响，但是，本发明实施例的技术方案中，读电压不受这些阈值的影响，进一步地，影响这些阈值的相关参量(比如制造过程参量、温度变化等)不会对本发明实施例中的读电压造成影响；本发明实施例中的读电压与第一参考电压VREF1相关，而第一参考电压VREF1通过带隙基准源产生，受制造工艺、电源电压和温度的影响很小，使得本发明实施例中的读电压受制造工艺、电源电压和温度的影响也很小，进一步地，根据发明人测试和计算，第一参考电压VREF1的最大改变不超过10mV，根据等式(5)可知，读电压VRD的最大偏差不超过20mV，相对照地，如上文描述，当温度在-40摄氏度至85摄氏度、电源电压VCC在2.7V～3.6V范围内变化时，现有技术中的读电压VRD最大可产生1V的偏差；根据等式(5)可知，本发明实施例的技术方案中，读电压不受电源电压VCC的影响。

根据等式(4)，可以通过改变反馈电阻359和反馈电阻360的阻值、以及第二参考电压VREF2的值，使得电荷泵模块350的输出电压VOUT等于读电压VRD。假定电荷泵模块350的输出电压VOUT等于读电压VRD，即，

VOUT＝VRD (6)

结合等式(4)至(6)得到第一参考电压和第二参考电压之间的关系，即，

VREF1＝VREF2*(1+R2/R1)/2 (7)

在一个实施例中，已知并行NOR存储器的加工工艺为90nm和65nm，其读电压需求为4.5～5.5V，对于主流的2.7V～3.6V的电源电压应用，当第一参考电压VREF1设置为2.25V～2.6V时，根据如上等式(5)的设计和计算，读电压VRD可以达到4.5V～5.2V，可以满足读电压建立的要求。

本发明的实施例还提供一种存储器，该存储器包括如上所述的电荷泵电路，该电荷泵电路向存储器的存储单元提供稳定的读电压。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种用于建立NOR存储器读电压的电荷泵电路，包括：

低压降稳压模块，所述低压降稳压模块包括反馈电路，所述反馈电路用于维持所述低压降稳压模块的第一输出电压；

升压模块，所述升压模块耦接所述低压降稳压模块的输出端，用于接收所述第一输出电压并且输出所述读电压；

高压通路模块，所述高压通路模块耦接所述升压模块的输出端，用于维持所述读电压；

所述电荷泵电路还包括：

参考电压产生模块，所述参考电压产生模块耦接于所述低压降稳压模块的输入端，以向所述低压降稳压模块提供第一参考电压；

所述第一输出电压通过如下等式计算：VBOT＝2*VREF1-VCC，其中，VBOT表示所述第一输出电压，VREF1表示所述第一参考电压，VCC表示电源电压；

所述低压降稳压模块、所述升压模块和所述高压通路模块适于在使能信号的控制下分别实现维持所述第一输出电压、输出所述读电压和维持所述读电压的功能；

所述升压模块包括主电容，所述主电容包括上级板和下级板，当所述使能信号为低电平时，所述下级板处的电压为零，所述高压通路模块控制所述上级板处的电压初始化，使得所述上级板处的电压变为所述电源电压；当所述使能信号为高电平时，所述低压降稳压模块提供到所述下级板处的电压为所述VBOT，读电压VRD通过如下等式计算：

VRD＝VCC+2*VREF1-VCC＝2*VREF1。

2.根据权利要求1所述的电荷泵电路，其特征在于，包括电荷泵模块，所述电荷泵模块包括反馈环路，所述电荷泵模块耦接所述高压通路模块的输入端以向所述高压通路模块提供由所述电荷泵模块产生的第二输出电压，所述电荷泵模块用于通过所述反馈环路维持所述第二输出电压。

3.根据权利要求2所述的电荷泵电路，其特征在于，所述反馈环路包括第一比较器、耦接于所述第一比较器的同相端和地之间的第一反馈电阻、耦接于所述第一比较器的同相端和所述第二输出电压之间的第二反馈电阻、耦接于所述地和所述第二输出电压之间的NMOS管。

4.根据权利要求3所述的电荷泵电路，其特征在于，所述参考电压产生模块还耦接所述电荷泵模块的输入端，以向所述电荷泵模块提供第二参考电压。

5.根据权利要求4所述的电荷泵电路，其特征在于，所述第二输出电压等于所述读电压，所述第一参考电压和所述第二参考电压具有如下关系：

VREF1＝VREF2*(1+R2/R1)/2，

其中，VREF2表示所述第二参考电压，R1表示所述第一反馈电阻，R2表示所述第二反馈电阻。

6.根据权利要求4所述的电荷泵电路，其特征在于，所述反馈电路包括第二比较器、耦接于所述第二比较器的反相端的第三反馈电阻、以及耦接于所述第二比较器的输出端和所述第二比较器的反相端之间的第四反馈电阻,所述第三反馈电阻的阻值等于所述第四反馈电阻的阻值。

7.根据权利要求1所述的电荷泵电路，其特征在于，所述高压通路模块包括PMOS管，所述PMOS管耦接于所述升压模块和所述读电压之间，所述PMOS管的衬底耦接至所述读电压，所述PMOS管的寄生二极管正向导通。

8.一种NOR存储器，所述存储器包括如权利要求1至7中任一项所述的电荷泵电路。