CN112310071B - 测试结构、测试结构版图及其形成方法和测试方法 - Google Patents

测试结构、测试结构版图及其形成方法和测试方法 Download PDF

Info

Publication number
CN112310071B
CN112310071B CN202011192438.6A CN202011192438A CN112310071B CN 112310071 B CN112310071 B CN 112310071B CN 202011192438 A CN202011192438 A CN 202011192438A CN 112310071 B CN112310071 B CN 112310071B
Authority
CN
China
Prior art keywords
metal
layout
contact
test
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011192438.6A
Other languages
English (en)
Other versions
CN112310071A (zh
Inventor
邹立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202011192438.6A priority Critical patent/CN112310071B/zh
Publication of CN112310071A publication Critical patent/CN112310071A/zh
Application granted granted Critical
Publication of CN112310071B publication Critical patent/CN112310071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种测试结构、测试结构版图及其形成方法和测试方法，通过设计测试结构版图，在形成测试结构时，可以将第一金属层、第一接触结构、第二金属层、第二接触结构和第三金属层之间连接，并形成多个通路，从而可以通过形成的通路对各所述第一接触结构进行测试。在测试方法中，通过测量第一金属层与第三金属层之间的电流值，可以有效的确定第一接触结构是否存在缺陷，从而能够根据测量的结果有效的反映实际的SRAM器件中接触孔工艺的情况。

Description

测试结构、测试结构版图及其形成方法和测试方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种测试结构、测试结构版图及其形成方法和测试方法。
背景技术
静态随机存储器(Static Random Access Memory，SRAM)是目前集成电路存储器件领域中非常重要的一种存储器件，作为存储器件，其因具有低功耗、数据存取速度快且与CMOS逻辑工艺兼容等特点，在现代超大规模集成电路中被广泛应用。随着技术的发展，集成电路内包含的晶体管等半导体器件的数目越来越多，为了将半导体器件连接起来，集成电路内一般设置有多个金属层。半导体器件通过接触结构(Contact，CT)与金属层连接，各金属层之间则通过通孔(Via)连接。
在集成电路制造过程中，通常会在晶圆的各个集成电路芯片周边制造测试结构，再在制造完成后对测试结构进行检测，以对相应的制造工艺进行测试。在现有技术中，实际的SRAM器件至少包括：衬底、形成于所述衬底中的有源区、通过接触孔与所述有源区连接的第一金属层、位于衬底表面与接触孔之间的多晶硅栅和通过接触孔与所述第一金属层连接的第二金属层等。通常情况下会在SRAM器件周边设置测试结构，以监测SRAM器件中各金属层与接触孔之间的连接。但在现有的测试结构中，存在SRAM器件和测试结构中的接触孔的曝光形状存在差别，从而导致当SRAM中的接触孔与上下金属层未连接时，测试结构中的接触孔与上下金属层连接却正常，即现有的结构无法直观反映出SRAM器件中的接触孔填充制程缺陷，且存在反馈周期较长的问题。
发明内容
本发明的目的在于提供一种测试结构、测试结构版图及其形成方法和测试方法，以解决现有技术中的测试结构不能准确的反映SRAM中接触孔工艺情况的问题。
为解决上述技术问题，本发明提供一种测试结构版图，所述测试结构版图包括：
第一金属测试版图，所述第一金属测试版图包括多个第一金属图形和多个第二金属图形，多个所述第一金属图形与多个所述第二金属图形交错排布；
第一接触孔测试版图，所述第一接触孔测试版图包括多个第一接触孔图形，多个所述第一接触孔图形分别对应于多个所述第一金属图形和多个所述第二金属图形上；
第二金属测试版图，所述第二金属测试版图包括多个第三金属图形，多个所述第三金属图形分别覆盖多个所述第一接触孔图形；
第二接触孔测试版图，所述第二接触孔测试版图包括多个第二接触孔图形，多个所述第二接触孔图形分别对应于位于所述第一金属图形上的多个所述第三金属图形上；
第三金属测试版图，所述第三金属测试版图包括多个第四金属图形，一个所述第四金属图形覆盖相邻的两个所述第二接触孔图形。
可选的，在所述的测试结构版图中，所述第一金属图形中具有一凹口，在第一方向上相邻的两个所述第一金属图形的凹口方向相反，以及在第二方向上相邻的两个所述第一金属图形的凹口方向相同。
第一金属测试版图，所述第一金属测试版图包括多个第一金属图形和多个第二金属图形，多个所述第一金属图形与多个所述第二金属图形交错排布；
第一接触孔测试版图，所述第一接触孔测试版图包括多个第一接触孔图形，多个所述第一接触孔图形分别对应于多个所述第一金属图形和多个所述第二金属图形上；
第二金属测试版图，所述第二金属测试版图包括多个第三金属图形，多个所述第三金属图形分别覆盖多个所述第一接触孔图形；
第二接触孔测试版图，所述第二接触孔测试版图包括多个第二接触孔图形，多个所述第二接触孔图形分别对应于位于所述第一金属图形上的多个所述第三金属图形上；
第三金属测试版图，所述第三金属测试版图包括多个第四金属图形，一个所述第四金属图形覆盖相邻的两个所述第二接触孔图形。
可选的，在所述的测试结构版图中，所述第一金属图形中具有一凹口，在第一方向上相邻的两个所述第一金属图形的凹口方向相反，以及在第二方向上相邻的两个所述第一金属图形的凹口方向相同。
可选的，在所述的测试结构版图中，所述第一金属图形包括一个第一子图形和两个第二子图形，所述第一子图形沿所述第一方向延伸并呈一直条状，两个所述第二子图形分别设于所述第一子图形的两端并与所述第一子图形连接为一体，两个所述第二子图形与所述第一子图形围成所述凹口。
可选的，在所述的测试结构版图中，两个所述第二子图形互相平行并与所述第一子图形垂直，并且所述第二子图形沿所述第一子图形的端部向第二方向延伸并呈一凸起状。
可选的，在所述的测试结构版图中，一个所述第一金属图形对应三个所述第一接触孔图形，一个所述第二金属图形对应一个所述第一接触孔图形；其中，所述第一金属图形的一个所述第一子图形对应一个所述第一接触孔图形，所述第一金属图形的两个所述第二子图形各对应一个所述第一接触孔图形。
可选的，在所述的测试结构版图中，多个所述第二接触孔图形分别对应于位于所述第二子图形上的多个所述第三金属图形上，以及，一个所述第四金属图形覆盖两个分别位于不同的所述第一金属图形上的所述第二接触孔图形。
基于同一发明构思，本发明还提供一种测试结构版图形成方法，包括：
提供SRAM器件原始版图，所述SRAM器件原始版图包括第一金属版图、第一接触孔版图、第二金属版图、第二接触孔版图以及第三金属版图；
获取所述第一金属版图中的图形，并修改获取的所述第一金属版图中的图形排布，以形成所述第一金属测试版图；
获取所述第一接触孔版图中的图形，并根据获取的所述第一接触孔版图中的图形形成所述第一接触孔测试版图；
获取所述第二金属版图中的图形，并根据获取的所述第二金属版图中的图形形成所述第二金属测试版图；
获取所述第二接触孔版图中的图形，并修改获取的所述第二接触孔版图中的图形排布，以形成所述第二接触孔测试版图；以及，
获取所述第三金属版图中的图形，并修改获取的所述第三金属版图中的图形排布，以形成所述第三金属测试版图。
可选的，在所述的测试结构版图形成方法中，所述第一接触孔测试版图与所述第一接触孔版图相同，所述第二金属测试版图与所述第二金属版图相同。
基于同一发明个构思，本发明还提供一种测试结构，所述测试结构通过如上所述的测试结构版图制备而成，所述测试结构包括：
半导体衬底；
位于所述半导体衬底上的第一金属层，所述第一金属层包括多个第一金属部和多个第二金属部；
多个第一接触结构，多个所述第一接触结构分别对应于多个所述第一金属部和多个所述第二金属部上；
第二金属层，所述第二金属层包括多个第三金属部，多个所述第三金属部分别对应覆盖多个所述第一接触结构；
多个第二接触结构，多个所述第二接触结构分别对应于所述第一金属部上方的多个所述第三金属部上；以及，
第三金属层，所述第三金属层包括多个第四金属部，所述第四金属部覆盖相邻的两个所述第二接触结构。
可选的，在所述的测试结构中，所述测试结构还包括：
位于所述半导体衬底上的第一介质层，所述第一介质层中具有多个第一开口和多个第二开口，所述第一金属部填充所述第一开口，所述第二金属部填充所述第二开口；
位于所述第一介质层和所述第一金属层上的第二介质层，所述第二介质层中具有多个第三开口和多个第一接触孔，所述第三开口贯穿部分厚度的所述第二介质层，所述第一接触孔贯穿所述第三开口中的所述第二介质层，所述第二金属层填充所述第一接触孔和所述第三开口，其中，所述第二金属层包括第一部分和第二部分，所述第二金属层的第一部分填充所述第一接触孔以形成所述第一接触结构，所述第二金属层的第二部分填充所述第三开口以形成所述第三金属部，并且一个所述第一金属部对应三个所述第一接触结构，一个所述第二金属部对应一个所述第一接触结构；
位于所述第二介质层和所述第二金属层上的第三介质层，所述第三介质层中具有多个第四开口和多个第二接触孔，所述第四开口贯穿部分厚度的所述第三介质层，所述第二接触孔贯穿所述第四开口中的所述第三介质层，所述第三金属层填充所述第二接触孔和所述第四开口；其中，所述第三金属层包括第一部分和第二部分，所述第三金属层的第一部分填充所述第二接触孔以形成所述第二接触结构，所述第二金属层的第二部分填充所述第四开口以形成所述第四金属部，所述第四金属部覆盖两个分别位于不同的所述第一金属部上的所述第二接触结构。
可选的，在所述的测试结构中，所述第一金属部包括一个第一子金属部和两个第二子金属部，一个所述第一子金属部的两端各设置有一个所述第二子金属部，并且所述第一子金属部与所述两个第二子金属部连接为一体；其中，一个所述第一子金属部对应一个所述第一接触结构，所述第一金属部的两个所述第二子金属部各对应一个所述第一接触结构。
基于同一发明构思，本发明还提供一种测试结构形成方法，所述测试结构形成方法使用上述所述的测试结构版图，所述测试结构形成方法包括：
提供一半导体衬底；
提供第一金属测试版图，并通过所述第一金属测试版图在所述半导体衬底形成第一金属层，所述第一金属层包括多个第一金属部和多个第二金属部；
提供第一接触孔测试版图，并通过所述第一接触孔测试版图形成多个第一接触结构，多个所述第一接触结构分别对应于多个所述第一金属部和多个所述第二金属部上；
提供第二金属测试版图，并通过所述第二金属测试版图形成第二金属层，所述第二金属层包括多个第三金属部，多个所述第三金属部分别对应覆盖多个所述第一接触结构；
提供第二接触孔测试版图，并通过所述第二接触孔测试版图形成多个第二接触结构，多个所述第二接触结构分别对应于位于所述第一金属部上方的多个所述第三金属部上；
提供第三金属测试版图，并通过所述第三金属测试版图形成第三金属层，所述第三金属层包括多个第四金属部，所述第四金属部覆盖相邻的两个所述第二接触结构。
可选的，在所述的测试结构形成方法中，形成所述多个第一接触结构、所述第二金属层、所述多个第二接触结构和所述第三金属层的方法包括：
在所述半导体衬底上形成第一介质层，所述第一介质层中具有在厚度方向上贯通的多个第一开口和多个第二开口；
形成第一金属层，所述第一金属层中的所述第一金属部填充所述第一开口，所述第一金属层中的第二金属部填充所述第二开口；
在所述第一介质层和所述第一金属层上形成第二介质层，所述第二介质层中具有多个第三开口和多个第一接触孔，所述第三开口贯穿部分厚度的所述第二介质层，所述第一接触孔贯穿所述第三开口中的所述第二介质层，并且多个所述第一接触孔分别对应多个所述第一金属部和多个所述第二金属部；
形成第二金属层，所述第二金属层包括第一部分和第二部分，所述第二金属层的第一部分填充所述第一接触孔以形成所述第一接触结构，所述第二金属层的第二部分填充所述第三开口以形成所述第三金属部；
在所述第二介质层和所述第二金属层上形成第三介质层，所述第三介质层中具有多个第四开口和多个第二接触孔，所述第四开口贯穿部分厚度的所述第三介质层，所述第二接触孔贯穿所述第四开口中的所述第三介质层，并且一个所述第四开口中的所述第三介质层中具有两个所述第二接触孔，所述第二接触孔分别对应位于所述第一金属部上的所述第三金属部；
形成第三金属层，所述第三金属层包括第一部分和第二部分，所述第三金属层的第一部分填充所述第二接触孔以形成第二接触结构，所述第三金属层的第二部分填充所述第四开口以形成所述第四金属部；
其中，所述第一金属部包括一个第一子金属部和两个第二子金属部，一个所述第一子金属部的两端各设置有一个所述第二子金属部，并且所述第一子金属部与所述两个第二子金属部连接为一体。
可选的，在所述的测试结构形成方法中，一个所述第一金属部对应三个所述第一接触结构，一个所述第二金属部对应一个所述第一接触结构；其中，一个所述第一子金属部对应一个所述第一接触结构，所述第一金属部的两个所述第二子金属部各对应一个所述第一接触结构，一个所述第二接触结构对应位于所述第二子金属部上的所述第三金属部，并且所述第四金属部覆盖两个分别位于不同的所述第一金属部上的所述第二接触结构。
基于同一发明构思，本发明还提供一种测试方法，用于测试SRAM器件，包括：
提供上述所述的测试结构；
测量所述第一金属层与所述第三金属层之间的电流值；
将所述电流值与一阈值进行比较，并根据比较结果确定所述第一接触结构是否存在缺陷。
可选的，在所述的测试方法中，将所述电流值与一阈值进行比较，并根据比较结果确定所述第一接触结构是否存在缺陷的方法包括：
若所述电流值大于所述阈值，则判定为所述第一接触结构合格；
若所述电流值小于或者等于所述阈值，则判定为所述第一接触结构存在缺陷；其中，所述阈值为0～0.5。
可选的，在所述的测试方法中，所述测试方法还包括：当判定为所述第一接触结构存在缺陷时，调整所述第二金属层的尺寸，以得到合格的所述第二金属层的工艺窗口。
在本发明提供的测试结构、测试结构版图及其形成方法和测试方法中，通过设计测试结构版图，在形成测试结构时，可以将第一金属层、第一接触结构、第二金属层、第二接触结构和第三金属层之间连接，并形成多个通路，从而可以通过形成的通路对各所述第一接触结构进行测试。此外，所述测试结构版图中的第一接触孔测试版图通过SRAM器件中原始版图中的第一接触孔版图形成，并且第二金属测试版图通过SRAM器件原始版图中的第二金属版图形成，即，第一接触孔测试版图中的图形与第一接触孔版图中的图形相同，以及，第二金属测试版图中的图形与所述第二金属版图中的图形相同，由此，可以使得形成的测试结构中的第二金属层和第一接触结构与实际的SRAM器件中的结构相同。如此，可以使得第一金属层、第一接触结构、第二金属层、所述第二接触结构和所述金属层之间形成一通路，由此，在测试方法中，通过测量所述第一金属层与所述第三金属层之间的电流值，可以有效的确定第一接触结构是否存在缺陷，即能够根据测量的结果有效的反映实际的SRAM器件中的接触孔工艺情况。
附图说明
图1～图6是本发明具体实施例提供的测试结构版图的结构示意图；
图7是本发明实施例提供的测试结构的结构示意图；
图8～图12是本发明具体实施例提供的测试结构的形方法中形成的结构剖面示意图；
其中，附图标记说明如下：
100-测试结构版图；110-第一金属测试版图；111、111a、111b-第一金属图形；1110-第一子图形；1111-第二子图形；112、112a、112b-第二金属图形；113-凹口；120-第一接触孔测试版图；121、121a、121b、121c-第一接触孔图形；130-第二金属测试版图；131、131a、131b-第三金属图形；140-第二接触孔测试版图；141、141a、141b-第二接触孔图形；150-第三金属测试版图；151、151a、151b-第四金属图形；
200-测试结构；201-半导体衬底；210-第一介质层；211-第一开口；212-第二开口；213-第一金属层；214、214a、214b-第一金属部；215-第二金属部；220-第二介质层；221-第三开口；222-第一接触孔；223-第一接触结构；224-第三金属部；230-第三介质层；231-第四开口；232-第二接触孔；233、233a-第二接触结构；234-第四金属部。
具体实施方式
以下结合附图和具体实施例对本发明提出的测试结构、测试结构版图及其形成方法和测试方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1～图6，其为本发明实施例提供的测试结构版图100，所述测试结构版图100包括：第一金属测试版图110、第一接触孔测试版图120、第二金属测试版图130、第二接触孔测试版图140和第三金属测试版图150。
所述第一金属测试版图110用于在测试结构中形成第一金属层。具体的，如图1所示，所述第一金属测试版图110包括多个第一金属图形111，例如第一个第一金属图形111a和第二个第一金属图形111b，以及多个第二金属图形112。其中，多个所述第一金属图形111与多个所述第二金属图形112交错排布。
在所述第一金属测试版图110中，包括多行及多列交错排布的所述第一金属图形111和所述第二金属图形112，每一列中包括至少三个所述第一金属图形111及至少三个所述第二金属图形112。
更具体的，所述第一金属图形111中具有一凹口113，在第一方向上相邻的两个所述第一金属图形111的凹口113方向相反，以及在第二方向上相邻的两个所述第一金属图形111的凹口113方向相同。
进一步的，所述第一金属图形111包括一个第一子图形1110和两个第二子图形1111，所述第一子图形1110沿所述第一方向延伸并呈一直条状，两个所述第二子图形1111分别设于所述第一子图形1110的两端并与所述第一子图形1110连接为一体，两个所述第二子图形1111与所述第一子图形1110围成所述凹口113。更具体的，两个所述第二子图形1111互相平行并与所述第一子图形1110垂直，并且所述第二子图形1111沿所述第一子图形1110的端部向第二方向延伸并呈一凸起状。
所述第一接触孔测试版图120用于在测试结构中形成第一接触结构。具体的，如图2和图3所示，所述第一接触孔测试版图120包括多个第一接触孔图形121，多个所述第一接触孔图形121分别对应于所述第一金属图形111和所述第二金属图形112上，例如第一个第一接触孔图形121a和第二个第一接触孔图形121b。进一步的，一个所述第一金属图形111对应三个所述第一接触孔图形121，例如，第一个所述第一金属图形111a对应第一个所述第一接触孔图形121a、第二个第一接触孔图形121b和第三个第一接触孔图形121c。一个所述第二金属图形112对应一个所述第一接触孔图形121。更进一步的，一个所述第一子图形1110对应一个所述第一接触孔图形121，所述第一金属图形111的两个所述第二子图形1111各对应一个所述第一接触孔图形121。
所述第二金属测试版图130用于在测试结构中形成第二金属层。如图4所示，所述第二金属测试版图130包括多个第三金属图形131，例如，第一个第三金属图形131a和第二个第三金属图形131b，所述第三金属图形131一呈矩形，且一个所述第三金属图形131对应覆盖一个所述第一接触孔图形121，此外，在所述第二金属测试版图130中，包括多行(与第二方向平行)第三金属图形131，以及多列(与第一方向平行)所述第三金属图形131。位于同一列中并且与所述第二子图形1111的投影在不同列的多个所述第三金属图形131相连接。
所述第二接触孔测试版图140用于在测试结构中形成第二接触结构。如图5所示，所述第二接触孔测试版图140包括多个第二接触孔图形141，例如，第一个第二接触孔图形140、第二个第二接触孔图形140a和第三个第二接触孔图形140b，多个所述第二接触孔图形141分别对应于位于所述第一金属图形111上的多个所述第三金属图形131上。具体的，多个所述第二接触孔图形141分别对应于位于所述第二子图形1111上的多个所述第三金属图形131上。
所述第三金属测试版图150用于在测试结构中形成第三金属层。具体的，如图6所示，所述第三金属测试版图150包括多个第四金属图形151，例如第一个第四金属图形151、第二个第四金属图形151a和第二个第四金属图形151b，一个所述第四金属图形151覆盖相邻的两个所述第二接触孔图形141，一个所述第四金属图形151覆盖两个分别位于不同的所述第一金属图形111上的所述第二接触孔图形141，即所述第四金属图形151覆盖的两个所述第二接触孔图141形分别对应于不同的所述第一金属图形111上。如此设计，在形成测试结构时，可以将第一金属层、第一接触结构、第二金属层、第二接触结构和第三金属层之间连接，并形成多个通路，从而可以通过形成的通路对各所述第一接触结构进行测试，从而可以有效的确定第一接触结构是否存在缺陷，即能够根据测量的结果有效的反映实际的SRAM器件中的接触孔工艺情况，减少反馈周期。
基于同一发明构思，本发明还提供一种测试结构版图形成方法，包括：
步骤S1:提供SRAM器件原始版图，所述SRAM器件原始版图包括第一金属版图、第一接触孔版图、第二金属版图、第二接触孔版图以及第三金属版图；
步骤S2:获取所述第一金属版图中的图形，并修改获取的所述第一金属版图中的图形排布，以得到所述第一金属测试版图；
步骤S3:获取所述第一接触孔版图中的图形，并根据获取的所述第一接触孔版图中的图形形成所述第一接触孔测试版图；
步骤S4:获取所述第二金属版图中的图形，并根据获取的所述第二金属版图中的图形形成所述第二金属测试版图；
步骤S5:获取所述第二接触孔版图中的图形，并修改获取的所述第二接触孔版图中的图形排布，以得到所述第二接触孔测试版图；以及，
步骤S6:获取所述第三金属版图中的图形，并修改获取的所述第三金属版图中的图形排布，以形成所述第三金属测试版图。
具体的，在步骤S1中，所述SRAM原始版图为现有技术的SRAM器件版图。
在步骤S2中，获取所述第一金属版图中的图形，并修改获取的所述第一金属版图中的图形排布，以形成所述第一金属测试版图110。具体的，以所述第一金属版图中的图形的尺寸为依据，并修改获取的所述第一金属版图中的图形排布，从而形成所述第一金属测试版图110，即所述第一金属版图中的图形与第一金属测试版图110中的图形排布不同，以在后续形成测试结构以后，可以将多个第一接触结构120分别接出。
在步骤S3中，获取所述第一接触孔版图中的图形，并根据获取的所述第一接触孔版图中的图形形成所述第一接触孔测试版图120，即所述第一接触孔测试版图120的图形与第一接触孔版图中的图形相同。
进一步的，在步骤S4中，获取所述第二金属版图中的图形，并根据获取的所述第二金属版图中的图形形成所述第二金属测试版图130，即所述第二金属测试版图130与第二金属版图中的图形相同，如此，可以保证通过所述测试结构版图形成的测试结构中的第一接触结构及第二金属层与实际的SRAM器件中的结构一致，从而可以有效的反映实际的SRAM器件中的通孔填充情况(或者说第一接触孔的填充情况)。
在步骤S5中，获取所述第二接触孔版图中的图形，并修改获取的所述第二接触孔版图中的图形排布，以得到所述第二接触孔测试版图140，即所述第二接触孔测试版图140中的图形与所述第二接触孔版图中的图形不同。具体的，通过获取所述第二接触孔版图中的图形，并增加或者减小所述第二接触孔版图中的图形尺寸，使其形成的第二接触孔测试版图中的图形与所述第一接触孔测试版图中的图形尺寸相同，以及，修改获取的所述第二接触孔版图中的图形排布，从而形成所述第二接触孔测试版图140。
以及，在步骤S6中，获取所述第三金属版图中的图形，并修改获取的所述第三金属版图中的图形排布，以形成所述第三金属测试版图150，具体的，以所述第三金属版图中的图形尺寸为依据，并修改所述第三金属版图中的图形排布，从而形成所述第三金属测试版图150，即所述第三金属测试版图150中的图形与所述第三金属版图中的图形不同，如此设计，可以将特定的所述第一接触孔图形连接，可以在测试结构中将特定的第一接触结构接出，也就是说，可以有效的对各所述第一接触结构测试，并可以准确的反映存在缺陷的第一接触结构，从而可以有效的确定实际的SRAM器件中的缺陷位置。
参考图7～图12，其为本发明实施例提供的测试结构的剖面示意图。基于同一发明构思，本发明还提供一种测试结构，用于测试SRAM器件，所述测试结构200根据本发明提供的测试结构版图100制备而成。所述测试结构200包括：半导体衬底201、位于所述半导体衬底201上的第一金属层213、多个第一接触结构223、第二金属层、多个第二接触结构233和第三金属层。
具体的，其中，所述第一金属层213包括多个第一金属部214，例如第一个第一金属部214a和第二个第一金属部214b，所述第一金属层还包括多个第二金属部215。进一步的，所述第一金属部214包括一个第一子金属部和两个第二子金属部，例如第一个第二子金属部和第二个第二子金属部，一个所述第一子金属部的两端各设置有一个所述第二子金属部，并且所述第一子金属部与所述两个第二子金属部连接为一体。
如图10所示，多个所述第一接触结构220分别位于多个所述第一金属部214和多个所述第二金属部215上。所述第二金属层包括多个第三金属部224，多个所述第三金属部224分别对应覆盖多个所述第一接触结构223。多个所述第二接触结构233分别对应于位于所述第一金属部214上方的多个所述第三金属部224上。以及，所述第三金属层包括多个第四金属部234，所述第四金属部覆盖相邻的两个所述第二接触结构230。
其中，所述第二金属层包括第一部分和第二部分，所述第三金属层包括第一部分和第三部分。
进一步的，如图7所示，所述测试结构还包括：位于所述半导体衬底上201的第一介质层210，所述第一介质层210中具有多个第一开口211和多个第二开口212，所述第一金属部214填充所述第一开口211，所述第二金属部215填充所述第二开口212。
如图9和图10所示，所述测试结构还包括：位于所述第一介质层210和所述第一金属层上的第二介质层220，所述第二介质层220中具有多个第三开口221和多个第一接触孔222，所述第三开口221贯穿部分厚度的所述第二介质层220，所述第一接触孔222贯穿所述第三开口221中的所述第二介质层220，所述第二金属层填充所述第一接触孔222和所述第三开口221。具体的，所述第二金属层的第一部分填充所述第一接触孔222以形成所述第一接触结构223，所述第二金属层的第二部分填充所述第三开口221以形成所述第三金属部224。
如图11和图12所示，所述测试结构还包括：位于所述第二介质层220和所述第二金属层上的第三介质层230，所述第三介质层230中具有多个第四开口231和多个第二接触孔232，所述第四开口231贯穿部分厚度的所述第三介质层230，所述第二接触孔232贯穿所述第四开口231中的所述第三介质层230，所述第三金属层填充所述第二接触孔232和所述第四开口231。具体的，如图12所示，所述第三金属层包括第一部分和第二部分，所述第三金属层的第一部分填充所述第二接触孔232以形成所述第二接触结构233，例如，第一个第二接触结构233和第二个第二接触结构233a，所述第二金属层的第二部分填充所述第四开口231以形成所述第三金属部224。
在本实施例的所述测试结构中，一个所述第一金属部214对应三个所述第一接触结构223，一个所述第二金属部215对应一个所述第一接触结构223，所述第四金属部234覆盖两个分别位于不同的所述第一金属部214上的所述第二接触结构233，例如第四金属部234覆盖的两个第二接触结构233和233a分别位于第一个第一金属部214a和第二个第二金属部214b上。其中，一个所述第一子金属部对应一个所述第一接触结构223，所述第一金属层214的两个所述第二子金属部各对应一个所述第一接触结构223。由此，可以使得所述第一金属部214、所述第一接触结构223、所述第三金属部224、所述第二接触结构233、所述第四金属部234之间形成一堆叠链结构，通过所述堆叠链结构可以将特定的所述第一接触结构223接出，从而可以有效的测试各所述第一接触结构223，并可以准确的反映存在缺陷的第一接触结构220，从而可以有效的确定实际的SRAM器件中的缺陷位置。
基于同一发明构思，本发明还提供一种测试结构形成方法，所述测试结构形成方法包括:使用本发明提供的测试结构版图；具体的，继续参考图7～12，所述测试结构形成方法包括：
步骤S10:提供一半导体衬底；
步骤S20:提供第一金属测试版图110，并通过所述第一金属测试版图110在所述半导体衬底形成第一金属层，所述第一金属层包括多个第一金属部214和多个第二金属部215；
步骤S30:提供第一接触孔测试版图120，并通过所述第一接触孔测试版图120形成多个第一接触结构223，多个所述第一接触结构223分别对应于多个所述第一金属部214和多个所述第二金属部215上；
步骤S40:提供第二金属测试版图130，并通过所述第二金属测试版图120形成第二金属层，所述第二金属层包括多个第三金属部224，多个所述第三金属部224分别覆盖多个所述第一接触结构223；
步骤S50:提供第二接触孔测试版图140，并通过所述第二接触孔测试版图形成多个第二接触结构，多个所述第二接触结构233分别对应于位于第一金属部214上方的多个所述第三金属部224上；
步骤S60:提供第三金属测试版图150，并通过所述第三金属测试版图150形成第三金属层，所述第三金属层包括多个第四金属部234，所述第四金属部234覆盖相邻的两个所述第二接触结构233。
具体的，如图9所示，形成多个所述第一接触结构223、所述第二金属层多个所述第二接触结构233和所述第三金属层的方法包括：
步骤S100：如图7所示，在所述半导体衬底201上形成第一介质层210，所述第一介质层210中具有在厚度方向上贯通的第一开口211和第二开口212。
具体的包括：首先，在所述半导体衬底201上形成第一介质层210，然后，通过所述第一金属测试版图120，在所述第一介质层210中形成在厚度方向上贯通的第一开口211和第二开口212，所述第一开口211和所述第二开口212用于定义所述第一金属部214和所述第二金属部215的位置。
步骤S110:如图8和图9所示，形成第一金属层213，所述第一金属层213中的所述第一金属部214填充所述第一开口212，所述第一金属层213中的第二金属部215填充所述第二开口213；其中，所述第一金属部214包括一个第一子金属部和两个第二子金属部，一个所述第一子金属部的两端各设置有一个所述第二子金属部，并且所述第一子金属部与所述两个第二子金属部连接为一体。
步骤S120：如图9所示，在所述第一介质层210和所述第一金属层213上形成第二介质层220，所述第二介质层220中具有多个第三开口221和多个第一接触孔222，所述第三开口221贯穿部分厚度的所述第二介质层220，所述第一接触孔222贯穿所述第三开口221中的所述第二介质层220，所述第一接触孔222与所述第三开口221连通，并且多个所述第一接触孔222分别对应多个所述第一金属部214和多个所述第二金属部215。
具体的包括：首先，在所述第一介质层210和所述第一金属层上形成第二介质层220；然后，通过所述第二金属测试版图在所述第二介质层220中形成多个第三开口221，以及，通过所述第一接触孔版图在所述第二介质中220形成多个所述第一接触孔222，其中，多个所述第一接触孔222和多个所述第三开口221可以通过同一刻蚀过程形成，所述第一接触孔222与所述第三开口221连通。
步骤S130：如图10所示，形成第二金属层，所述第二金属层包括第一部分和第二部分，所述第二金属层的第一部分填充所述第一接触孔222以形成所述第一接触结构223，所述第二金属层的第二部分填充所述第三开口221以形成所述第三金属部224。其中，一个所述第一金属部214对应三个所述第一接触结构223，一个所述第二金属部215对应一个所述第一接触结构223；其中，一个所述第一金属部214的所述第一子金属部对应一个所述第一接触结构223，所述第一金属部214的两个所述第二子金属部各对应一个所述第一接触结构223。
步骤S140：如图11所示，在所述第二介质层220和所述第二金属层上形成第三介质层230，所述第三介质层230中具有多个第四开口231和多个第二接触孔232，所述第四开口231贯穿部分厚度的所述第三介质层230，所述第二接触孔232贯穿所述第四开口231中的所述第三介质层230，所述第二接触孔232和所述第四开口231连通，并且一个所述第四开口231中的所述第二介质层230中具有两个所述第二接触孔232，所述第二接触孔232分别对应位于所述第一金属部214上的所述第三金属部224。
具体的包括：首先，在所述第二介质层220和所述第二金属层上形成第三介质层230；然后，通过所述第三金属测试版图在所述第三介质层230中形成多个第四开口231，所述第四开口231用于定义所述第四金属部234的位置，以及通过所述第二接触孔版图在所述第三介质层230形成多个所述第二接触孔232，其中，多个所述第二接触孔232和多个所述第四开口231可以通过同一刻蚀过程形成，所述第二接触孔与所述第四开口231连通。
步骤S150：形成第三金属层，所述第三金属层包括第一部分和第二部分，所述第三金属层的第一部分填充所述第二接触孔232以形成第二接触结构233，所述第三金属层的第二部分填充所述第四开口231以形成所述第四金属部234；其中，一个所述第二接触结构233对应位于所述第二子金属部上的所述第三金属部224。所述第四金属部234覆盖两个分别位于不同的所述第一金属部上的所述第二接触结构233，例如，所述一个第四金属部234覆盖位于第一个第一金属部214a上的第一个第二接触结构233a，以及和覆盖位于第二个第一金属部214b上的第二个第二接触结构233a。
进一步的，一个所述第一金属部214对应三个所述第一接触结构223，一个所述第二金属部对应一个所述第一接触结构223；其中，一个所述第一子金属部对应一个所述第一接触结构223，所述第一金属部214的两个所述第二子金属部各对应一个所述第一接触结构223，并且一个所述第二接触结构233对应位于所述第二子金属部上的所述第三金属部，所述第四金属部234覆盖两个分别位于不同的所述第一金属部214上的所述第二接触结构233。由此，在后续的测试方法中，通过测量所述第一金属层213、所述第一接触结构223、所述第二金属层、所述第二接触结构233和所述第三金属层之间可以形成一条通路的电阻值，可以有效的确定第一接触结构是否存在缺陷，即能够根据测量的结果有效的反映实际的SRAM器件中的接触孔工艺情况。其中，所述第一介质层210和所述第二介质层202的材质可以为绝缘材质，例如氧化硅。
基于同一发明构思，本发明还提供一种测试方法，用于测试SRAM器件，所述测试方法包括：
步骤S200:提供本发明所述的测试结构；
步骤S210：测量所述第一金属层与所述第三金属层之间的电流值。
步骤S220:将所述电流值与一阈值进行比较，并根据比较结果确定所述第一接触结构是否存在缺陷。
请继续参考图12，具体的，在步骤S210中，可以通过WAT测量所述第三金属层与所述第一金属层213之间的电流值。具体的，在测量时，对所述第三金属层和所述半导体衬底施加电压,所述第一金属层213、所述第一接触结构223、所述第二金属层、所述第二接触结构233和所述第三金属层之间会形成一通路，即电流会依次经过所述第一金属层213、所述第一接触结构223、所述第二金属层、所述第二接触结构233和所述第三金属层，若述第一接触结构223存在缺陷，则会产生断路，若所述第一接触结构223无缺陷，则会产生通路。
在步骤S220中，确定所述第一接触结构223是否存在缺陷的方法包括：得到所述第一金属层213与所述第三金属层之间的电流值；将所述电流值与一阈值进行比较；若所述电流值大于所述阈值内，则判定为所述第一接触结构223合格；若所述电流值小于或者等于所述阈值，则判定为所述第一接触结构223存在缺陷。所述阈值为0～0.5；或者，当所述第一金属层213与所述第三金属层之间的电流为0V或者接近0V时，则判定为所述第一接触结构223存在缺陷。
在本发明的另一实施例中，采用测量所述第三金属层与所述第一金属层213之间的电阻值的方法，确定所述第一接触结构223是否存在缺陷。当所述第一接触结构223存在空洞缺陷时，其电阻呈开路状态，因此所述电阻值会趋向于无穷大，比如，所述电阻值为1KΩ或者10KΩ等。由此，可以通过测试所述电阻值，判断所述第一接触结构223是否存在缺陷。
此外，所述测试方法还包括：当判定为所述第一接触结构223存在缺陷时，则调整所述第二金属层的尺寸，以得到合格的所述第二金属层的工艺窗口。具体的，可以将所述第二金属层尺寸减少1％～10％，或者将所述第二金属层的尺寸增大1％～10％。由于，所述第二金属层的尺寸大小可以影响形成的所述第一接触结构223的尺寸和形貌，由此，通过调整所述第二金属层的尺寸大小，可以得到合格的所述第一接触结构223的工艺窗口，从而改善所述第一接触结构223的缺陷。
综上可见，在本发明提供的测试结构、测试结构版图及其形成方法和测试方法中，通过设计测试结构版图，在形成测试结构时，可以将第一金属层、第一接触结构、第二金属层、第二接触结构和第三金属层之间连接，并形成多个通路，从而可以通过形成的通路对各所述第一接触结构进行测试。此外，所述测试结构版图中的第一接触孔测试版图通过SRAM器件中原始版图中的第一接触孔版图形成，并且第二金属测试版图通过SRAM器件原始版图中的第二金属版图形成，即，第一接触孔测试版图中的图形与第一接触孔版图中的图形相同，以及，第二金属测试版图中的图形与所述第二金属版图中的图形相同，由此，可以使得形成的测试结构中的第二金属层和第一接触结构与实际的SRAM器件中的结构相同。如此，在测试方法中，通过测量所述第一金属层与所述第三金属层之间的电流值，可以有效的确定第一接触结构是否存在缺陷，即能够根据测量的结果有效的反映实际的SRAM器件中的接触孔工艺情况。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (16)

1.一种测试结构版图，其特征在于，所述测试结构版图包括：
第一金属测试版图，所述第一金属测试版图包括多个第一金属图形和多个第二金属图形，多个所述第一金属图形与多个所述第二金属图形交错排布，其中，所述第一金属图形中具有一凹口，在第一方向上相邻的两个所述第一金属图形的凹口方向相反，以及在第二方向上相邻的两个所述第一金属图形的凹口方向相同；
第一接触孔测试版图，所述第一接触孔测试版图包括多个第一接触孔图形，多个所述第一接触孔图形分别对应于多个所述第一金属图形和多个所述第二金属图形上；
第二金属测试版图，所述第二金属测试版图包括多个第三金属图形，多个所述第三金属图形分别覆盖多个所述第一接触孔图形；
第二接触孔测试版图，所述第二接触孔测试版图包括多个第二接触孔图形，多个所述第二接触孔图形分别对应于位于所述第一金属图形上的多个所述第三金属图形上；
第三金属测试版图，所述第三金属测试版图包括多个第四金属图形，一个所述第四金属图形覆盖相邻的两个所述第二接触孔图形。
2.如权利要求1所述的测试结构版图，其特征在于，所述第一金属图形包括一个第一子图形和两个第二子图形，所述第一子图形沿所述第一方向延伸并呈一直条状，两个所述第二子图形分别设于所述第一子图形的两端并与所述第一子图形连接为一体，两个所述第二子图形与所述第一子图形围成所述凹口。
3.如权利要求2所述的测试结构版图，其特征在于，两个所述第二子图形互相平行并与所述第一子图形垂直，并且所述第二子图形沿所述第一子图形的端部向第二方向延伸并呈一凸起状。
4.如权利要求2所述的测试结构版图，其特征在于，一个所述第一金属图形对应三个所述第一接触孔图形，一个所述第二金属图形对应一个所述第一接触孔图形；其中，所述第一金属图形的一个所述第一子图形对应一个所述第一接触孔图形，所述第一金属图形的两个所述第二子图形各对应一个所述第一接触孔图形。
5.如权利要求4所述的测试结构版图，其特征在于，多个所述第二接触孔图形分别对应于位于所述第二子图形上的多个所述第三金属图形上，以及，一个所述第四金属图形覆盖两个分别位于不同的所述第一金属图形上的所述第二接触孔图形。
6.一种如权利要求1～5中任一项所述的测试结构版图形成方法，其特征在于，包括：
提供SRAM器件原始版图，所述SRAM器件原始版图包括第一金属版图、第一接触孔版图、第二金属版图、第二接触孔版图以及第三金属版图；
获取所述第一金属版图中的图形，并修改获取的所述第一金属版图中的图形排布，以形成所述第一金属测试版图；
获取所述第一接触孔版图中的图形，并根据获取的所述第一接触孔版图中的图形形成所述第一接触孔测试版图；
获取所述第二金属版图中的图形，并根据获取的所述第二金属版图中的图形形成所述第二金属测试版图；
获取所述第二接触孔版图中的图形，并修改获取的所述第二接触孔版图中的图形排布，以形成所述第二接触孔测试版图；以及，
获取所述第三金属版图中的图形，并修改获取的所述第三金属版图中的图形排布，以形成所述第三金属测试版图。
7.如权利要求6所述的测试结构版图形成方法，其特征在于，所述第一接触孔测试版图与所述第一接触孔版图相同，所述第二金属测试版图与所述第二金属版图相同。
8.一种测试结构，其特征在于，所述测试结构根据权利要求1～5中任一项所述的测试结构版图制备而成，其中，所述测试结构包括：
半导体衬底；
位于所述半导体衬底上的第一金属层，所述第一金属层包括多个第一金属部和多个第二金属部；
多个第一接触结构，多个所述第一接触结构分别对应于多个所述第一金属部和多个所述第二金属部上；
第二金属层，所述第二金属层包括多个第三金属部，多个所述第三金属部分别对应覆盖多个所述第一接触结构；
多个第二接触结构，多个所述第二接触结构分别对应于所述第一金属部上方的多个所述第三金属部上；以及，
第三金属层，所述第三金属层包括多个第四金属部，所述第四金属部覆盖相邻的两个所述第二接触结构。
9.如权利要求8所述的测试结构，其特征在于，所述测试结构还包括：
位于所述半导体衬底上的第一介质层，所述第一介质层中具有多个第一开口和多个第二开口，所述第一金属部填充所述第一开口，所述第二金属部填充所述第二开口；
位于所述第一介质层和所述第一金属层上的第二介质层，所述第二介质层中具有多个第三开口和多个第一接触孔，所述第三开口贯穿部分厚度的所述第二介质层，所述第一接触孔贯穿所述第三开口中的所述第二介质层，所述第二金属层填充所述第一接触孔和所述第三开口，其中，所述第二金属层包括第一部分和第二部分，所述第二金属层的第一部分填充所述第一接触孔以形成所述第一接触结构，所述第二金属层的第二部分填充所述第三开口以形成所述第三金属部，并且一个所述第一金属部对应三个所述第一接触结构，一个所述第二金属部对应一个所述第一接触结构；
位于所述第二介质层和所述第二金属层上的第三介质层，所述第三介质层中具有多个第四开口和多个第二接触孔，所述第三开口贯穿部分厚度的所述第二介质层，所述第二接触孔贯穿所述第四开口中的所述第三介质层，所述第三金属层填充所述第二接触孔和所述第四开口；其中，所述第三金属层包括第一部分和第二部分，所述第三金属层的第一部分填充所述第二接触孔以形成所述第二接触结构，所述第二金属层的第二部分填充所述第四开口以形成所述第四金属部，所述第四金属部覆盖两个分别位于不同的所述第一金属部上的所述第二接触结构。
10.如权利要求9所述的测试结构，其特征在于，所述第一金属部包括一个第一子金属部和两个第二子金属部，一个所述第一子金属部的两端各设置有一个所述第二子金属部，并且所述第一子金属部与所述两个第二子金属部连接为一体；其中，一个所述第一子金属部对应一个所述第一接触结构，所述第一金属部的两个所述第二子金属部各对应一个所述第一接触结构。
11.一种测试结构形成方法，其特征在于，所述测试结构形成方法使用权利要求1～5中任一项所述的测试结构版图，所述测试方法包括：
提供一半导体衬底；
提供第一金属测试版图，并通过所述第一金属测试版图在所述半导体衬底形成第一金属层，所述第一金属层包括多个第一金属部和多个第二金属部；
提供第一接触孔测试版图，并通过所述第一接触孔测试版图形成多个第一接触结构，多个所述第一接触结构分别对应于多个所述第一金属部和多个所述第二金属部上；
提供第二金属测试版图，并通过所述第二金属测试版图形成第二金属层，所述第二金属层包括多个第三金属部，多个所述第三金属部分别对应覆盖多个所述第一接触结构；
提供第二接触孔测试版图，并通过所述第二接触孔测试版图形成多个第二接触结构，多个所述第二接触结构分别对应于位于所述第一金属部上方的多个所述第三金属部上；
提供第三金属测试版图，并通过所述第三金属测试版图形成第三金属层，所述第三金属层包括多个第四金属部，所述第四金属部覆盖相邻的两个所述第二接触结构。
12.如权利要求11所述的测试结构形成方法，其特征在于，形成多个所述第一接触结构、所述第二金属层、多个所述第二接触结构和所述第三金属层的方法包括：
在所述半导体衬底上形成第一介质层，所述第一介质层中具有在厚度方向上贯通的多个第一开口和多个第二开口；
形成第一金属层，所述第一金属层中的所述第一金属部填充所述第一开口，所述第一金属层中的第二金属部填充所述第二开口；
在所述第一介质层和所述第一金属层上形成第二介质层，所述第二介质层中具有多个第三开口和多个第一接触孔，所述第三开口贯穿部分厚度的所述第二介质层，所述第一接触孔贯穿所述第三开口中的所述第二介质层，并且多个所述第一接触孔分别对应多个所述第一金属部和多个所述第二金属部；
形成第二金属层，所述第二金属层包括第一部分和第二部分，所述第二金属层的第一部分填充所述第一接触孔以形成所述第一接触结构，所述第二金属层的第二部分填充所述第三开口以形成所述第三金属部；
在所述第二介质层和所述第二金属层上形成第三介质层，所述第三介质层中具有多个第四开口和多个第二接触孔，所述第三开口贯穿部分厚度的所述第二介质层，所述第二接触孔贯穿所述第四开口中的所述第三介质层，并且一个所述第四开口中的所述第二介质层中具有两个所述第二接触孔，所述第二接触孔分别对应位于所述第一金属部上的所述第三金属部；
形成第三金属层，所述第三金属层包括第一部分和第二部分，所述第三金属层的第一部分填充所述第二接触孔以形成第二接触结构，所述第三金属层的第二部分填充所述第四开口以形成所述第四金属部；
其中，所述第一金属部包括一个第一子金属部和两个第二子金属部，一个所述第一子金属部的两端各设置有一个所述第二子金属部，并且所述第一子金属部与所述两个第二子金属部连接为一体。
13.如权利要求12所述的测试结构形成方法，其特征在于，一个所述第一金属部对应三个所述第一接触结构，一个所述第二金属部对应一个所述第一接触结构；其中，一个所述第一子金属部对应一个所述第一接触结构，所述第一金属部的两个所述第二子金属部各对应一个所述第一接触结构，并且一个所述第二接触结构对应位于所述第二子金属部上的所述第三金属部，所述第四金属部覆盖两个分别位于不同的所述第一金属部上的所述第二接触结构。
14.一种测试方法，用于测试SRAM器件，其特征在于，包括：
提供如权利要求8～10中任一项所述的测试结构；
测量所述第一金属层与所述第三金属层之间的电流值；
将所述电流值与一阈值进行比较，并根据比较结果确定所述第一接触结构是否存在缺陷。
15.如权利要求14所述的测试方法，其特征在于，将所述电流值与一阈值进行比较，并根据比较结果确定所述第一接触结构是否存在缺陷的方法包括：
若所述电流值大于所述阈值，则判定为所述第一接触结构合格；
若所述电流值小于或者等于所述阈值，则判定为所述第一接触结构存在缺陷；其中，所述阈值为0～0.5。
16.如权利要求15所述的测试方法，其特征在于，所述测试方法还包括：当判定为所述第一接触结构存在缺陷时，调整所述第二金属层的尺寸，以得到合格的所述第二金属层的工艺窗口。
CN202011192438.6A 2020-10-30 2020-10-30 测试结构、测试结构版图及其形成方法和测试方法 Active CN112310071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011192438.6A CN112310071B (zh) 2020-10-30 2020-10-30 测试结构、测试结构版图及其形成方法和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011192438.6A CN112310071B (zh) 2020-10-30 2020-10-30 测试结构、测试结构版图及其形成方法和测试方法

Publications (2)

Publication Number Publication Date
CN112310071A CN112310071A (zh) 2021-02-02
CN112310071B true CN112310071B (zh) 2024-04-05

Family

ID=74332915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011192438.6A Active CN112310071B (zh) 2020-10-30 2020-10-30 测试结构、测试结构版图及其形成方法和测试方法

Country Status (1)

Country Link
CN (1) CN112310071B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881660A (zh) * 2011-07-11 2013-01-16 富士通半导体股份有限公司 半导体器件及测试方法
CN206148425U (zh) * 2016-11-03 2017-05-03 中芯国际集成电路制造(北京)有限公司 后段工艺可靠性测试结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258258A (ja) * 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881660A (zh) * 2011-07-11 2013-01-16 富士通半导体股份有限公司 半导体器件及测试方法
CN206148425U (zh) * 2016-11-03 2017-05-03 中芯国际集成电路制造(北京)有限公司 后段工艺可靠性测试结构

Also Published As

Publication number Publication date
CN112310071A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
JP3621354B2 (ja) 半導体集積回路の配線方法及び構造
US6185706B1 (en) Performance monitoring circuitry for integrated circuits
JP2004006857A (ja) 集積回路チップ及びそれの製造方法
JPH01216278A (ja) 電子的ミクロ構造体におけるランダム欠陥の試験方法
US6614049B1 (en) System LSI chip having a logic part and a memory part
JPS582453B2 (ja) ダイキボハンドウタイシユウセキカイロソウチ
JP2000021939A (ja) 突起電極付半導体チップおよびその検査方法
US7452733B2 (en) Method of increasing reliability of packaged semiconductor integrated circuit dice
CN113515007B (zh) 掩膜版及掩膜版质量测试方法
CN112310071B (zh) 测试结构、测试结构版图及其形成方法和测试方法
US7103869B2 (en) Method of verifying IC mask sets
KR100441324B1 (ko) 반도체 기판내의 전자 회로 구조 제조 및 검사 방법
KR100295916B1 (ko) 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법
US7308395B2 (en) Simulation circuit pattern evaluation method, manufacturing method of semiconductor integrated circuit, test substrate, and test substrate group
JP5087928B2 (ja) 半導体装置の歩留まり算出方法及びコンピュータプログラム
US20070257258A1 (en) Semiconductor evaluation device and evaluation method using the same
US20220415724A1 (en) Multiple-level interconnect structure and manufacturing method thereof
US8178368B2 (en) Test chiplets for devices
KR100591132B1 (ko) 반도체 공정 마진 확인용 패턴
JP2006344635A (ja) 評価用半導体装置
US6380557B2 (en) Test chip for evaluating fillers of molding material with dams formed on a semiconductor substrate to define slits for capturing the fillers
KR100906498B1 (ko) 복합 반도체 장치
US20110049513A1 (en) Semiconductor device having multilayer wiring structure and method of fabricating the same
KR19980068791A (ko) 반도체소자 제조방법
CN117750763A (zh) 闪存存储器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant