CN112309916B - 芯片拼接基版调平方法 - Google Patents

芯片拼接基版调平方法 Download PDF

Info

Publication number
CN112309916B
CN112309916B CN202011177561.0A CN202011177561A CN112309916B CN 112309916 B CN112309916 B CN 112309916B CN 202011177561 A CN202011177561 A CN 202011177561A CN 112309916 B CN112309916 B CN 112309916B
Authority
CN
China
Prior art keywords
leveling
chip
splicing
base plate
spliced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011177561.0A
Other languages
English (en)
Other versions
CN112309916A (zh
Inventor
高慧莹
党景涛
许向阳
王河
刘路宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Semiconductor Equipment Institute
Original Assignee
Beijing Semiconductor Equipment Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Semiconductor Equipment Institute filed Critical Beijing Semiconductor Equipment Institute
Priority to CN202011177561.0A priority Critical patent/CN112309916B/zh
Publication of CN112309916A publication Critical patent/CN112309916A/zh
Application granted granted Critical
Publication of CN112309916B publication Critical patent/CN112309916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Foundations (AREA)

Abstract

本申请涉及半导体技术领域,尤其是涉及一种芯片拼接平台及芯片拼接基版调平方法,芯片拼接平台包括:拼接基版,形成有拼接面,用于承托芯片;调平组件,与拼接基版连接,且调平组件具有可伸缩结构,调平组件用于支撑拼接基版并调整拼接面的平面度。本申请提供的芯片拼接平台通过调节调平组件,使得拼接基版的拼接面的平面度可调,使拼接面最大程度接近水平,确保拼接完成后的芯片的平整度,提高拼接效率且提高了芯片成品率。

Description

芯片拼接基版调平方法
技术领域
本申请涉及半导体技术领域,尤其是涉及一种芯片拼接平台及芯片拼接基版调平方法。
背景技术
目前,芯片拼接对拼接完成后的芯片表面平整度有十分严格的要求,因此就对芯片拼接前拼接基版安装的平面度有十分高的要求,拼接前需要对基版进行高精度调平,现有拼接设备往往基版直接放置在承版台上,这样就对承版台自身平面度有很高的要求,大尺寸承版台平面度加工很难保证,因此这种方式在一定程度上影响了芯片拼接的表面平整度,且这种影响难以消除。
发明内容
本申请的目的在于提供一种芯片拼接平台及芯片拼接基版调平方法,以在一定程度上解决现有技术中存在的承版台容易影响芯片拼接表面平整度的技术问题。
本申请提供了一种芯片拼接平台,包括:
拼接基版,形成有拼接面,用于承托芯片;
调平组件,与所述拼接基版连接,且所述调平组件具有可伸缩结构,所述调平组件用于支撑所述拼接基版并调整所述拼接面的平面度。
在上述技术方案中,进一步地,所述调平组件包括多个间隔设置的调平单元,每一个所述调平单元均具有可伸缩结构,用于驱动所述拼接基版上升或下降。
在上述任一技术方案中,进一步地,所述调平单元包括:
支撑座,设置有升降装置;
自适应找平模块,与所述升降装置转动连接。
在上述任一技术方案中,进一步地,所述自适应找平模块形成有第一连接部;所述拼接基版形成有能够与所述第一连接部适配连接的第二连接部;
所述第二连接部的数量大于或等于所述调平单元的数量。
在上述任一技术方案中,进一步地,所述升降装置包括:
本体,设置于所述支撑座;
连接构件,与所述本体滑动连接;所述连接构件形成有容纳腔;
所述自适应找平模块具有平板结构,且所述平板结构的一侧设置有转动连接件;所述转动连接件被限位于所述容纳腔内并能够相对所述容纳腔万向转动。
在上述任一技术方案中,进一步地,所述芯片拼接平台还包括基准底座,所述基准底座形成有多个安装孔,所述支撑座的远离所述升降装置的一端形成有固定部,所述固定部与所述安装孔通过紧固件相连接。
在上述任一技术方案中,进一步地,所述芯片拼接平台还包括:
测量仪,所述拼接基版的拼接面设置有多个测量点,所述测量仪能够测量多个所述测量点的高度;
控制系统,所述测量仪与所述控制系统电连接,且所述控制系统设置有显示屏。
在上述任一技术方案中,进一步地,所述本体设置有驱动装置,所述驱动装置的驱动端与所述连接构件相连接;
所述驱动装置与所述控制系统电连接。
在上述任一技术方案中,进一步地,所述支撑座具有柱状结构,且所述柱状结构形成有镂空部。
本申请还提供了一种芯片拼接基版调平方法,包括上述任一技术方案所述的芯片拼接平台,因而,具有该芯片拼接平台的全部有益技术效果,在此,不再赘述,本芯片拼接基版调平方法具体执行以下步骤:
S100、S100、调节调平组件在第一方向上回零;
S200、移动、安装所述调平组件并安装拼接基版;
S300、启动测量仪,测量所述拼接基版的各测量点的高度;
S400、采集、计算所述测量仪的测量数据;
S500、根据S400的数据结果调节所述调平组件;
S600、重复步骤S300、S400,判断再次测量的数据结果是否达标,达标则调平结束,不达标则重复步骤S300、S400、S500。
与现有技术相比,本申请的有益效果为:
本申请提供的芯片拼接平台包括拼接基版以及调平组件,其中,拼接基版形成有拼接面,用于承托芯片,芯片在拼接面完成拼接,调平组件与拼接基版相连接,调平组件能够支撑拼接基版,调平组件的部分具有可伸缩结构,通过调节调平组件的可伸缩结构的伸缩程度能够调节调平组件的高度,调平组件对拼接基版有多个作用点,通过调节多个作用点的其中一个或多个作用点的高度,能够调节拼接基版的与作用点对应的位置的高度,从而能够调节拼接基版的水平程度,进而调节拼接面的平面度。
此外,拼接基版可以但不限于为碳化硅板,还可以为其他自身具有较好的平面度的材质,进一步加强芯片的拼接效果,同时也能够降低调平组件的调节难度。
可见,本申请提供的芯片拼接平台通过调节调平组件,使得拼接基版的拼接面的平面度可调,使拼接面最大程度接近水平,确保拼接完成后的芯片的平整度,提高拼接效率且提高了芯片成品率。
本申请提供的芯片拼接基版调平方法,包括上述所述的芯片拼接平台,并执行以下步骤:通过执行本芯片拼接基版调平方法相应的步骤完成对芯片拼接平台的调节,能够系统地实现拼接基版的平面度的调节,调节精度高,确保芯片的拼接质量。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的芯片拼接平台的结构示意图;
图2为本申请实施例提供的芯片拼接平台的部分结构示意图;
图3为本申请实施例提供的芯片拼接基版调平方法的流程图。
附图标记:1-拼接基版,2-调平单元,201-支撑座,2011-固定部,2012-镂空部,202-升降装置,2021-本体,2022-连接构件,203-自适应找平模块,2031-第一连接部,3-基准底座,301-安装孔,4-测量仪,5-控制系统,6-显示屏。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。
通常在此处附图中描述和显示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。
基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
下面参照图1至图3描述根据本申请一些实施例所述的芯片拼接平台及芯片拼接基版调平方法。
实施例一
参见图1和图2所示,本申请的实施例提供了一种芯片拼接平台,包括:
拼接基版1,形成有拼接面,用于承托芯片;
调平组件,与拼接基版1连接,且调平组件具有可伸缩结构,调平组件用于支撑拼接基版1并调整拼接面的平面度。
本申请提供的芯片拼接平台包括拼接基版1以及调平组件,其中,拼接基版1形成有拼接面,用于承托芯片,芯片在拼接面完成拼接,调平组件与拼接基版1相连接,调平组件能够支撑拼接基版1,调平组件的部分具有可伸缩结构,通过调节调平组件的可伸缩结构的伸缩程度能够调节调平组件的高度,调平组件对拼接基版1有多个作用点,通过调节多个作用点的其中一个或多个作用点的高度,能够调节拼接基版1的与作用点对应的位置的高度,从而能够调节拼接基版1的水平程度,进而调节拼接面的平面度。
此外,拼接基版1可以但不限于为碳化硅板,还可以为其他自身具有较好的平面度的材质,进一步加强芯片的拼接效果,同时也能够降低调平组件的调节难度。
可见,本申请提供的芯片拼接平台通过调节调平组件,使得拼接基版1的拼接面的平面度可调,使拼接面最大程度接近水平,确保拼接完成后的芯片的平整度,提高拼接效率且提高了芯片成品率。
在本申请的一个实施例中,优选地,如图1和图2所示,调平组件包括多个间隔设置的调平单元2,每一个调平单元2均具有可伸缩结构,用于驱动拼接基版1上升或下降。
优选地,调平单元2包括:
支撑座201,设置有升降装置202;
自适应找平模块203,与升降装置202转动连接;自适应找平模块203形成有第一连接部2031。
优选地,拼接基版1形成有第二连接部,第二连接部能够与第一连接部2031适配连接;
第二连接部的数量大于或等于调平单元2的数量。
在该实施例中,调平单元2的数量至少为三个,基于三点确定一个平面的原理,当调平单元2的数量为三个时,能够稳固地支撑拼接基版1,较佳地,调平单元2的数量为四个,拼接基版1的形状为矩形,四个调平单元2的靠近拼接基版1的四个顶角处设置,当然,调平单元2的数量还可以为更多个,优选为偶数个,若干个调平单元2按照一定的阵列规律排布并承托拼接基版1,加强对拼接基版1支撑的稳定性。
支撑座201为固定底座,设置有升降装置202,自适应找平模块203与升降装置202的驱动端转动连接,升降装置202的驱动端能够相对升降装置202的如下所述的本体2021部分地伸出或回缩,以驱动自适应找平模块203上升或下降,自适应找平模块203的一侧表面,具体为如图2中所示状态的上表面形成第一连接部2031,具体第一连接部2031可以为螺纹孔,第二连接部为形成与拼接基版1的通孔,通过螺栓、螺钉等形式的紧固件穿过通孔并与螺纹孔螺纹连接,即可将拼接基版1与自适应找平模块203连接,确保拼接基版1与调平单元2之间的稳定性,避免在升降装置202驱动拼接基版1升降过程中拼接基版1意外滑落,需要说明的是,第二连接部的数量不少于第一连接部2031的数量即拼接单元的数量,使得每一个第一连接部2031均有与之对应的第二连接部,任意一组第一连接部2031与第二连接部的连接方式均与上述连接方式相同,需要说明的是,由于自适应找平模块203与升降装置202的驱动端是转动连接的,在驱动装置的驱动端驱动拼接基版1上升或下降的过程中,实际上为驱动拼接基版1的某一个第二连接部上升或下降的过程中,自适应找平模块203能够受力相对升降装置202进行偏转,调整角度,避免两者之间刚性连接导致拼接基版1变形甚至破裂。
在本申请的一个实施例中,优选地,如图2所示,升降装置202包括:
本体2021,设置于如上所述的支撑座201;
连接构件2022,与本体2021滑动连接;连接构件2022形成有容纳腔;
自适应找平模块203具有平板结构,且平板结构的一侧设置有转动连接件;转动连接件被限位于容纳腔内并相对容纳腔能够万向转动。
在该实施例中,本体2021与支撑座201之间可以通过焊接、螺纹连接等连接方式使两者相对固定,本体2021设置有滑轨(或滑块),连接构件2022设置有与本体2021适配的滑块(或滑轨),使得连接构件2022能够相对本体2021滑动,即连接构件2022能够相对本体2021上升或下降,连接构件2022形成有容纳腔,自适应找平模块203具有平板结构,使得自适应找平模块203的面对拼接基版1的一侧表面为平面,最大程度上确保自适应找平模块203与拼接基版1的接触面积,自适应找平模块203的背离拼接基版1的一侧表面设置有转动连接件,转动连接件可以为但不限于为关节轴承,具有球形结构,且转动连接件的球形结构被限位于连接构件2022的容纳腔内,当连接构件2022连同自适应找平模块203上升或下降的过程中,转动连接件能够以自身中心(球心)为枢转中心进行万向转动,根据升降情况、受力情况发生转动,自动匹配、调整自适应找平模块203的角度,避免损伤拼接基版1。
在本申请的一个实施例中,优选地,如图1所示,芯片拼接平台还包括基准底座3,基准底座3形成有多个安装孔301,支撑座201的远离升降装置202的一端形成有固定部2011,固定部2011与安装孔301通过紧固件相连接。
在该实施例中,基准底座3的表面按照一定的规律按阵列均匀排布有若干个安装孔301,安装孔301具体位置螺纹孔,固定部2011形成有至少一个穿孔,通过螺钉等紧固件穿设穿孔与安装孔301螺纹连接,即可将固定部2011与基准底座3固定,较佳地,固定部2011的穿孔的数量优选为四个,且任意相邻的两个穿孔之间的距离和任意两个安装孔301之间的距离相等,使得每一个穿孔均能够有与之对应的安装孔301,也就是说,四个穿孔能够与其中四个安装孔301对应、贯穿,使得螺钉等紧固件能够将两者连接,这样的设置,能够选择相应的安装孔301来限定、调整支撑座201的安装位置,依次实现固定单元在第一方向、第二方向的位置(拟定按照图1中所示状态下的左右水平方向为第一方向,前后水平方向为第二方向,驱动装置的驱动方向即竖直升降的方向为第三方向),这样设置的目的能够实现调节多个调节单元的分布情况,能够使得调平组件能够匹配不同形状、尺寸的拼接基版1,同时,还能够调节多个调平单元2的分布的间隔,使得拼接基版1能够较均匀地受力,降低拼接基版1的损伤概率。
在本申请的一个实施例中,优选地,如图1所示,芯片拼接平台还包括:
测量仪4,拼接基版1的拼接面设置有多个测量点,测量仪4能够测量多个测量点的高度;
控制系统5,测量仪4与控制系统5电连接,且控制系统5设置有显示屏6。
优选地,本体2021设置有驱动装置,驱动装置的驱动端与连接构件2022相连接;
驱动装置与控制系统5电连接。
在该实施例中,测量仪4具体可以为激光测量仪,通过沿第一方向移动测量仪4,使得测量仪4的扫描区域能够覆盖整个拼接基版1的表面积,测量仪4设定有检测距离的预定值,可视为标准值,在测量仪4的扫描测量过程中,通过识别各个测量点的位置信号即测量点的高度数值并将识别测量到的测量值回传至控制系统5,控制系统5将测量值与标准值进行比对,判断测量值是否在误差允许范围内,本实施例中,误差值为±2μm,若误差值超出允许范围,则控制系统5启动驱动装置,驱动装置可以但不限于为电机,电机的输出轴驱动连接构件2022以及自适应找平模块203上升或下降一个误差值,重复进行上述步骤,直至所有测量点均无限接近预定值,误差值达标,说明拼接基版1的平面度达到要求。
需要说明的是,控制系统5可以为现有技术中常见的工控机,配置有显示屏6,测量仪4回传的数据以及控制系统5分析后的结果数据均可现实在显示屏6,操作人员直观可视,便于查阅。
在本申请的一个实施例中,优选地,如图2所示,支撑座201具有柱状结构,且柱状结构形成有镂空部2012。
在该实施例中,支撑座201具有柱状结构,镂空部2012可以为形成与柱状结构的内部的镂空通道或者形成与柱状结构的表面的镂空槽,一方面能够减轻支撑座201的重量,从而减轻调平单元2的整体重量,便于在第一方向、第二方向调整调平单元2的位置,另一方面需要对驱动装置进行通电,镂空部2012可用来排线、走线,每一个调平单元2均配置有驱动装置,有专门的通道进行排线能够避免各驱动装置的布线相互缠绕,不仅影响美观,还影响调平操作的流畅性。
实施例二
参见图3所示,本申请的实施例二还提供一种芯片拼接基版调平方法,适用上述实施例一所述的芯片拼接平台,因而,具有该芯片拼接平台的全部有益技术效果,相同的技术特征及有益效果不再赘述。
本实施例提供的芯片拼接基版调平方法具体执行以下步骤:
S100、调节调平组件在第一方向上回零;
具体地,根据拼接基版的尺寸选择适当数量的调平单元,将调节组件的各个调平单元的驱动装置的驱动端恢复至初始位置,使得自适应找平模块处于初始状态,使得调平组件在竖直方向上的升降量为零。
S200、移动、安装调平组件并安装拼接基版;
在基准底座选定多个安装位置,移动多个调平单元,使每一个调平单元被安置于对应的一个安装位置,将多个调平单元分别与基准底座连接;将第二连接部与第一连接部连接,将拼接基版与各个调平单元连接。
S300、启动测量仪,测量拼接基版的各测量点的高度;
启动测量仪,使测量仪沿第一方向移动,横扫拼接基版的表面,在扫描过程中测量拼接基版的表面的各个测量点的高度。
S400、采集、计算测量仪的测量数据;
测量仪将测量数据回传至控制系统,控制系统分析比对测量数据与预定好的标准值之间的差值即误差,判断误差是否在允许范围内,若误差可忽略不计,则调平结束,可进行后续芯片拼接操作。
S500、根据S400的数据结果调节调平组件;
若测量数据与标准值之间的误差超过允许范围,控制系统相对应的不达标位置的调平单元的驱动装置发送启动指令,驱动装置驱动自适应找平模块带动拼接基版的局部上升或下降一个误差值,以对拼接基版进行调平。
S600、重复步骤S300、S400,判断再次测量的数据结果是否达标,达标则调平结束,不达标则重复步骤S300、S400、S500。
对各个测量点均进行上述操作,通过数个测量点的高度数值判定拼接基版的平面度,使得所有测量点的高度数值均与标准值拟合或无限接近(进入误差允许范围内)。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (9)

1.一种芯片拼接基版调平方法,其特征在于,用于芯片拼接平台,所述芯片拼接平台包括:拼接基版,形成有拼接面,用于承托芯片;调平组件,与所述拼接基版连接,且所述调平组件具有可伸缩结构,所述调平组件用于支撑所述拼接基版并调整所述拼接面的平面度,所述调平组件包括多个间隔设置的调平单元;所述拼接平台还包括测量仪和控制系统;
所述芯片拼接基版调平方法执行以下步骤:
S100、调节所述调平组件在第一方向上回零;
S200、移动、安装所述调平组件并安装所述拼接基版;
S300、启动测量仪,测量所述拼接基版的各测量点的高度;
S400、采集、计算所述测量仪的测量数据;
所述测量仪将测量数据回传至所述控制系统,所述控制系统分析比对测量数据与预定好的标准值之间的差值即误差,判断误差是否在允许范围内,若误差可忽略不计,则调平结束,可进行后续芯片拼接操作;
S500、根据S400的数据结果调节所述调平组件;
若测量数据与标准值之间的误差超过允许范围,所述控制系统向对应的不达标位置的所述调平单元的驱动装置发送启动指令,驱动装置驱动所述拼接基版的局部上升或下降一个误差值,以对所述拼接基版进行调平;
S600、重复步骤S300、S400,判断再次测量的数据结果是否达标,达标则调平结束,不达标则重复步骤S300、S400、S500;
对各个所述测量点均进行上述操作,通过数个所述测量点的高度数值判定所述拼接基版的平面度,使得所有所述测量点的高度数值均与标准值拟合或无限接近。
2.根据权利要求1所述的芯片拼接基版调平方法,其特征在于,每一个所述调平单元均具有可伸缩结构,用于驱动所述拼接基版上升或下降。
3.根据权利要求2所述的芯片拼接基版调平方法,其特征在于,所述调平单元包括:
支撑座,设置有升降装置;
自适应找平模块,与所述升降装置转动连接。
4.根据权利要求3所述的芯片拼接基版调平方法,其特征在于,所述自适应找平模块形成有第一连接部;所述拼接基版形成有能够与所述第一连接部适配连接的第二连接部;
所述第二连接部的数量大于或等于所述调平单元的数量。
5.根据权利要求3所述的芯片拼接基版调平方法,其特征在于,所述升降装置包括:
本体,设置于所述支撑座;
连接构件,与所述本体滑动连接;所述连接构件形成有容纳腔;
所述自适应找平模块具有平板结构,且所述平板结构的一侧设置有转动连接件;所述转动连接件被限位于所述容纳腔内并能够相对所述容纳腔万向转动。
6.根据权利要求5所述的芯片拼接基版调平方法,其特征在于,所述芯片拼接平台还包括基准底座,所述基准底座形成有多个安装孔,所述支撑座的远离所述升降装置的一端形成有固定部,所述固定部与所述安装孔通过紧固件相连接。
7.根据权利要求5所述的芯片拼接基版调平方法,其特征在于,所述芯片拼接平台还包括:
所述拼接基版的拼接面设置有多个测量点,所述测量仪能够测量多个所述测量点的高度;
所述测量仪与所述控制系统电连接,且所述控制系统设置有显示屏。
8.根据权利要求7所述的芯片拼接基版调平方法,其特征在于,所述本体设置有驱动装置,所述驱动装置的驱动端与所述连接构件相连接;
所述驱动装置与所述控制系统电连接。
9.根据权利要求3所述的芯片拼接基版调平方法,其特征在于,所述支撑座具有柱状结构,且所述柱状结构形成有镂空部。
CN202011177561.0A 2020-10-28 2020-10-28 芯片拼接基版调平方法 Active CN112309916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011177561.0A CN112309916B (zh) 2020-10-28 2020-10-28 芯片拼接基版调平方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011177561.0A CN112309916B (zh) 2020-10-28 2020-10-28 芯片拼接基版调平方法

Publications (2)

Publication Number Publication Date
CN112309916A CN112309916A (zh) 2021-02-02
CN112309916B true CN112309916B (zh) 2024-01-26

Family

ID=74330576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011177561.0A Active CN112309916B (zh) 2020-10-28 2020-10-28 芯片拼接基版调平方法

Country Status (1)

Country Link
CN (1) CN112309916B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114670161B (zh) * 2022-05-27 2022-09-02 四川通安航天科技有限公司 一种模块化通用平台及快速搭建方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070037006A (ko) * 2005-09-30 2007-04-04 삼성전자주식회사 서셉터 수평조절장치
TW200725763A (en) * 2005-12-22 2007-07-01 Ind Tech Res Inst Self-adaptive adjustment device and chip/wafer bonding apparatus utilizing the same
CN101084572A (zh) * 2004-10-21 2007-12-05 卓越自动系统有限公司 切割和除粘一阵列芯片封装组件
CN103411681A (zh) * 2013-07-30 2013-11-27 中国科学院上海技术物理研究所 多模块面阵红外探测器三维拼接结构及实现方法
CN104626582A (zh) * 2015-01-21 2015-05-20 深圳长朗三维科技有限公司 一种大尺寸熔融沉积3d打印机调平装置及其调平方法
CN209140085U (zh) * 2018-08-29 2019-07-23 大族激光科技产业集团股份有限公司 一种真空吸附调平装置
CN110890301A (zh) * 2019-12-19 2020-03-17 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 带有自调平及锁定功能的芯片基板大压力倒装键合调平台
CN111710749A (zh) * 2020-04-23 2020-09-25 中国科学院上海技术物理研究所 基于多基板二次拼接的长线列探测器拼接结构及实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837295B2 (en) * 2010-04-15 2017-12-05 Suss Microtec Lithography Gmbh Apparatus and method for semiconductor wafer leveling, force balancing and contact sensing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084572A (zh) * 2004-10-21 2007-12-05 卓越自动系统有限公司 切割和除粘一阵列芯片封装组件
KR20070037006A (ko) * 2005-09-30 2007-04-04 삼성전자주식회사 서셉터 수평조절장치
TW200725763A (en) * 2005-12-22 2007-07-01 Ind Tech Res Inst Self-adaptive adjustment device and chip/wafer bonding apparatus utilizing the same
CN103411681A (zh) * 2013-07-30 2013-11-27 中国科学院上海技术物理研究所 多模块面阵红外探测器三维拼接结构及实现方法
CN104626582A (zh) * 2015-01-21 2015-05-20 深圳长朗三维科技有限公司 一种大尺寸熔融沉积3d打印机调平装置及其调平方法
CN209140085U (zh) * 2018-08-29 2019-07-23 大族激光科技产业集团股份有限公司 一种真空吸附调平装置
CN110890301A (zh) * 2019-12-19 2020-03-17 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 带有自调平及锁定功能的芯片基板大压力倒装键合调平台
CN111710749A (zh) * 2020-04-23 2020-09-25 中国科学院上海技术物理研究所 基于多基板二次拼接的长线列探测器拼接结构及实现方法

Also Published As

Publication number Publication date
CN112309916A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
JP3219844B2 (ja) プローブ装置
CN112309916B (zh) 芯片拼接基版调平方法
US6111419A (en) Method of processing a substrate including measuring for planarity and probing the substrate
CN1582395A (zh) 补偿探针卡热导运动的方法和系统
CN210833457U (zh) 一种房地产评估用房屋面积测量装置
CN112540626A (zh) 一种自动化水平调节方法及调节机构
CN112145884B (zh) 光电转台用自动调平系统及自动调平光电转台
KR101089225B1 (ko) 상판 압력 측정 및 보정이 가능한 웨이퍼 프로버 스테이션
CN110102982A (zh) 一种设备基座的画线及安装方法及画线工装
JPH11111787A (ja) ウエハ用検査装置
CN106338383A (zh) 一种光学检测平台及光学检测方法
CN212432970U (zh) To光通信器件的多功能测试系统
CN112490158B (zh) 芯片背装拼接设备及拼接方法
CN115327863A (zh) 吸盘平面度调节装置和吸盘平面度调节装置的控制方法
CN112816186B (zh) 一种测试装置及测试方法
CN212513557U (zh) 用于发光器件的多功能测试装置
CN219916010U (zh) 一种调平机构
CN210835004U (zh) Pcb阻抗值正反面自动测量机构
KR20080013522A (ko) 프로빙 검사장치 및 이를 이용하는 척 수평 조절 방법
CN213748183U (zh) 一种测量设备
CN216966626U (zh) 振镜加工装置及激光加工设备
CN219455041U (zh) 一种测量系统
KR100755546B1 (ko) 곡률 측정 장비
KR100361522B1 (ko) 반도체 웨이퍼 지지용 척의 평탄도 조정장치
US6882899B2 (en) Sensing head positioning system using two-stage offset air bearings

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant