CN112309883A - 基于自对准双重图形的产品良率在线评估系统及评估方法 - Google Patents

基于自对准双重图形的产品良率在线评估系统及评估方法 Download PDF

Info

Publication number
CN112309883A
CN112309883A CN202011094785.5A CN202011094785A CN112309883A CN 112309883 A CN112309883 A CN 112309883A CN 202011094785 A CN202011094785 A CN 202011094785A CN 112309883 A CN112309883 A CN 112309883A
Authority
CN
China
Prior art keywords
shot
wafer
yield
limit
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011094785.5A
Other languages
English (en)
Other versions
CN112309883B (zh
Inventor
孙天拓
任佳
高杏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202011094785.5A priority Critical patent/CN112309883B/zh
Publication of CN112309883A publication Critical patent/CN112309883A/zh
Application granted granted Critical
Publication of CN112309883B publication Critical patent/CN112309883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种基于自对准双重图形的产品良率在线评估方法，包括：自对准双重图形刻蚀完成后，从晶圆的每个shot的相同位置的芯片的阵列区的最边缘的区域中选定相邻N条线路和/或相邻N条间隙，测量被选中的线路和/或间隙的关键尺寸；将每个shot中被测量的线路和间隙分别分成M组，每组线路中的两条线路及每组间隙中的两条间隙均相邻；计算每个shot中各组线路的相邻线路关键尺寸差值及各组间隙的相邻间隙关键尺寸差值；将每个shot的相邻线路关键尺寸差值和相邻间隙关键尺寸差值分别与规格限、控制限对比；统计得到晶圆的线路规格限良率/控制限良率、间隙规格限良率/控制限良率。本发明通过在线量测SADP关键尺寸并统计分析提前评估产品的最终良率。

Description

基于自对准双重图形的产品良率在线评估系统及评估方法
技术领域
本发明属于微电子及半导体集成电路领域，具体涉及一种基于自对准双重图形的产品良率在线评估系统及评估方法。
背景技术
在半导体集成电路制造工艺中，对20nm以下小尺寸NAND Flash器件中编程失效单元(Program Fail Cell)的位置分布进行分析后，发现多数失效单元位于靠近空旷区域(Block)的边缘(edge)，如图1所示。
存储器类的芯片(Chip)内部划分为阵列区(Array)和外围电路区(Peripheral)两个区域，其中阵列区用于排布存储单元(Cell)，外围电路区用于排布输入输出等用于控制、处理的逻辑器件。阵列区可以划分为若干Plane，每个Plane划分为多个区域(Block)，每个区域(Block)中包含所需的字线(word line)。
在20nm以下小尺寸NAND Flash的制造过程中，存储单元(Cell)通常采用SADP(self-aligned double patterning，自对准双重成像)技术，即通过一次光刻完成后相继使用非光刻技术步骤(薄膜沉积、刻蚀等)进而实现对光刻图形的间隙倍增，最后再使用另外一次光刻和刻蚀将多余的图形去除。
由于阵列区的中心区域(Center Block)周边图形非常密集，因此中心区域的相邻两条SADP硬掩模接受的刻蚀量非常接近，如图2所示。但是，阵列区的边缘区域(EdgeBlock)靠近空旷区域，存在横向的刻蚀气流分量，造成相邻两条SADP硬掩模中面向空旷区域的一条SADP硬掩模会接受到更多的刻蚀，而背对空旷区域的另一条SADP硬掩膜则会接受到更少的刻蚀，如图3所示，这部分的差异最终会传递到相邻两条位线或字线的线路/间隙(Line/Space)的关键尺寸(CD)上，造成存储单元的编程失效问题。因此，根据晶圆内部的自对准双重图形的关键尺寸对最终产品良率进行评估是可行的。
但是基于晶圆内部的自对准双重图形的关键尺寸的均值-极差进行规格限/控制限判异的传统在线SPC分析手段通常都是在芯片完成后的测试中进行的，因此难以提前捕获到良率问题，主要包括如下两种情况：
情况1，虽然两条线路(Line)的关键尺寸均在规格限/控制限内，但是两条线路的关键尺寸之间的差值较大，造成同一条位线或字线上的存储单元的沟道尺寸存在差异，进而导致阈值电压分布(Vt distribution)过宽、窗口范围(window margin)过小；
情况2，虽然两条间隙(Space)的关键尺寸均在规格限/控制限内，但是两条间隙的关键尺寸之间的差值较大，造成存储单元的空气间隔(Air Gap)等绝缘结构存在差异，进而导致电容耦合干扰(Capacitive Coupling Interference)增大、存储单元之间干扰增大。
所以，当前亟需一种根据晶圆内部的关键尺寸提前对最终产品良率进行评估的方法及系统。
发明内容
本发明要解决的技术问题是提供一种基于自对准双重图形的产品良率在线评估系统及评估方法，可以根据晶圆内部的关键尺寸提前评估NAND Flash等产品的最终良率。
为解决上述技术问题，本发明提供的基于自对准双重图形的产品良率在线评估方法，包括如下按步骤：
步骤S1，自对准双重图形刻蚀完成后，从晶圆的每个shot中选择相同位置的芯片，并在所述芯片的阵列区的最边缘的区域中选定相邻N条线路和/或相邻N条间隙，其中N＝2M且M为自然数；
步骤S2，测量每个shot中被选中的N条线路的关键尺寸、被选中的N条间隙的关键尺寸；
步骤S3，将每个shot中被测量的所述线路、被测量的所述间隙分别分成M组，每组线路中的两条线路相邻且每组间隙中的两条间隙相邻；
步骤S4，计算每个shot中各组线路的相邻线路关键尺寸差值DiffLine、各组间隙的相邻间隙关键尺寸差值DiffSpace；
步骤S5，将每个shot的M个相邻线路关键尺寸差值DiffLine分别与第一规格限、第一控制限进行对比，如果某个shot的第i个相邻线路关键尺寸差值DiffLine≤第一规格限，那么该shot的第i组线路的线路规格限标识为1，否则该shot的第i组线路的线路规格限标识为0；如果某个shot的第i个相邻线路关键尺寸差值DiffLine≤第一控制限，那么该shot的第i组线路的线路控制限标识为1，否则该shot的第i组线路的线路控制限标识为0；
将每个shot的M个相邻间隙关键尺寸差值DiffSpace分别与第二规格限、第二控制限进行对比，如果某个shot的第i个相邻间隙关键尺寸差值DiffSpace≤第二规格限，那么该shot的第i组间隙的间隙规格限标识为1，否则该shot的第i组间隙的间隙规格限标识为0；如果某个shot的第i个相邻间隙关键尺寸差值DiffSpace≤第二控制限，那么该shot的第i组间隙的间隙控制限标识为1，否则该shot的第i组间隙的间隙控制限标识为0；其中，i为1到M的自然数；
步骤S6，统计得到所述晶圆的线路规格限良率Yieldslx、线路控制限良率Yieldclx、间隙规格限良率Yieldsly、间隙控制限良率Yieldcly；
步骤S7，根据所述晶圆的线路规格限良率Yieldslx、线路控制限良率Yieldclx、间隙规格限良率Yieldsly、间隙控制限良率Yieldcly提前评估SADP图案的产品良率。
进一步的，在步骤S7中，当所述晶圆的线路规格限良率Yieldslx、线路控制限良率Yieldclx、间隙规格限良率Yieldsly、间隙控制限良率Yieldcly中的至少一个低于良率阈值时，使进行自对准双重图形刻蚀工艺的产线停止并报废低于良率阈值的晶圆。
进一步的，在步骤S6中，根据线路规格限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的线路规格限良率Yieldslx，根据线路控制限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的线路控制限良率Yieldclx，根据间隙规格限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的间隙规格限良率Yieldsly，根据间隙控制限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的间隙控制限良率Yieldcly。
进一步的，在步骤S1中，从每个shot中选择相同位置的两条相邻线路和相同位置的两条相邻间隔。
进一步的，在步骤S4中，计算每个shot中被选的两条相邻线路的关键尺寸的差值DiffLine、被选的两条相邻间隙的关键尺寸的差值DiffSpace；
在步骤S5中，将每个shot的相邻线路关键尺寸差值DiffLine分别与第一规格限、第一控制限进行对比，同时将每个shot的相邻间隙关键尺寸差值DiffSpace分别与第二规格限、第二控制限进行对比；
在步骤S6中，根据线路规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的线路规格限良率Yieldslx；根据线路控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的线路控制限良率Yieldclx；根据间隙规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的间隙规格限良率Yieldsly；根据间隙控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的间隙控制限良率Yieldcly。
进一步的，在步骤S1中，从每个shot中选择相同位置的至少四条相邻线路和相同位置的至少四条相邻间隔。
进一步的，在步骤S4中，计算每个shot中各组线路的相邻线路关键尺寸差值DiffLine、各组间隙的相邻间隙关键尺寸差值DiffSpace、被测量的所有线路的关键尺寸极差RangeLines、所有相邻间隙关键尺寸差值DiffSpace的最大值MaxDS；
在步骤S5中，将每个shot的所有的相邻线路关键尺寸差值DiffLine分别与第一规格限、第一控制限进行对比，如果某个shot的第i个相邻线路关键尺寸差值DiffLinei≤第一规格限，那么该shot的第i组线路的线路规格限标识为1，否则该shot的第i组线路的线路规格限标识为0；如果某个shot的第i个相邻线路关键尺寸差值DiffLinei≤第一控制限，那么该shot的第i组线路的线路控制限标识为1，否则该shot的第i组线路的线路控制限标识为0；
将每个shot的所有的相邻间隙关键尺寸差值DiffSpace分别与第二规格限、第二控制限进行对比，如果某个shot的第i个相邻间隙关键尺寸差值DiffSpacei≤第二规格限，那么该shot的第i组间隙的间隙规格限标识为1，否则该shot的第i组间隙的间隙规格限标识为0；如果某个shot的第i个相邻间隙关键尺寸差值DiffSpacei≤第二控制限，那么该shot的第i组间隙的间隙控制限标识为1，否则该shot的第i组间隙的间隙控制限标识为0；其中，i为1到M的自然数；
将每个shot中所有相邻间隙关键尺寸差值DiffSpace的最大值MaxDS分别与第三规格限、第三控制限进行对比，如果某个shot中所有相邻间隙关键尺寸差值的最大值MaxDS≤第三规格限，那么该shot的间隙差值最大值规格限标识为1，否则该shot的间隙差值最大值规格限标识为0；如果某个shot中所有相邻间隙关键尺寸差值的最大值MaxDS≤第三控制限，那么该shot的间隙差值最大值控制限标识为1，否则该shot的间隙差值最大值控制限标识为0；
将每个shot中被测量的所有线路的关键尺寸极差RangeLines与第四规格限进行对比，如果某个shot的所有线路的关键尺寸极差RangeLines≤第四规格限，那么该shot的线路极差规格限标识为1，否则该shot的线路极差规格限标识为0；
在步骤S6中，根据所有shot中相同位置的第i组线路的线路规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组线路规格限良率，根据相同位置的第i组线路的线路控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组线路控制限良率，根据相同位置的第i组间隙的间隙规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组间隙规格限良率，根据相同位置的第i组间隙的间隙控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组间隙控制限良率，根据线路极差规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的线路极差规格限良率，根据间隙差值最大值规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的间隙差值最大值规格限良率，根据间隙差值最大值控制限标识为1的shot的数量和所述晶圆内shot的总数量得到所述晶圆的间隙差值最大值控制限良率。
同时，本发明还提供基于自对准双重图形的产品良率在线评估系统，包括：
存储单元，用于保存登记有在线评估算法的算法数据库、登记有与在线评估算法相对应的参数的参数数据库、登记有与在线评估算法相对应的数据采集方式的采样数据库；
输入单元，用于供操作者输入或选择良率在线评估所对应的量测机台、晶圆lot批号以及在线评估算法；
接收单元，用于接收操作者的操作；
数据采集单元，其根据所述接收单元接收到的所述操作者的操作以及所述存储单元中保存的所述采样数据库从自对准双重图形刻蚀完成后的晶圆中的每个shot内相同位置的最边缘的区域获取相邻N条线路和/或相邻N条间隙的关键尺寸；
控制处理单元，其对所述数据采集单元采集的关键尺寸进行处理，得到基于自对准双重图形的良率结果；
输出单元，将所述控制处理单元得到的良率结果输出。
进一步的，所述数据采集单元从所述量测机台实时采集晶圆内每个shot中相同位置的线路和/或间隙的关键尺寸。
进一步的，所述数据采集单元从所述量测机台的数据库中采集晶圆内每个shot中相同位置的线路和/或间隙的关键尺寸。
进一步的，所述输出单元将所述良率结果以报表的形式或良率分布图的形式输出。
进一步的，所述系统还包括：
报警单元，当所述控制处理单元得到的所述良率结果低于设定的良率阈值时，其用于发出报警。
与现有技术相比，本发明克服了在芯片制作完成后再基于自对准双重图形的关键尺寸判断产品良率的缺陷，在自对准双重图形刻蚀完成后通过对SADP关键尺寸的在线量测和统计分析能够对NAND flash等产品的最终良率进行提前评估，从而可以及早地发现工艺中存在的问题并加以修正，以避免出现缺陷的晶圆进入到后续制程中而导致的产品良率的下降和成本的增加。
附图说明
图1为20nm以下NAND Flash器件中编程失效单元的分布示意图；
图2为shot中心区域的相邻两条SADP硬掩模接受的刻蚀量的示意图；
图3为shot边缘区域的相邻两条SADP硬掩模接受的刻蚀量的示意图；
图4为本发明的在线评估方法的流程图；
图5为本发明的在线评估系统的框架图；
图6为采用本发明的在线评估系统及在线评估方法得到的产品良率分布图。
具体实施方式
下面结合附图通过特定的具体实施例说明本发明的实施方式，本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。在以下描述中阐述了具体细节以便于充分理解本发明，但是本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，本领域技术人员在不背离本发明的精神下可以进行各种类似推广和替换。
作为本发明一方面的基于自对准双重图形的产品良率在线评估方法，如图4所示，包括如下按步骤：
步骤S1，自对准双重图形刻蚀完成后，从晶圆的每个shot中选择相同位置的芯片，并在所述芯片的阵列区的最边缘的区域中选定相邻N条线路和/或相邻N条间隙，其中N＝2M且M为自然数；
步骤S2，测量每个shot中被选中的N条线路的关键尺寸、被选中的N条间隙的关键尺寸；
步骤S3，将每个shot中被测量的所述线路、被测量的所述间隙分别分成M组，每组线路中的两条线路相邻且每组间隙中的两条间隙相邻；
步骤S4，计算每个shot中各组线路的相邻线路关键尺寸差值DiffLine、各组间隙的相邻间隙关键尺寸差值DiffSpace；
步骤S5，将每个shot的M个相邻线路关键尺寸差值DiffLine分别与第一规格限、第一控制限进行对比，如果某个shot的第i个相邻线路关键尺寸差值DiffLine≤第一规格限，那么该shot的第i组线路的线路规格限标识为1，否则该shot的第i组线路的线路规格限标识为0；如果某个shot的第i个相邻线路关键尺寸差值DiffLine≤第一控制限，那么该shot的第i组线路的线路控制限标识为1，否则该shot的第i组线路的线路控制限标识为0；
将每个shot的M个相邻间隙关键尺寸差值DiffSpace分别与第二规格限、第二控制限进行对比，如果某个shot的第i个相邻间隙关键尺寸差值DiffSpace≤第二规格限，那么该shot的第i组间隙的间隙规格限标识为1，否则该shot的第i组间隙的间隙规格限标识为0；如果某个shot的第i个相邻间隙关键尺寸差值DiffSpace≤第二控制限，那么该shot的第i组间隙的间隙控制限标识为1，否则该shot的第i组间隙的间隙控制限标识为0；其中，i为1到M的自然数；
步骤S6，统计得到所述晶圆的线路规格限良率Yieldslx、线路控制限良率Yieldclx、间隙规格限良率Yieldsly、间隙控制限良率Yieldcly；
步骤S7，根据所述晶圆的线路规格限良率Yieldslx、线路控制限良率Yieldclx、间隙规格限良率Yieldsly、间隙控制限良率Yieldcly提前评估SADP图案的产品良率。
其中，在步骤S6中，根据线路规格限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的线路规格限良率Yieldslx，根据线路控制限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的线路控制限良率Yieldclx，根据间隙规格限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的间隙规格限良率Yieldsly，根据间隙控制限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的间隙控制限良率Yieldcly。
在步骤S7中，当所述晶圆的线路规格限良率Yieldslx、线路控制限良率Yieldclx、间隙规格限良率Yieldsly、间隙控制限良率Yieldcly中的至少一个低于良率阈值时，使进行自对准双重图形刻蚀工艺的产线停止并报废低于良率阈值的晶圆。
各良率越接近100％则说明产品的自对准双重图形工艺越好，但是只要晶圆内的shot的良率有损失都需要对其进行分析并改善。优选的，可以预设相应的阈值从而对自对准图形刻蚀工艺进行改善提示或者停机预警。例如，当晶圆的某良率小于95％时发出提示，需要对自对准双重图形工艺可能出现的问题进行原因并改善，而当晶圆的某良率小于90％时则需要停机并报废对应的wafer。
本实施例在自对准双重图形刻蚀完成后通过对SADP关键尺寸的在线量测和统计分析能够对NAND flash等产品的最终良率进行提前评估，从而可以及早地发现工艺中存在的问题并加以修正，以避免出现缺陷的晶圆进入到后续制程中而导致的产品良率的下降和成本的增加。
下面分别以测量两条线路和两条间隙的关键尺寸、测量多于两条线路和多于两条间隙的关键尺寸为例对前述在线良率评估方法进行说明。
实施例一
本实施例的在线良率评估方法采用的是快速检测方式，其中：
在步骤S1中，从每个shot中选择相同位置的两条相邻线路和相同位置的两条相邻间隔。
在步骤S4中，计算每个shot中被选的两条相邻线路的关键尺寸的差值DiffLine、被选的两条相邻间隙的关键尺寸的差值DiffSpace；
在步骤S5中，将每个shot的相邻线路关键尺寸差值DiffLine分别与第一规格限、第一控制限进行对比，同时将每个shot的相邻间隙关键尺寸差值DiffSpace分别与第二规格限、第二控制限进行对比；
在步骤S6中，根据线路规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的线路规格限良率Yieldslx；根据线路控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的线路控制限良率Yieldclx；根据间隙规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的间隙规格限良率Yieldsly；根据间隙控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的间隙控制限良率Yieldcly。
本实施例的工艺站点：SADP图案刻蚀完成。
本实施例的测量方式：选定每个Shot中相同位置的Chip的阵列区(Array)的最边缘的区域(Block)中包含的相邻两条线路(line)L1、L2和相邻两条间隙(space)S1、S2，测量每个Shot相同位置的L1、L2、S1、S2的关键尺寸CD。
本实施例的评估过程：
计算每个Shot的L1、L2的关键尺寸之差，记为DiffLine；
计算每个Shot的S1、S2的关键尺寸之差，记为DiffSpace；
如果DiffLine≤slx nm(第一规格限)，则将该Shot的线路规格限标识BinLineslx记为1(Good)，否则为0(NG)；
如果DiffLine≤clx nm(第一控制限)，则将该Shot的线路控制限标识BinLineclx记为1(Good)，否则为0(NG)；
如果DiffSpace≤sly nm(第二规格限)，则将该Shot的间隙规格限标识BinSpacesly记为1(Good)，否则为0(NG)；
如果DiffSpace≤cly nm(第二控制限)，则将该Shot的间隙控制限标识BinSpacecly记为1(Good)，否则为0(NG)；
进而可得到以下良率：
统计BinLineslx＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的线路规格限良率Yieldslx；
统计BinLineclx＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的线路控制限良率Yieldclx；
统计BinSpacesly＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的间隙规格限良率Yieldsly；
统计BinSpacecly＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的间隙控制限良率Yieldcly。
根据对所有shot的边缘区域的两条相邻线路和两条相邻间隙的关键尺寸的统计分析，可以对SADP最终图案的良率进行全面评估。
实施例二
本实施例的在线良率评估方法采用的是精确检测方式，其中：
在步骤S1中，晶从每个shot中选择相同位置的至少四条相邻线路和相同位置的至少四条相邻间隔。
在步骤S4中，计算每个shot中各组线路的相邻线路关键尺寸差值DiffLine、各组间隙的相邻间隙关键尺寸差值DiffSpace、被测量的所有线路的关键尺寸极差RangeLines、所有相邻间隙关键尺寸差值DiffSpace的最大值MaxDS；
在步骤S5中，将每个shot的所有的相邻线路关键尺寸差值DiffLine分别与第一规格限、第一控制限进行对比，如果某个shot的第i个相邻线路关键尺寸差值DiffLinei≤第一规格限，那么该shot的第i组线路的线路规格限标识为1，否则该shot的第i组线路的线路规格限标识为0；如果某个shot的第i个相邻线路关键尺寸差值DiffLinei≤第一控制限，那么该shot的第i组线路的线路控制限标识为1，否则该shot的第i组线路的线路控制限标识为0；
将每个shot的所有的相邻间隙关键尺寸差值DiffSpace分别与第二规格限、第二控制限进行对比，如果某个shot的第i个相邻间隙关键尺寸差值DiffSpacei≤第二规格限，那么该shot的第i组间隙的间隙规格限标识为1，否则该shot的第i组间隙的间隙规格限标识为0；如果某个shot的第i个相邻间隙关键尺寸差值DiffSpacei≤第二控制限，那么该shot的第i组间隙的间隙控制限标识为1，否则该shot的第i组间隙的间隙控制限标识为0；其中，i为1到M的自然数；
将每个shot中所有相邻间隙关键尺寸差值DiffSpace的最大值MaxDS分别与第三规格限、第三控制限进行对比，如果某个shot中所有相邻间隙关键尺寸差值的最大值MaxDS≤第三规格限，那么该shot的间隙差值最大值规格限标识为1，否则该shot的间隙差值最大值规格限标识为0；如果某个shot中所有相邻间隙关键尺寸差值的最大值MaxDS≤第三控制限，那么该shot的间隙差值最大值控制限标识为1，否则该shot的间隙差值最大值控制限标识为0；
将每个shot中被测量的所有线路的关键尺寸极差RangeLines与第四规格限进行对比，如果某个shot的所有线路的关键尺寸极差RangeLines≤第四规格限，那么该shot的线路极差规格限标识为1，否则该shot的线路极差规格限标识为0；
在步骤S6中，根据所有shot中相同位置的第i组线路的线路规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组线路规格限良率，根据相同位置的第i组线路的线路控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组线路控制限良率，根据相同位置的第i组间隙的间隙规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组间隙规格限良率，根据相同位置的第i组间隙的间隙控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组间隙控制限良率，根据线路极差规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的线路极差规格限良率，根据间隙差值最大值规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的间隙差值最大值规格限良率，根据间隙差值最大值控制限标识为1的shot的数量和所述晶圆内shot的总数量得到所述晶圆的间隙差值最大值控制限良率。
下面以从每个shot中选择相同位置的四条相邻线路和相同位置的四条相邻间隔为例进行说明。
本实施例的工艺站点：SADP图案刻蚀完成。
本实施例的测量方式：选定每个Shot中相同位置的Chip的阵列区(Array)的最边缘的区域(Block)中包含的相邻四条线路(line)L1、L2、L3、L4和相邻四条间隙(space)S1、S2、S3、S4，测量每个Shot的L1、L2、L3、L4、S1、S2、S3、S4的关键尺寸CD。
本实施例的评估过程：
计算每个Shot的L1、L2的关键尺寸之差，记为DiffLine1；
计算每个Shot的L3、L4的关键尺寸之差，记为DiffLine2；
计算每个Shot的S1、S2的关键尺寸之差，记为DiffSpace1；
计算每个Shot的S3、S4的关键尺寸之差，记为DiffSpace2；
计算每个Shot的L1、L2、L3、L4的关键尺寸的极差，记为RangeLines；
计算每个Shot的DiffSpace1、DiffSpace2的最大值，记为MaxDS；
如果DiffLine1≤slx nm(第一规格限)，则将该Shot的第一组线路规格限标识BinLine1slx记为1(Good)，否则为0(NG)；
如果DiffLine1≤clx nm(第一控制限)，则将该Shot的第一组线路规格限标识BinLine1clx记为1(Good)，否则为0(NG)；
如果DiffLine2≤slx nm(第一规格限)，则将该Shot的第二组线路规格限标识BinLine2slx记为1(Good)，否则为0(NG)；
如果DiffLine2≤clx nm(第一控制限)，则将该Shot的第二组线路规格限标识BinLine2clx记为1(Good)，否则为0(NG)；
如果DiffSpace1≤sly nm(第二规格限)，则将该Shot的第一组间隙规格限标识BinSpace1sly记为1(Good)，否则为0(NG)；
如果DiffSpace1≤cly nm(第二控制限)，则将该Shot的第一组间隙规格限标识BinSpace1cly记为1(Good)，否则为0(NG)；
如果DiffSpace2≤sly nm(第二规格限)，则将该Shot的第二组间隙规格限标识BinSpace2sly记为1(Good)，否则为0(NG)；
如果DiffSpace2≤cly nm(第二控制限)，则将该Shot的第二组间隙规格限标识BinSpace2cly记为1(Good)，否则为0(NG)；
如果RangeLines≤slz nm(第四规格限)，则将该Shot的线路极差规格限标识BinRLslz记为1(Good)，否则为0(NG)；
如果MaxDS≤slw nm(第三规格限)，则将该Shot的间隙差值最大值规格限标识BinMaxDSslw记为1(Good)，否则为0(NG)；
如果MaxDS≤clw nm(第三控制限)，则将该Shot的间隙差值最大值控制限标识BinMaxDSclw记为1(Good)，否则为0(NG)
进而可得到以下良率：
统计BinLine1slx＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的第一组线路规格限良率Yield1slx；
统计BinLine1clx＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的第一组线路控制限良率Yield1clx；
统计BinLine2slx＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的第二组线路规格限良率Yield2slx；
统计BinLine2clx＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的第二组线路控制限良率Yield2clx；
统计BinSpace1sly＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的第一组间隙规格限良率Yield1sly；
统计BinSpace1cly＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的第一组间隙控制限良率Yield1cly；
统计BinSpace2sly＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的第二组间隙规格限良率Yield2sly；
统计BinSpace2cly＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的第二组间隙控制限良率Yield2cly；
统计BinRLslz＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的线路极差规格限良率Yieldslz；
统计BinMaxDSslw＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的间隙差值最大值规格限良率Yieldslw；
统计BinMaxDSclw＝1的Shot数量占晶圆内Shot总数的百分比，即该晶圆的间隙差值最大值控制限良率Yieldclw。
根据对所有shot的边缘区域的四条相邻线路和四条相邻间隙的关键尺寸的均值、极差进行统计分析，可以对SADP最终图案的良率进行全面评估。
在上述在线评估方法中，用于对线路、间隙进行评估的各规格限和各控制限可以根据晶圆的工艺条件、产品的性能要求等因素设置，其数值可以相同，也可以不同，互不影响。
作为本发明另一方面的基于自对准双重图形的产品良率在线评估系统，如图5所示，包括：
存储单元，用于保存登记有在线评估算法的算法数据库、登记有与在线评估算法相对应的参数的参数数据库、登记有与在线评估算法相对应的数据采集方式的采样数据库；
输入单元，用于供操作者输入或选择良率在线评估所对应的量测机台、晶圆lot批号以及在线评估算法；
接收单元，用于接收操作者的操作；
数据采集单元，其根据所述接收单元接收到的所述操作者的操作以及所述存储单元中保存的所述采样数据库从自对准双重图形刻蚀完成后的晶圆中的每个shot内相同位置的最边缘的区域获取相邻N条线路和/或相邻N条间隙的关键尺寸；
控制处理单元，其对所述数据采集单元采集的关键尺寸进行处理，得到基于自对准双重图形的良率结果；
输出单元，将所述控制处理单元得到的良率结果输出。
所述在线评估系统的存储单元还包括采集数据库，其用于保存所述数据采集单元获取的用于对自对准双重图形刻蚀后的晶圆良率进行在线评估的所有数据，包括关键尺寸量测机台、关键尺寸量测Recipe(即工业自动化制造中的秘方，其内容可包含工艺加工过程中的多个步骤以及各个步骤的各种工艺参数值和该步骤的持续时间)、量测lot批号、量测晶圆ID、晶圆内量测shot编号、shot中量测图形(line/space)、关键尺寸量测结果、lot量测时间、量测shot在晶圆中的X方向坐标及Y方向坐标。
其中，所述数据采集单元可以采用SECS/GEM标准从所述量测机台实时采集晶圆内每个shot中边缘区域的线路和间隙的关键尺寸，也可以从所述量测机台的数据库中采集晶圆内每个shot中边缘区域的线路和间隙的关键尺寸，还可以由操作者将量测机台导出的数据直接导入到采集数据库中。
所述输出单元将所述良率结果以报表的形式或良率分布图的形式(如图6所示)输出。
在上述系统的基础上，优选的，所述系统还包括：
报警单元，当所述控制处理单元得到的所述良率结果低于设定的良率阈值时，其用于发出报警。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。

Claims (12)

1.一种基于自对准双重图形的产品良率在线评估方法，其特征在于，包括如下步骤：
步骤S1，自对准双重图形刻蚀完成后，从晶圆的每个shot中选择相同位置的芯片，并在所述芯片的阵列区的最边缘的区域中选定相邻N条线路和/或相邻N条间隙，其中N＝2M且M为自然数；
步骤S2，测量每个shot中被选中的N条线路的关键尺寸、被选中的N条间隙的关键尺寸；
步骤S3，将每个shot中被测量的所述线路、被测量的所述间隙分别分成M组，每组线路中的两条线路相邻且每组间隙中的两条间隙相邻；
步骤S4，计算每个shot中各组线路的相邻线路关键尺寸差值DiffLine、各组间隙的相邻间隙关键尺寸差值DiffSpace；
步骤S5，将每个shot的M个相邻线路关键尺寸差值DiffLine分别与第一规格限、第一控制限进行对比，如果某个shot的第i个相邻线路关键尺寸差值DiffLine≤第一规格限，那么该shot的第i组线路的线路规格限标识为1，否则该shot的第i组线路的线路规格限标识为0；如果某个shot的第i个相邻线路关键尺寸差值DiffLine≤第一控制限，那么该shot的第i组线路的线路控制限标识为1，否则该shot的第i组线路的线路控制限标识为0；
将每个shot的M个相邻间隙关键尺寸差值DiffSpace分别与第二规格限、第二控制限进行对比，如果某个shot的第i个相邻间隙关键尺寸差值DiffSpace≤第二规格限，那么该shot的第i组间隙的间隙规格限标识为1，否则该shot的第i组间隙的间隙规格限标识为0；如果某个shot的第i个相邻间隙关键尺寸差值DiffSpace≤第二控制限，那么该shot的第i组间隙的间隙控制限标识为1，否则该shot的第i组间隙的间隙控制限标识为0；其中，i为1到M的自然数；
步骤S6，统计得到所述晶圆的线路规格限良率Yieldslx、线路控制限良率Yieldclx、间隙规格限良率Yieldsly、间隙控制限良率Yieldcly；
步骤S7，根据所述晶圆的线路规格限良率Yieldslx、线路控制限良率Yieldclx、间隙规格限良率Yieldsly、间隙控制限良率Yieldcly提前评估SADP图案的产品良率。
2.根据权利要求1所述的基于自对准双重图形的产品良率在线评估方法，其特征在于，在步骤S7中，当所述晶圆的线路规格限良率Yieldslx、线路控制限良率Yieldclx、间隙规格限良率Yieldsly、间隙控制限良率Yieldcly中的至少一个低于良率阈值时，使进行自对准双重图形刻蚀工艺的产线停止并报废低于良率阈值的晶圆。
3.根据权利要求1所述的基于自对准双重图形的产品良率在线评估方法，其特征在于，在步骤S6中，根据线路规格限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的线路规格限良率Yieldslx，根据线路控制限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的线路控制限良率Yieldclx，根据间隙规格限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的间隙规格限良率Yieldsly，根据间隙控制限标识为1的shot的数量以及晶圆内shot的总数量得到所述晶圆的间隙控制限良率Yieldcly。
4.根据权利要求1所述的基于自对准双重图形的产品良率在线评估方法，其特征在于，在步骤S1中，从每个shot中选择相同位置的两条相邻线路和相同位置的两条相邻间隔。
5.根据权利要求4所述的基于自对准双重图形的产品良率在线评估方法，其特征在于，在步骤S4中，计算每个shot中被选的两条相邻线路的关键尺寸的差值DiffLine、被选的两条相邻间隙的关键尺寸的差值DiffSpace；
在步骤S5中，将每个shot的相邻线路关键尺寸差值DiffLine分别与第一规格限、第一控制限进行对比，同时将每个shot的相邻间隙关键尺寸差值DiffSpace分别与第二规格限、第二控制限进行对比；
在步骤S6中，根据线路规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的线路规格限良率Yieldslx；根据线路控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的线路控制限良率Yieldclx；根据间隙规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的间隙规格限良率Yieldsly；根据间隙控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的间隙控制限良率Yieldcly。
6.根据权利要求1所述的基于自对准双重图形的产品良率在线评估方法，其特征在于，在步骤S1中，从每个shot中选择相同位置的至少四条相邻线路和相同位置的至少四条相邻间隔。
7.根据权利要求6所述的基于自对准双重图形的产品良率在线评估方法，其特征在于，在步骤S4中，计算每个shot中各组线路的相邻线路关键尺寸差值DiffLine、各组间隙的相邻间隙关键尺寸差值DiffSpace、被测量的所有线路的关键尺寸极差RangeLines、所有相邻间隙关键尺寸差值DiffSpace的最大值MaxDS；
在步骤S5中，将每个shot的所有的相邻线路关键尺寸差值DiffLine分别与第一规格限、第一控制限进行对比，如果某个shot的第i个相邻线路关键尺寸差值DiffLinei≤第一规格限，那么该shot的第i组线路的线路规格限标识为1，否则该shot的第i组线路的线路规格限标识为0；如果某个shot的第i个相邻线路关键尺寸差值DiffLinei≤第一控制限，那么该shot的第i组线路的线路控制限标识为1，否则该shot的第i组线路的线路控制限标识为0；
将每个shot的所有的相邻间隙关键尺寸差值DiffSpace分别与第二规格限、第二控制限进行对比，如果某个shot的第i个相邻间隙关键尺寸差值DiffSpacei≤第二规格限，那么该shot的第i组间隙的间隙规格限标识为1，否则该shot的第i组间隙的间隙规格限标识为0；如果某个shot的第i个相邻间隙关键尺寸差值DiffSpacei≤第二控制限，那么该shot的第i组间隙的间隙控制限标识为1，否则该shot的第i组间隙的间隙控制限标识为0；其中，i为1到M的自然数；
将每个shot中所有相邻间隙关键尺寸差值DiffSpace的最大值MaxDS分别与第三规格限、第三控制限进行对比，如果某个shot中所有相邻间隙关键尺寸差值的最大值MaxDS≤第三规格限，那么该shot的间隙差值最大值规格限标识为1，否则该shot的间隙差值最大值规格限标识为0；如果某个shot中所有相邻间隙关键尺寸差值的最大值MaxDS≤第三控制限，那么该shot的间隙差值最大值控制限标识为1，否则该shot的间隙差值最大值控制限标识为0；
将每个shot中被测量的所有线路的关键尺寸极差RangeLines与第四规格限进行对比，如果某个shot的所有线路的关键尺寸极差RangeLines≤第四规格限，那么该shot的线路极差规格限标识为1，否则该shot的线路极差规格限标识为0；
在步骤S6中，根据所有shot中相同位置的第i组线路的线路规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组线路规格限良率，根据相同位置的第i组线路的线路控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组线路控制限良率，根据相同位置的第i组间隙的间隙规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组间隙规格限良率，根据相同位置的第i组间隙的间隙控制限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的第i组间隙控制限良率，根据线路极差规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的线路极差规格限良率，根据间隙差值最大值规格限标识为1的shot的数量和所述晶圆内shot的总数量的比值得到所述晶圆的间隙差值最大值规格限良率，根据间隙差值最大值控制限标识为1的shot的数量和所述晶圆内shot的总数量得到所述晶圆的间隙差值最大值控制限良率。
8.一种采用权利要求1至7中任一项所述的基于自对准双重图形的产品良率在线评估方法的在线评估系统，其特征在于，包括：
存储单元，用于保存登记有在线评估算法的算法数据库、登记有与在线评估算法相对应的参数的参数数据库、登记有与在线评估算法相对应的数据采集方式的采样数据库；
输入单元，用于供操作者输入或选择良率在线评估所对应的量测机台、晶圆lot批号以及在线评估算法；
接收单元，用于接收操作者的操作；
数据采集单元，其根据所述接收单元接收到的所述操作者的操作以及所述存储单元中保存的所述采样数据库从自对准双重图形刻蚀完成后的晶圆中的每个shot内相同位置的最边缘的区域获取相邻N条线路和/或相邻N条间隙的关键尺寸；
控制处理单元，其对所述数据采集单元采集的关键尺寸进行处理，得到基于自对准双重图形的良率结果；
输出单元，将所述控制处理单元得到的良率结果输出。
9.根据权利要求8所述的基于自对准双重图形的产品良率在线评估系统，其特征在于，所述数据采集单元从所述量测机台实时采集晶圆内每个shot中相同位置的线路和/或间隙的关键尺寸。
10.根据权利要求8所述的基于自对准双重图形的产品良率在线评估系统，其特征在于，所述数据采集单元从所述量测机台的数据库中采集晶圆内每个shot中相同位置的线路和/或间隙的关键尺寸。
11.根据权利要求8所述的基于自对准双重图形的产品良率在线评估系统，其特征在于，所述输出单元将所述良率结果以报表的形式或良率分布图的形式输出。
12.根据权利要求8所述的基于自对准双重图形的产品良率在线评估系统，其特征在于，所述系统还包括：
报警单元，当所述控制处理单元得到的所述良率结果低于设定的良率阈值时，其用于发出报警。
CN202011094785.5A 2020-10-14 2020-10-14 基于自对准双重图形的产品良率在线评估系统及评估方法 Active CN112309883B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011094785.5A CN112309883B (zh) 2020-10-14 2020-10-14 基于自对准双重图形的产品良率在线评估系统及评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011094785.5A CN112309883B (zh) 2020-10-14 2020-10-14 基于自对准双重图形的产品良率在线评估系统及评估方法

Publications (2)

Publication Number Publication Date
CN112309883A true CN112309883A (zh) 2021-02-02
CN112309883B CN112309883B (zh) 2023-09-19

Family

ID=74489672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011094785.5A Active CN112309883B (zh) 2020-10-14 2020-10-14 基于自对准双重图形的产品良率在线评估系统及评估方法

Country Status (1)

Country Link
CN (1) CN112309883B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544769B (en) * 2002-08-08 2003-08-01 Promos Technologies Inc Verification method of OPC model and scattering bar rule
US20050207673A1 (en) * 2003-12-26 2005-09-22 Atsushi Takane Method for measuring line and space pattern using scanning electron microscope
KR20050096631A (ko) * 2004-03-31 2005-10-06 주식회사 하이닉스반도체 반도체소자의 테스트 패턴 및 그 형성방법
US20060284173A1 (en) * 2005-06-17 2006-12-21 Texas Instruments Incorporated Method to test shallow trench isolation fill capability
CN102280438A (zh) * 2011-08-01 2011-12-14 上海宏力半导体制造有限公司 微影过程中临界尺寸的测试标记
JP2012212124A (ja) * 2011-03-23 2012-11-01 Hoya Corp フォトマスクの製造方法、パターン転写方法及び表示装置の製造方法
CN106461549A (zh) * 2014-03-10 2017-02-22 诺威量测设备股份有限公司 用于图案化结构中的测试结构及利用测试结构的计量技术
CN106502055A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 光刻失焦的检测方法
US20180144936A1 (en) * 2016-11-18 2018-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Assistant Pattern for Measuring Critical Dimension of Main Pattern In Semiconductor Manufacturing
CN110400745A (zh) * 2019-07-17 2019-11-01 上海华力集成电路制造有限公司 快速补偿芯片内图形线宽均匀性的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544769B (en) * 2002-08-08 2003-08-01 Promos Technologies Inc Verification method of OPC model and scattering bar rule
US20050207673A1 (en) * 2003-12-26 2005-09-22 Atsushi Takane Method for measuring line and space pattern using scanning electron microscope
KR20050096631A (ko) * 2004-03-31 2005-10-06 주식회사 하이닉스반도체 반도체소자의 테스트 패턴 및 그 형성방법
US20060284173A1 (en) * 2005-06-17 2006-12-21 Texas Instruments Incorporated Method to test shallow trench isolation fill capability
JP2012212124A (ja) * 2011-03-23 2012-11-01 Hoya Corp フォトマスクの製造方法、パターン転写方法及び表示装置の製造方法
CN102280438A (zh) * 2011-08-01 2011-12-14 上海宏力半导体制造有限公司 微影过程中临界尺寸的测试标记
CN106461549A (zh) * 2014-03-10 2017-02-22 诺威量测设备股份有限公司 用于图案化结构中的测试结构及利用测试结构的计量技术
CN106502055A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 光刻失焦的检测方法
US20180144936A1 (en) * 2016-11-18 2018-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Assistant Pattern for Measuring Critical Dimension of Main Pattern In Semiconductor Manufacturing
CN110400745A (zh) * 2019-07-17 2019-11-01 上海华力集成电路制造有限公司 快速补偿芯片内图形线宽均匀性的方法

Also Published As

Publication number Publication date
CN112309883B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
JP5425779B2 (ja) 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法
CN100424599C (zh) 质量管理系统、质量管理方法及批次单位的晶片处理方法
US7198964B1 (en) Method and apparatus for detecting faults using principal component analysis parameter groupings
US7739065B1 (en) Inspection plan optimization based on layout attributes and process variance
KR100267463B1 (ko) 반도체 칩 결함에 기인한 수율손실칩수 및 유형별 불량칩수 측정방법
US20040049722A1 (en) Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
US7248939B1 (en) Method and apparatus for multivariate fault detection and classification
TWI420567B (zh) 用於製造資料索引之方法及裝置
US8170707B2 (en) Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method
CN103943523A (zh) 半导体生产过程中的抽样量测方法
KR101496553B1 (ko) 이상 툴 및 스테이지 진단을 위한 2ｄ/3ｄ 분석
CN106971953B (zh) 制造制程中的误差检测方法
US9142014B2 (en) System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering
CN103137513A (zh) 集成电路制造设备状态监测系统和方法
TW201909010A (zh) 設計佈局為主的快速線上缺陷診斷、分類及取樣方法及系統
CN115032493A (zh) 一种基于管芯参数显示的晶圆测试方法及系统
CN103364660A (zh) 一种目标芯片中多个晶体管的测试方法
CN112309883A (zh) 基于自对准双重图形的产品良率在线评估系统及评估方法
JP2006222118A (ja) 半導体製品の歩留り予測方法、製造方法、ならびに歩留り予測システム
Lee et al. Reliability Prediction for Automotive 5nm and 7nm Technology node by using Machine Learning based Solution
CN105302036A (zh) 监控根据多个进程方案运行的进程状态的方法及其系统
US6968280B2 (en) Method for analyzing wafer test parameters
JP3750220B2 (ja) 半導体装置の製造方法
US7421357B2 (en) Inspection data analysis program, inspection tools, review apparatus and yield analysis apparatus
US6766258B1 (en) Method and apparatus for dynamically enabling trace data collection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant