CN112309475A - 非易失性存储器设备和控制其初始化的方法 - Google Patents

非易失性存储器设备和控制其初始化的方法 Download PDF

Info

Publication number
CN112309475A
CN112309475A CN202010533633.4A CN202010533633A CN112309475A CN 112309475 A CN112309475 A CN 112309475A CN 202010533633 A CN202010533633 A CN 202010533633A CN 112309475 A CN112309475 A CN 112309475A
Authority
CN
China
Prior art keywords
data
read
setting data
circuit
validity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010533633.4A
Other languages
English (en)
Inventor
申芝渊
南尚完
朴相元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112309475A publication Critical patent/CN112309475A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种非易失性存储器设备和控制其初始化方法。一种方法包括：执行第一感测操作，以感测存储在第一存储器面的第一存储器单元中的写入设置数据，并将第一读取设置数据存储在第一存储器面的第一页缓冲器电路中；执行第二感测操作，以感测存储在第二存储器面的第二存储器单元中的写入设置数据，并将第二读取设置数据存储在第二存储器面的第二页缓冲器电路中；以及执行转储操作，以基于第一读取设置数据和第二读取设置数据将与写入设置数据对应的恢复设置数据存储在缓冲器中。

Description

非易失性存储器设备和控制其初始化的方法
相关申请的交叉引用
本申请要求享有2019年7月31日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2019-0092925号的优先权，该申请的公开内容通过引用全文合并于此。
技术领域
示例实施例总体上涉及半导体集成电路，更具体地，涉及非易失性存储器设备和控制非易失性存储器设备的初始化的方法。
背景技术
诸如闪速存储器设备、电阻式存储器设备等的非易失性存储器设备可以通过将每个存储器单元(memory cell)编程为具有与不同逻辑状态对应的阈值电压分布或电阻分布之一来存储数据。非易失性存储器设备的初始化可以包括将存储的设置数据从非易失性存储器设备移动到另一存储器组件的过程。开发诸如垂直NAND闪速存储器设备的三维非易失性存储器设备来增加存储器单元的集成度。随着非易失性存储器设备的集成度和存储器容量增加，用于初始化非易失性存储器设备的时间增加。
发明内容
一方面提供了非易失性存储器设备和控制非易失性存储器设备的初始化的方法，该方法能够高效地执行初始化。
根据一个或更多个示例实施例的一方面，提供了一种方法，其包括：执行第一感测操作，以感测存储在第一存储器面(memory plane)的第一存储器单元中的写入设置数据，并将第一读取设置数据存储在第一存储器面的第一页缓冲器电路中；执行第二感测操作，以感测存储在第二存储器面的第二存储器单元中的写入设置数据，并将第二读取设置数据存储在第二存储器面的第二页缓冲器电路中；以及执行转储(dump-down)操作，以基于第一读取设置数据和第二读取设置数据将与写入设置数据对应的恢复设置数据存储在缓冲器中。
根据一个或更多个示例实施例的另一方面，提供了一种方法，其包括：执行第一感测操作，以感测存储在第一存储器面的第一存储器单元中的写入设置数据，并将第一读取设置数据存储在第一存储器面的第一页缓冲器电路中；执行第二感测操作，以感测存储在第二存储器面的第二存储器单元中的写入设置数据，并将第二读取设置数据存储在第二存储器面的第二页缓冲器电路中；使用连接到第一页缓冲器电路的第一验证电路来验证多个第一数据单元(data unit)中的每个的有效性，所述多个第一数据单元对应于按单位比特数划分的第一读取设置数据；使用连接到第二页缓冲器电路的第二验证电路来验证多个第二数据单元中的每个的有效性，所述多个第二数据单元对应于按单位比特数划分的第二读取设置数据；基于所述多个第一数据单元中的每个的有效性验证结果和所述多个第二数据单元中的每个的有效性验证结果，选择性地启用第一验证电路和第二验证电路；以及基于所述多个第一数据单元中的每个的有效性验证结果和所述多个第二数据单元中的每个的有效性验证结果，将与第一数据单元和第二数据单元中的一个对应的有效数据单元存储在缓冲器中。
根据一个或更多个示例实施例的又一方面，提供了一种非易失性存储器设备，其包括：第一存储器面，包括存储写入设置数据的第一存储器单元和存储从第一存储器单元感测到的第一读取设置数据的第一页缓冲器电路；第二存储器面，包括存储写入设置数据的第二存储器单元和存储从第二存储器单元感测到的第二读设置数据的第二页缓冲器电路；连接到第一页缓冲器电路的第一验证电路，第一验证电路被配置为验证第一读取设置数据的有效性；连接到第二页缓冲器电路的第二验证电路，第二验证电路被配置为验证第二读取设置数据的有效性；转储控制逻辑，被配置为基于第一读取设置数据的有效性验证结果和第二读取设置数据的有效性验证结果来确定与第一读取设置数据和第二读取设置数据中的一个对应的有效数据；以及缓冲器，被配置为存储从转储控制逻辑提供的有效数据。
附图说明
本公开的示例实施例将由以下结合附图的详细描述被更清楚地理解，其中：
图1是示出根据示例实施例的控制非易失性存储器设备的初始化的方法的流程图；
图2是示出根据示例实施例的存储器系统的框图；
图3是示出根据示例实施例的非易失性存储器设备的框图；
图4是示出根据示例实施例的包括在图3的非易失性存储器设备中的存储器单元阵列的示例的框图；
图5是示出图4中的存储器块的等效电路的电路图；
图6是示出根据示例实施例的非易失性存储器设备的图；
图7、图8和图9是用于描述适用于根据示例实施例的控制非易失性存储器设备的初始化的方法的验证操作的示例实施例的图；
图10是示出根据示例实施例的从非易失性存储器设备感测到的读取设置数据的示例的图；
图11至图18是示出与图10的读取设置数据对应的控制非易失性存储器设备的初始化的方法的示例实施例的图；
图19是示出根据示例实施例的从非易失性存储器设备感测到的读取设置数据的示例的图；
图20至图23是示出与图19的读取设置数据对应的控制非易失性存储器设备的初始化的方法的示例实施例的图；
图24是示出根据示例实施例的非易失性存储器设备的图；
图25是示出根据示例实施例的从非易失性存储器设备感测到的读取设置数据的示例的图；
图26和图27是示出与图25的读取设置数据对应的控制非易失性存储器设备的初始化的方法的示例实施例的图；
图28是示出根据示例实施例的非易失性存储器设备的图；
图29是示出根据示例实施例的从非易失性存储器设备感测到的读取设置数据的示例的图；
图30是示出与图29的读取设置数据对应的控制非易失性存储器设备的初始化的方法的示例实施例的图；
图31是示出根据示例实施例的控制非易失性存储器设备的初始化的方法的流程图；以及
图32是示出根据示例实施例的固态盘或固态驱动器(SSD)的框图。
具体实施方式
在下文中将参照附图更全面地描述各种示例实施例，在附图中示出了一些示例实施例。在附图中，同样的附图标记始终指代同样的元件。为简洁起见，可以省略重复的描述。
根据各种示例性实施例的非易失性存储器设备和控制非易失性存储器设备的初始化的方法可以通过并行读出多个写入设置数据并凭借互补方案验证多个读取设置数据的有效性来减少转储序列的时间和用于初始化非易失性存储器设备的整体初始化时间。
此外，根据各种示例性实施例的非易失性存储器设备和控制非易失性存储器设备的初始化的方法可以通过并行读出多个写入设置数据并凭借互补方案验证多个读取设置数据的有效性来降低转储失败的可能性并提高非易失性存储器设备的性能。
图1是示出根据示例实施例的控制非易失性存储器设备的初始化的方法的流程图。
参照图1，执行第一感测操作，以感测存储在第一存储器面的第一存储器单元中的写入设置数据，并将第一读取设置数据存储在第一存储器面的第一页缓冲器电路中(S100)。
执行第二感测操作，以感测存储在第二存储器面的第二存储器单元中的写入设置数据，并将第二读取设置数据存储在第二存储器面的第二页缓冲器电路中(S200)。
执行转储操作，以基于第一读取设置数据和第二读取设置数据将与写入设置数据对应的恢复设置数据存储在缓冲器中(S300)。
设置数据包括用于非易失性存储器设备的初始化的信息，设置数据可被称为信息数据读取(IDR)数据。相同的设置数据可以存储在非易失性存储器设备的多个存储器区域中。在下文中，将要存储在存储器区域中的设置数据可以被称为写入设置数据，并且通过读出所存储的写入设置数据而提供的设置数据可以被称为读取设置数据。尽管相同的设置数据存储在所述多个存储区域中，但是由于编程操作的偏差、读取操作的偏差、存储器单元的退化等，读取设置数据可能失真并且与写入设置数据不同。因此，当来自一个存储器区域的读取设置数据具有不可校正的错误时，可以从另一个存储器区域加载读取设置数据。
设置数据的复制方案取决于产品而不同。一般，设置数据可以包括用于校正位线缺陷的面(plane)副本数据和用于校正串选择线(SSL)缺陷的SSL副本数据。
初始化序列或IDR序列可以包括将设置数据从存储器单元读出到页缓冲器电路的“感测”、验证存储在页缓冲器电路中的数据的有效性并将有效设置数据存储在缓冲器中的“转储”、以及基于缓冲器中的有效设置数据设置非易失性存储器设备的操作条件的“后续处理”。例如，“后续处理”可以包括操作电压的电平的设置、从通过/失败操作中排除失败的列的WOR扫描等。
产品的启动(booting)时间直接受到初始化时间的影响，并且减少初始化时间是重要的。为了减少初始化时间或IRD时间，高效地执行转储序列是有利的，因为转储序列占用大部分初始化时间。
根据示例实施例，从多个存储器区域并行地读出多个写入设置数据，并凭借互补方案使用多个读取设置数据来执行转储操作，使得如果一个读取设置数据的验证操作失败，则可以使用另一个读取设置数据。
在使用16千字节(KB)作为一页的示例产品中，设置数据为约2300字节。如果将2300字节之中的任何一个比特确定为无效比特，则整个设置数据将是无效的，并且感测操作和转储操作必须基于存储在其他存储器区域中的设置数据来重复。在相关技术方案中，转储操作进行到设置数据的最后一个比特而不存储无效比特。如果存储在缓冲器中的设置数据有错误，则重置缓冲器，并基于存储在其他存储器区域中的设置数据来重复相同的操作。
设置数据的数量将根据非易失性存储器设备的集成度和存储器容量的增加而增加，因而初始化时间将与设置数据的数量成比例地增加。特别是在产品采用面独立读取(PIR)方案或面独立核心(PIC)方案的情况下，设置数据的数量由于每面设置而进一步增加。
根据各种示例实施例的非易失性存储器设备和控制非易失性存储器设备的初始化的方法可以通过并行读出多个写入设置数据并凭借互补方案验证多个读取设置数据的有效性来减少转储序列的时间和用于初始化非易失性存储器设备的整体初始化时间。此外，根据各种示例实施例的非易失性存储器设备和控制非易失性存储器设备的初始化的方法可以通过并行读出多个写入设置数据并凭借互补方案验证多个读取设置数据的有效性来降低转储失败的可能性并提高非易失性存储器设备的性能。。
图2是示出根据示例实施例的存储器系统的框图。
参照图2，存储器系统10可以包括存储器控制器20和非易失性存储器设备(NVM)30。非易失性存储器设备30可以包括多个存储器面MPL1～MPLN，并且图2的存储器系统10可以是存储器卡、通用串行总线(USB)存储器、固态驱动器(SSD)等。
非易失性存储器设备30可以在存储器控制器20的控制下执行读取操作、擦除操作以及编程操作或写入操作。非易失性存储器设备30可以通过输入/输出线从存储器控制器20接收命令CMD、地址ADDR和数据DATA以用于执行读取操作、擦除操作以及编程操作或写入操作。此外，非易失性存储器设备30可以通过控制线从存储器控制器20接收控制信号CTRL，并通过电源线从存储器控制器20接收电力PWR。
非易失性存储器设备30可以包括转储电路DDC 100、缓冲器BUFF 200和ROM300。转储电路100可以被配置为执行如参照图1描述的控制非易失性存储器设备的初始化的方法。缓冲器存储器200可以用易失性存储器来实现，以存储在非易失性存储器设备30的各种操作中使用的数据。ROM 300可以存储将要在非易失性存储器设备30断电之后被维持的数据。
图3是示出根据示例实施例的非易失性存储器设备的框图。
参照图3，非易失性存储器设备30可以包括多个存储器面401、402和403，每个存储器面包括各自的存储器单元阵列和页缓冲器电路PBC。非易失性存储器设备30还可以包括行解码器430、多个列门(column gate)Y-GATE411、412和413、数据输入-输出电路10C、控制电路450和电压生成器460。
每个存储器单元阵列可以通过多条串选择线SSL、多条字线WL和多条地选择线GSL联接到行解码器430。此外，每个存储器单元阵列可以通过多条位线(未示出)联接到相应的页缓冲器电路PBC。每个存储器单元阵列可以包括联接到所述多条字线WL和所述多条位线的多个存储器单元(稍后更详细地描述)。在一些示例实施例中，存储器单元阵列可以是可以三维结构(或垂直结构)形成在衬底上的三维存储器单元阵列。在一些示例实施例中，每个存储器单元阵列可以包括垂直取向的多个NAND串或多个单元串，使得至少一个存储器单元位于另一个存储器单元上方。
控制电路450可以从图2中的存储器控制器20接收命令(信号)CMD和地址(信号)ADD，并基于命令信号CMD和地址信号ADD来控制非易失性存储器设备30的擦除、编程、写入和/或读取操作。擦除操作可以包括执行一系列擦除循环，编程操作可以包括执行一系列编程循环。每个编程循环可以包括编程时段和编程验证时段。每个擦除循环可以包括擦除时段和擦除验证时段。读取操作可以包括正常读取操作和数据恢复读取操作。
基于命令信号CMD，控制电路450可以生成用于控制电压生成器460的控制信号VCTL，并且可以生成用于控制页缓冲器电路PBC的页缓冲器控制信号PCTL。基于地址信号ADD，控制电路450可以生成行地址R_ADDR和列地址C_ADDR。控制电路450可以将行地址R_ADDR提供给行解码器430，并将列地址C_ADDR提供给列门411、412和413。行解码器430可以通过所述多条串选择线SSL、所述多条字线WL和所述多条地选择线GSL联接到存储器单元阵列。
在编程操作或读取操作期间，基于行地址R_ADDR，行解码器430可以确定字线WL之一是被选择的字线并确定除被选择的字线以外的其余字线WL是未被选择的字线。
此外，在编程操作或读取操作期间，基于行地址R_ADDR，行解码器430可以确定串选择线SSL之一是被选择的串选择线并确定除被选择的串选择线以外的其余串选择线SSL是未被选择的串选择线。
电压生成器460可以基于控制信号VCTL生成非易失性存储器设备30的存储器单元阵列的操作可能需要的字线电压VWL。电压生成器460可以从存储器控制器20接收电力。字线电压VWL可以通过行解码器430施加到字线WL。
例如，在编程操作期间，电压生成器460可以将编程电压施加到被选择的字线，并且可以将编程通过电压施加到未被选择的字线。此外，在编程验证操作期间，电压生成器460可以将编程验证电压施加到被选择的字线，并且可以将验证通过电压施加到未被选择的字线。
此外，在正常读取操作期间，电压生成器460可以将读取电压施加到被选择的字线，并且可以将读取通过电压施加到未被选择的字线。在数据恢复读取操作期间，电压生成器460可以将读取电压施加到与被选择的字线相邻的字线，并且可以将恢复读取电压施加到被选择的字线。
每个页缓冲器电路PBC可以通过位线联接到存储器单元阵列。页缓冲器电路PBC可以包括多个页缓冲器。在一些示例实施例中，每个页缓冲器可以仅连接到一条位线。在其他示例实施例中，每个页缓冲器可以连接到两条或更多条位线。页缓冲器电路PBC可以临时存储将要被编程在被选择的页中的数据或从存储器单元阵列100的被选择的页读出的数据。
每个数据输入-输出电路10C可以通过数据线联接到对应的页缓冲器电路PBC。在编程操作期间，数据输入-输出电路IOC可以接收从存储器控制器20接收到的编程数据DATA，并基于从控制电路450接收到的列地址C_ADDR将编程数据DATA提供给页缓冲器电路PBC。在读取操作期间，数据输入-输出电路可以基于从控制电路450接收到的列地址C_ADDR将已经从存储器单元阵列读取且存储在页缓冲器电路PBC中的读取数据DATA提供给存储器控制器20。
控制电路450可以包括转储电路DDC 100、缓冲器BUFF 200和ROM300。转储电路100可以被配置为执行如参照图1描述的控制非易失性存储器设备的初始化的方法。缓冲器存储器200可以用易失性存储器来实现，以存储非易失性存储器设备30所需的数据。ROM 300可以存储将要在非易失性存储器设备30断电之后被维持的数据。尽管图3示出了转储电路100、缓冲器200和ROM 300被包括在控制电路450中，但是转储电路100、缓冲器200或ROM300中的至少一个可以被实现为与控制电路450不同的组件。
图4是示出图3的非易失性存储器设备中包括的存储器单元阵列的示例的框图，图5是示出图4中的存储器块的等效电路的电路图。
如图4所示，存储器单元阵列401可以包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz由图3中的行解码器430选择。例如，行解码器430可以选择存储器块BLK1至BLKz之中与块地址对应的特定存储器块BLK。
图5的存储器块BLKi可以以三维结构(或垂直结构)形成在衬底上。例如，包括在存储器块BLKi中的多个NAND串或单元串可以在第一方向D1上形成，第一方向D1垂直于第二方向D2和第三方向D3，即垂直于衬底的上表面。
参照图5，存储器块BLKi包括联接在位线BL1、BL2和BL3与公共源极线CSL之间的NAND串NS11至NS33。NAND串NS11至NS33中的每个包括串选择晶体管SST、多个存储器单元MC1至MC8以及地选择晶体管GST。在图5中，NAND串NS11至NS33中的每个被示出为包括八个存储器单元MC1至MC8。然而，示例实施例不限于此。在一些示例实施例中，NAND串NS11至NS33中的每个可以包括任何数量的存储器单元。
每个串选择晶体管SST可以连接到对应的串选择线(SSL1至SSL3之一)。所述多个存储器单元MC1至MC8可以分别连接到所述多条栅极线GTL1至GTL8。栅极线GTL1至GTL8可以是字线，并且栅极线GTL1至GTL8中的一些可以是虚设字线。每个地选择晶体管GST可以连接到对应的地选择线(GSL1至GSL3之一)。每个串选择晶体管SST可以连接到对应的位线(例如BL1、BL2和BL3之一)，并且每个地选择晶体管GST可以连接到公共源极线CSL。
具有相同高度(即水平(level))的字线(例如WL1)可以被共同地连接，并且地选择线GSL1至GSL3和串选择线SSL1至SSL3可以被分开。在图5中，存储器块BLKi被示出为联接到八条栅极线GTL1至GTL8和三条位线BL1至BL3。然而，示例实施例不限于此。
图6是示出根据示例实施例的非易失性存储器设备的图。为了图示和描述的方便，图6中仅示出了与控制非易失性存储器设备的初始化的方法有关的组件。在下文中，为简洁起见，可以省略与图3、图4和图5重复的描述。
参照图6，非易失性存储器设备11可以包括第一存储器面MPL1、第二存储器面MPL2、转储电路101和缓冲器200。
可以在图3中的控制电路450的控制下，将数据存储在第一存储器面MPL1和第二存储器面MPL2中或从第一存储器面MPL1和第二存储器面MPL2读取数据。第一存储器面MPL1和第二存储器面MPL2中的每个可以被划分为用于存储写入设置数据WSD的区域和用于存储用户数据的区域。写入设置数据WSD可以包括用于初始化的信息，诸如DC信息、选项信息、修复信息、坏块信息等。
第一存储器面MPL1可以包括第一存储器单元阵列MCA1、第一行解码器RDEC1和第一页缓冲器电路PBC1。在写入操作中，第一行解码器RDEC1选择第一存储器单元阵列MCA1的一条字线。第一页缓冲器电路PBC1通过位线将数据传输到第一存储器单元阵列MCA1，以将数据存储在连接到被选择的字线的存储器单元中。在读取操作中，第一行解码器RDEC1选择第一存储器单元阵列MCA1的一条字线，并且第一页缓冲器电路PBC1感测并存储在连接到被选择的字线的存储器单元中存储的数据。
第二存储器面MPL2可以包括第二存储器单元阵列MCA2、第二行解码器RDEC2和第二页缓冲器电路PBC2。在写入操作中，第二行解码器RDEC2选择第二存储器单元阵列MCA2的一条字线。第二页缓冲器电路PBC2通过位线将数据传输到第二存储器单元阵列MCA2，以将数据存储在连接到被选择的字线的存储器单元中。在读取操作中，第二行解码器RDEC2选择第二存储器单元阵列MCA2的一条字线，并且第二页缓冲器电路PBC2感测并存储在连接到被选择的字线的存储器单元中存储的数据。
以这种方式，可以将写入设置数据WSD存储在第一存储器面MPL1的第一存储器单元MC1和第二存储器面MPL2的第二存储器单元MC2中。之后，例如在非易失性存储器设备11的启动操作期间，可以执行第一感测操作，以感测存储在第一存储器单元MC1中的写入设置数据WSD并将第一读取设置数据RSD1存储在第一页缓冲器电路PBC1中，并且可以执行第二感测操作，以感测存储在第二存储器单元MC2中的写入设置数据WSD并将第二读取设置数据RSD2存储在第二页缓冲器电路PBC2中。
当向包括非易失性存储器设备11的系统供电时，可以执行非易失性存储器设备11的初始化操作。图3中的控制电路450可以接收通电信号，并响应于通电信号执行第一感测操作和第二感测操作，以分别将第一读取设置数据RSD1和第二读取设置数据RSD2存储在第一页缓冲器电路PBC1和第二页缓冲器电路PBC2中。
尽管图6为了图示和描述的方便示出了两个存储器面，但是非易失性存储器设备11可以包括三个或更多个存储器面或簇(mat)。
转储电路101可以包括第一验证电路VRFC1、第二验证电路VRFC2和转储控制逻辑DDCL。
第一验证电路VRFC1连接到第一页缓冲器电路PBC1。第一验证电路VRF1可以验证第一读取设置数据RSD1的有效性以提供第一验证信号SVRF1和第一有效数据DVAL1。第二验证电路VRFC2连接到第二页缓冲器电路PBC2。第二验证电路VRFC2可以验证第二读取设置数据RSD2的有效性以提供第二验证信号SVRF2和第二有效数据DVAL2。
转储控制逻辑DDCL可以基于第一读取设置数据RSD1的有效性验证结果和第二读取设置数据RSD2的有效性验证结果来确定与第一读取设置数据RSD1和第二读取设置数据RSD2中的一个对应的有效数据DVAL。第一读取设置数据RSD1的有效性验证结果和第二读取设置数据RSD2的有效性验证结果可以分别由第一验证信号SVRF1和第二验证信号SVRF2的逻辑电平表示。有效数据DVAL可以对应于第一有效数据DVAL1和第二有效数据DVAL2中的一个。而且，转储控制逻辑DDCL可以提供指示与当前提供给缓冲器200的有效数据DVAL对应的缓冲器200的位置的写入指针或写入地址。
转储控制逻辑DDCL可以基于第一验证信号SVRF1和第二验证信号SVRF2生成第一使能信号EN1和第二使能信号EN2。可以响应于第一使能信号EN1的激活来启用第一验证电路VRFC1，并且可以响应于第二使能信号EN2的激活来启用第二验证电路VRFC2。
图7、图8和图9是用于描述适用于根据示例实施例的控制非易失性存储器设备的初始化的方法的验证操作的示例实施例的图。为了图示和描述的方便，图7、图8和图9仅示出了原始设置数据OSD和写入设置数据WSD的一个数据单元。将理解，原始设置数据OSD和写入设置数据WSD可以包括多个数据单元。
在非易失性存储器设备的初始化序列中，存储在存储器单元中的设置数据被读出、验证并存储在缓冲器中。如上所述，列修复信息反映在WOR扫描阶段中，并且列缺陷必须在转储操作期间通过另一种方案来克服。为了克服列缺陷，可以通过将原始设置数据OSD的每个比特复制到多个副本比特中来获得写入设置数据WSD，并且可以将具有副本比特的写入设置数据WSD存储在非易失性存储器设备中。在这种情况下，图6中的第一验证电路VRFC1和第二验证电路VRFC2中的每个可以包括多数表决器电路，该多数表决器电路被配置为确定与原始设置数据OSD的每个比特对应的所述多个副本比特之中的具有相等值的比特的数量是否等于或大于参考数。
例如，如图7所示，原始设置数据OSD的每个比特(例如，图7的示例所示的OSD的8个比特)可以被复制并扩展为八个副本比特，以形成写入设置数据WSD。WSD被写入，然后作为图8所示的RSD被读取。可以将与读取设置数据RSD的每个比特RSD[i]对应的八个比特与参考数进行比较。例如，如果参照数被设置为六个，则当八个副本比特之中的六个或更多个比特重合时，可以将每个比特RSD[i]确定为有效(PASS)，并且当八个副本比特之中的五个或更少比特重合时，可以将每个比特RSD[i]确定为无效(FAIL)。例如，假设图7所示的FFh的副本比特作为WSD被写入然后作为图8所示的RSD[i]被读取，顶部数据显示有效(PASS)RSD[i]，因为只有一个比特是零0。底部数据显示无效(FAIL)RSD[i]，因为三个比特是零0。换言之，在顶部数据中，可以确定OSD[i]是1，而在底部数据中，不能确定OSD[i]是1。
作为验证操作的另一示例，图9示出了其中使用循环冗余校验(CRC)方案的奇偶校验位C1～Ck的示例实施例。CRC方案是已知的，并且为简洁起见，省略其详细描述。在这种情况下，第一验证电路VRFC1和第二验证电路VRFC2中的每个可以使用CRC奇偶校验位来验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
图10是示出根据示例实施例的从非易失性存储器设备感测到的读取设置数据的示例的图。
参照图10，第一读取设置数据RSD1可以包括由单位比特数划分的多个第一数据单元A1～A10，第二读取设置数据RSD2可以包括由单位比特数划分的多个第二数据单元B1～B10。图10为图示和描述的方便示出了第一读取设置数据RSD1和第二读取设置数据RSD2中的每个包括十个数据单元，但是示例实施例不限于此。具有不可校正错误的无效数据单元可以被表示为画上阴影线。图10示出了第一读取设置数据RSD1的第一数据单元A3是无效数据单元的示例。
图11至图18是示出与图10的读取设置数据对应的控制非易失性存储器设备的初始化的方法的示例实施例的图。
参照图11，可以在与时间间隔T11～T12对应的感测时间tSS1期间同时执行第一感测操作SS1和第二感测操作SS2。照此，第一感测操作SS1和第二感测操作SS2可以同时开始，使得第一感测操作SS1和第二感测操作SS2同时完成。
在感测操作SS1和SS2完成之后在与时间间隔T12～T13对应的转储时间tDD1期间，如参照图6描述的第一使能信号EN1和第二使能信号EN2可以被同时激活。可以响应于第一使能信号EN1和第二使能信号EN2的同时激活来同时启用第一验证电路VRFC1和第二验证电路VRFC2两者，以分别验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
转储控制逻辑DDCL可以基于被确定为有效数据单元的第一数据单元A1、A2和A4～A10将第一有效数据单元VA1、VA2和VA4～VA10顺序地存储在缓冲器200中。此外，转储控制逻辑DDCL可以基于与被确定为无效数据单元的第一数据单元A3对应的第二数据单元B3顺序地存储第二有效数据单元VB3(在这种情况下，仅一个第二有效数据单元)。注意，在图11所示的示例中，仅存在一个无效数据单元。然而，这仅是示例，在一些示例实施例中，可以存在多于一个无效数据单元。
照此，可以同时启用第一验证电路VRFC1和第二验证电路VRFC2，使得可以替换地执行关于第一有效数据单元VA1、VA2和VA4～VA10的转储操作以及关于第二有效数据单元VB3的转储操作。
在图11的情况下，用于转储序列的时间对应于tSS1+tDD1。现有技术方案执行关于第一读取设置数据RSD1的第一感测操作和转储操作。如果确定结果为失败，则重复关于第二读取设置数据RSD2的第二感测操作和转储操作，并且用于转储序列的时间对应于2*(tSS1+tDD1)。照此，根据示例实施例，可以减少用于转储序列的时间。
图12和图13示出了除第一感测操作SS1和第二感测操作SS2的定时以外与图11的示例实施例类似的示例实施例，并且为简洁起见，省略重复的描述。
参照图12，可以在与时间间隔T21～T22和T22～T23对应的感测时间tSS2期间顺序地执行第一感测操作SS1和第二感测操作SS2。在与时间间隔T23～T24对应的转储时间tDD2期间，同时激活第一使能信号EN1和第二使能信号EN2，使得第一验证电路VRFC1和第二验证电路VRFC2两者可以同时验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
参照图13，可以在与时间间隔T31～T34对应的感测时间tSS3期间顺序地执行第一感测操作SS1和第二感测操作SS2。即，可以在时间间隔T31～T33期间执行第一感测操作SS1，并且可以在时间间隔T32～T34期间执行第二感测操作SS2，其中T31～T33与T32～T34部分地重叠，并且T31～T34对应于感测时间tSS3。在与时间间隔T34～T35对应的转储时间tDD3期间，同时激活第一使能信号EN1和第二使能信号EN2，使得第一验证电路VRFC1和第二验证电路VRFC2两者可以同时验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
如图12和图13所示，第一感测操作SS1可以在第二感测操作SS2开始之前提前开始，使得第一感测操作的完成时间点先于第二感测操作的完成时间点。在图12和图13的两种情况下，转储操作可以在第二感测操作SS2的完成时间点开始。
照此，可以通过控制第二感测操作SS2的开始时间点T32来调整并行执行第一感测操作SS1和第二感测操作SS2的重叠时间间隔T32～T33。随着重叠时间间隔T32～T33减小，用于转储序列的时间(即tSSx+tDDx)增加。然而，因为非易失性存储器设备中的峰值电流在重叠时间间隔T32～T33期间增加，所以随着重叠时间间隔T32～T33减小，功耗可以降低。
参照图14，可以在与时间间隔T41～T42对应的感测时间tSS4期间同时执行第一感测操作SS1和第二感测操作SS2。照此，第一感测操作SS1和第二感测操作SS2可以同时开始，使得第一感测操作SS1和第二感测操作SS2同时完成。
在感测操作SS1和SS2完成之后在与时间间隔T42～T45对应的转储时间tDD4期间，可以选择性地或替换地激活如参照图6描述的第一使能信号EN1和第二使能信号EN2。换言之，在时间间隔T42～T43和T44～T45期间可以仅激活第一使能信号EN1，并且在时间间隔T43～T44期间可以仅激活第二使能信号EN2。
响应于第一使能信号EN1和第二使能信号EN2的选择性激活，可以替换地启用第一验证电路VRFC1和第二验证电路VRFC2，以分别验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
结果，如图14所示，在第一读取设置数据RSD1的第一数据单元A3被确定为无效数据单元的同时，基于第一读取设置数据RSD1的转储操作可以作为主要操作来执行，并且基于第二读取设置数据RSD2的转储操作可以作为补充操作来执行。
参照图15，可以在与时间间隔T51～T52对应的感测时间tSS5期间同时执行第一感测操作SS1和第二感测操作SS2。照此，第一感测操作SS1和第二感测操作SS2可以同时开始，使得第一感测操作SS1和第二感测操作SS2同时完成。
在感测操作SS1和SS2完成之后在与时间间隔T52～T54对应的转储时间tDD5期间，可以选择性地或替换地激活如参照图6描述的第一使能信号EN1和第二使能信号EN2。换言之，在时间间隔T52～T53期间可以仅激活第一使能信号EN1，并且在时间间隔T53～T54期间可以仅激活第二使能信号EN2。
响应于第一使能信号EN1和第二使能信号EN2的选择性激活，可以替换地启用第一验证电路VRFC1和第二验证电路VRFC2，以分别验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
结果，如图15所示，在第一读取设置数据RSD1的第一数据单元A3被确定为无效数据单元的同时，基于第一读取设置数据RSD1的转储操作可以作为主要操作来执行，并且基于第二读取设置数据RSD2的转储操作可以作为补充操作来执行。
参照图16，可以在与时间间隔T61～T62对应的感测时间tSS6期间同时执行第一感测操作SS1和第二感测操作SS2。照此，第一感测操作SS1和第二感测操作SS2可以同时开始，使得第一感测操作SS1和第二感测操作SS2同时完成。
在感测操作SS1和SS2完成之后在与时间间隔T62～T64对应的转储时间tDD6期间，可以选择性地或替换地激活如参照图6描述的第一使能信号EN1和第二使能信号EN2。换言之，在时间间隔T62～T63期间可以仅激活第一使能信号EN1，并且在时间间隔T63～T64期间可以仅激活第二使能信号EN2。
响应于第一使能信号EN1和第二使能信号EN2的选择性激活，可以替换地启用第一验证电路VRFC1和第二验证电路VRFC2，以分别验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
转储控制逻辑DDCL可以在所述多个第一数据单元A1～A10中的第一数据单元A3被确定为无效数据单元之前基于第一数据单元A1和A2将第一有效数据单元VA1和VA2顺序地存储在缓冲器200中。此外，转储控制逻辑DDCL可以从与被确定为无效数据单元的第一数据单元A3对应的第二数据单元B3开始基于第二数据单元B3～B10将第二有效数据单元VB3～VB10顺序地存储在缓冲器200中。
照此，可以启用第一验证电路VRFC1以执行针对第一有效数据单元VA1～VA2的转储操作，并且可以在所述多个第一数据单元A1～A10中的第一数据单元A3被确定为无效数据单元之前禁用第二验证电路VRFC2。此外，在第一数据单元A3被确定为无效数据单元之后，可以禁用第一验证电路VRFC1，并且可以启用第二验证电路VRFC2以执行针对第二有效数据单元VB3～VB10的转储操作。
参照图17，可以在与时间间隔T71～T72对应的感测时间tSS7期间执行第一感测操作SS1，并且可以在第一感测操作SS1的完成时间点T72开始基于第一读取设置数据RSD1的转储操作。此外，第二感测操作SS2可以在第一感测操作SS1的完成时间点T72开始。
当在所述多个第一数据单元A1～A10中的第一数据单元A3被确定为无效数据单元的时间点T73未完成第二感测操作SS2时，可以禁用第一使能信号EN1和第二使能信号EN两者，直到第二感测操作SS2的完成时间点T74。换言之，可以在与时间间隔T73～T74对应的待机时间tWT期间禁用第一验证电路VRFC1和第二验证电路VRFC2两者，直到完成第二感测操作SS2。
在与时间间隔T72～T73对应的第一转储时间tDD71以及与时间间隔T74～T76对应的第二转储时间tDD72期间，可以选择性地激活如参照图6描述的第一使能信号EN1和第二使能信号EN2。换言之，可以在时间间隔T72～T73和T75期间仅激活第一使能信号EN1，并且可以在时间间隔T74～T75期间仅激活第二使能信号EN2。
响应于第一使能信号EN1和第二使能信号EN2的选择性激活，可以替换地启用第一验证电路VRFC1和第二验证电路VRFC2，以分别验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
结果，如图17所示，在完成第二感测操作SS2之后，基于第一读取设置数据RSD1的转储操作可以作为主要操作来执行，并且基于第二读取设置数据RSD2的转储操作可以作为补充操作来执行。
参照图18，可以在与时间间隔T81～T82对应的感测时间tSS8期间执行第一感测操作SS1，并且基于第一读取设置数据RSD1的转储操作可以在第一感测操作SS1的完成时间点T82开始。此外，第二感测操作SS2可以在第一感测操作SS1的完成时间点T82开始。
当在所述多个第一数据单元A1～A10中的第一数据单元A3被确定为无效数据单元的时间点T83未完成第二感测操作SS2时，可以禁用第一使能信号EN1和第二使能信号EN2两者，直到第二感测操作SS2的完成时间点T84。换言之，可以在与时间间隔T83～T84对应的待机时间tWT期间禁用第一验证电路VRFC1和第二验证电路VRFC2两者，直到完成第二感测操作SS2。
在与时间间隔T82～T83对应的第一转储时间tDD81以及与时间间隔T84～T85对应的第二转储时间tDD82期间，可以选择性地激活如参照图6描述的第一使能信号EN1和第二使能信号EN2。换言之，可以在时间间隔T82～T83期间仅激活第一使能信号EN1，并且可以在时间间隔T84～T85期间仅激活第二使能信号EN2。
响应于第一使能信号EN1和第二使能信号EN2的选择性激活，可以替换地启用第一验证电路VRFC1和第二验证电路VRFC2，以分别验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
在第一数据单元A3被确定为无效数据单元之前，转储控制逻辑DDCL可以基于第一数据单元A1和A2将第一有效数据单元VA1和VA2顺序地存储在缓冲器200中。此外，转储控制逻辑DDCL可以从与被确定为无效数据单元的第一数据单元A3对应的第二数据单元B3开始基于第二数据单元B3～B10将第二有效数据单元VB3～VB10顺序地存储在缓冲器200中。
图19是示出根据示例实施例的从非易失性存储器设备感测到的读取设置数据的示例的图。为简洁起见，省略与图10重复的描述。
在图19中，具有不可校正错误的无效数据单元可以被表示为画上阴影线。图19示出了第一读取设置数据RSD1的两个第一数据单元A3和A4是无效数据单元并且第二读取设置数据RSD2的一个第二数据单元B6是无效数据单元的示例。
图20至图23是示出与图19的读取设置数据对应的控制非易失性存储器设备的初始化的方法的示例实施例的图。
图20、图21和图22的方法除无效数据单元以外分别与图11、图14和图15的方法基本相同，因而为简洁起见，省略重复的描述。结果，如图20、图21和图22所示，第一有效数据单元VA1、VA2和VA5～VA10以及第二有效数据单元VB3和VB4可以作为恢复设置数据RESSD被存储在缓冲器200中。
参照图23，可以在与时间间隔T41～T42对应的感测时间tSS4期间同时执行第一感测操作SS1和第二感测操作SS2。在感测操作SS1和SS2完成之后在与时间间隔T42～T45对应的转储时间tDD4期间，可以选择性地或替换地激活如参照图6描述的第一使能信号EN1和第二使能信号EN2。响应于第一使能信号EN1和第二使能信号EN2的选择性激活，可以替换地启用第一验证电路VRFC1和第二验证电路VRFC2，以分别验证第一读取设置数据RSD1和第二读取设置数据RSD2的有效性。
转储控制逻辑DDCL可以在所述多个第一数据单元A1～A10中的第一数据单元A3被确定为无效数据单元之前基于第一数据单元A1和A2将第一有效数据单元VA1和VA2顺序地存储在缓冲器200中。之后，转储控制逻辑DDCL可以在所述多个第二数据单元B1～B10中的第二数据单元B6被确定为无效数据单元之前基于第二数据单元B3～B4将第二有效数据单元VB3～VB5顺序地存储在缓冲器200中。此外，转储控制逻辑DDCL可以从与被确定为无效数据单元的第二数据单元B6对应的第一数据单元A6开始基于第一数据单元A6～A10将第一有效数据单元VA6～VA10顺序地存储在缓冲器200中。
结果，如图23所示，第一有效数据单元VA1、VA2和VA6～VA10以及第二有效数据单元VB3～VB5可以作为恢复设置数据RESSD被存储在缓冲器200中。
图24是示出根据示例实施例的非易失性存储器设备的图。
参照图24，非易失性存储器设备12可以包括第一存储器面MPL1、第二存储器面MPL2、转储电路102和缓冲器200。图24的非易失性存储器设备与图6的非易失性存储器设备11类似，为简洁起见，省略重复的描述。下面的描述主要集中于与图6所示的实施例的不同之处。
写入设置数据WSD可以存储在第一存储器面MPL1的第一存储器单元MC1和第二存储器面MPL2的第二存储器单元MC2中。此外，写入设置数据WSD可以存储在第一存储器面MPL1的第三存储器单元MC3和第二存储器面MPL2的第四存储器单元MC4中。
可以执行第一感测操作，以感测存储在第一存储器单元MC1中的写入设置数据WSD并将第一读取设置数据RSD1存储在第一页缓冲器电路PBC1中，并且可以执行第二感测操作，以感测存储在第二存储器单元MC2中的写入设置数据WSD并将第二读取设置数据RSD2存储在第二页缓冲器电路PBC2中。可以基于第一读取设置数据RSD1和第二读取设置数据RSD2来执行上述转储操作。如果基于第一读取设置数据RSD1和第二读取设置数据RSD2的转储操作被确定为失败，则可以执行第三感测操作，以感测存储在第三存储器单元MC3中的写入设置数据WSD并将第三读取设置数据RSD3存储在第一页缓冲器电路PBC1中，并且可以执行第四感测操作，以感测存储在第四存储器单元MC4中的写入设置数据WSD并将第四读取设置数据RSD4存储在第二页缓冲器电路PBC2中。
照此，可以用第三读取设置数据RSD3和第四读取设置数据RSD4来替换第一页缓冲器电路PBC1和第二页缓冲器电路PBC2中的第一读取设置数据RSD1和第二读取设置数据RSD2，并且可以基于第三读取设置数据RSD3和第四读取设置数据RSD4来执行上述转储操作。
图25是示出根据示例实施例的从非易失性存储器设备感测到的读取设置数据的示例的图。为简洁起见，省略与图10重复的描述。
在图25中，具有不可校正错误的无效数据单元可以被表示为画上阴影线。图25示出了其中第一读取设置数据RSD1的两个第一数据单元A3和A5是无效数据单元、第二读取设置数据RSD2的一个第二数据单元B5是无效数据单元、第三读取设置数据RSD3的两个第三数据单元C2和C10是无效数据单元并且第四读取设置数据RSD4的一个第四数据单元D6是无效数据单元的示例。
图26和图27是示出与图25的读取设置数据对应的控制非易失性存储器设备的初始化的方法的示例实施例的图。
参照图26，可以在与时间间隔T11～T12对应的第一感测时间tSS11期间同时执行第一感测操作SS1和第二感测操作SS2。在与时间间隔T12～T13对应的第一转储时间tDD11期间，可以同时激活第一使能信号EN1和第二使能信号EN2，并且可以如参照图11所述地执行基于第一读取设置数据RSD1和第二读取设置数据RSD2的转储操作。在时间点T13，确定第一读取设置数据RSD1的第一数据单元A5和相对应的第二数据单元B5两者被确定为无效数据单元，并且基于第一读取设置数据RSD1和第二读取设置数据RSD2的转储操作被确定为失败。
可以在与时间间隔T13～T14对应的第二感测时间tSS12期间同时执行第三感测操作SS3和第四感测操作SS4。在与时间间隔T14～T15对应的第二转储时间tDD12期间，可以同时激活第一使能信号EN1和第二使能信号EN2，并且可以如参照图11所述地执行基于第三读取设置数据RSD3和第四读取设置数据RSD4的转储操作。
在这种情况下，第一有效数据单元VA1、VA2和VA4以及第二有效数据单元VB3已经被存储在缓冲器200中，基于第三读取设置数据RSD3和第四读取设置数据RSD4的转储操作可以从第五数据单元开始。
结果，如图26所示，第一有效数据单元VA1、VA2和VA4、第二有效数据单元VB3、第三有效数据单元VC5～VC9以及第四有效数据单元VD10可以作为恢复设置数据RESSD被存储在缓冲器200中。
参照图27，可以在与时间间隔T21～T22对应的第一感测时间tSS21期间同时执行第一感测操作SS1和第二感测操作SS2。在与时间间隔T22～T23对应的第一转储时间tDD21期间，可以同时激活第一使能信号EN1和第二使能信号EN2，并且可以如参照图11所述地执行基于第一读取设置数据RSD1和第二读取设置数据RSD2的转储操作。在时间点T23，确定第一读取设置数据RSD1的第一数据单元A5和相对应的第二数据单元B5两者被确定为无效数据单元，并且基于第一读取设置数据RSD1和第二读取设置数据RSD2的转储操作被确定为失败。
可以在与时间间隔T23～T24对应的第二感测时间tSS22期间同时执行第三感测操作SS3和第四感测操作SS4。在与时间间隔T24～T25对应的第二转储时间tDD22期间，可以同时激活第一使能信号EN1和第二使能信号EN2，并且可以如参照图11所述地执行基于第三读取设置数据RSD3和第四读取设置数据RSD4的转储操作。
在这种情况下，缓冲器200可以被重置，并且基于第三读取设置数据RSD3和第四读取设置数据RSD4的转储操作可以从第一数据单元重新开始。
结果，如图27所示，第三有效数据单元VC1和VC3～VC9以及第四有效数据单元VD2和VD10可以作为恢复设置数据RESSD被存储在缓冲器200中。
图28是示出根据示例实施例的非易失性存储器设备的图。
参照图28，非易失性存储器设备13可以包括第一存储器面MPL1、第二存储器面MPL2、第三存储器面MPL3、转储电路102和缓冲器200。图28的非易失性存储器设备13与图6的非易失性存储器设备11类似，为简洁起见，省略重复的描述。下面的描述主要集中于与图6所示的实施例的不同之处。
写入设置数据WSD可以存储在第一存储器面MPL1的第一存储器单元MC1、第二存储器面MPL2的第二存储器单元MC2和第三存储器面MPL3的第三存储器单元MC3中。之后，可以执行第一感测操作，以感测存储在第一存储器单元MC1中的写入设置数据WSD并将第一读取设置数据RSD1存储在第一页缓冲器电路PBC1中，可以执行第二感测操作，以感测存储在第二存储器单元MC2中的写入设置数据WSD并将第二读取设置数据RSD2存储在第二页缓冲器电路PBC2中，并且可以执行第三感测操作，以感测存储在第三存储器单元MC3中的写入设置数据WSD并将第三读取设置数据RSD3存储在第三页缓冲器电路PBC3中。在一些示例实施例中，如果基于第一读取设置数据RSD1和第二读取设置数据RSD2的转储操作被确定为失败，则可以执行第三感测操作。
转储电路103可以包括第一验证电路VRFC1、第二验证电路VRFC2、第三验证电路VRFC3和转储控制逻辑DDCL。
第一验证电路VRFC1连接到第一页缓冲器电路PBC1。第一验证电路VRF1可以验证第一读取设置数据RSD1的有效性以提供第一验证信号SVRF1和第一有效数据DVAL1。第二验证电路VRFC2连接到第二页缓冲器电路PBC2。第二验证电路VRFC2可以验证第二读取设置数据RSD2的有效性以提供第二验证信号SVRF2和第二有效数据DVAL2。第三验证电路VRFC3连接到第三页缓冲器电路PBC3。第三验证电路VRFC3可以验证第三读取设置数据RSD3的有效性以提供第三验证信号SVRF3和第三有效数据DVAL3。
转储控制逻辑DDCL可以基于第一读取设置数据RSD1的有效性验证结果、第二读取设置数据RSD2的有效性验证结果和第三读取设置数据RSD31的有效性验证结果来确定与第一读取设置数据RSD1、第二读取设置数据RSD2和第三读取设置数据RSD3中的一个对应的有效数据DVAL，以将该有效数据DVAL存储在缓冲器200中。
转储控制逻辑DDCL可以基于第一验证信号SVRF1、第二验证信号SVRF2和第三验证信号SVRF3生成第一使能信号EN1、第二使能信号EN2和第三使能信号EN3。可以响应于第一使能信号EN1的激活来启用第一验证电路VRFC1，可以响应于第二使能信号EN2的激活来启用第二验证电路VRFC2，并且可以响应于第三使能信号EN3的激活来启用第三验证电路VRFC3。
图29是示出根据示例实施例的从非易失性存储器设备感测到的读取设置数据的示例的图。为简洁起见，省略与图10重复的描述。
在图29中，具有不可校正错误的无效数据单元可以被表示为画上阴影线。图29示出了其中第一读取设置数据RSD1的两个第一数据单元A3和A5是无效数据单元、第二读取设置数据RSD2的一个第二数据单元B5是无效数据单元并且第三读取设置数据RSD3的两个第三数据单元C2和C10是无效数据单元的示例。
图30是示出与图29的读取设置数据对应的控制非易失性存储器设备的初始化的方法的示例实施例的图。
参照图30，可以在与时间间隔T11～T12对应的第一感测时间tSS11期间同时执行第一感测操作SS1和第二感测操作SS2。在与时间间隔T12～T13对应的第一转储时间tDD11期间，可以同时激活第一使能信号EN1和第二使能信号EN2，并且可以如参照图11所述地执行基于第一读取设置数据RSD1和第二读取设置数据RSD2的转储操作。在时间点T13，确定第一读取设置数据RSD1的第一数据单元A5和相对应的第二数据单元B5两者被确定为无效数据单元，并且基于第一读取设置数据RSD1和第二读取设置数据RSD2的转储操作被确定为失败。
可以在与时间间隔T13～T14对应的第二感测时间tSS12期间同时执行第三感测操作SS3。在与时间间隔T14～T15对应的第二转储时间tDD12期间，可以同时激活第二使能信号EN2和第三使能信号EN3，并且可以如参照图11所述地执行基于第二读取设置数据RSD2和第三读取设置数据RSD3的转储操作。
在这种情况下，第一有效数据单元VA1、VA2和VA4以及第二有效数据单元VB3已经被存储在缓冲器200中，基于第三读取设置数据RSD3和第四读取设置数据RSD4的转储操作可以从第五数据单元开始。
结果，如图30所示，第一有效数据单元VA1、VA2和VA4、第二有效数据单元VB3和VB10以及第三有效数据单元VC5～VC9可以作为恢复设置数据RESSD被存储在缓冲器200中。
图31是示出根据示例实施例的控制非易失性存储器设备的初始化的方法的流程图。
参照图31，执行第一感测操作，以感测存储在第一存储器面的第一存储器单元中的写入设置数据并将第一读取设置数据存储在第一存储器面的第一页缓冲器电路中(S100)。执行第二感测操作，以感测存储在第二存储器面的第二存储器单元中的写入设置数据并将第二读取设置数据存储在第二存储器面的第二页缓冲器电路中(S200)。
使用连接到第一页缓冲器电路的第一验证电路来验证多个第一数据单元中的每个的有效性，其中所述多个第一数据单元对应于按单位比特数划分的第一读取设置数据(S310)。使用连接到第二页缓冲器电路的第二验证电路来验证多个第二数据单元中的每个的有效性，其中所述多个第二数据单元对应于按单位比特数划分的第二读取设置数据(S320)。
基于所述多个第一数据单元中的每个的有效性验证结果和所述多个第二数据单元中的每个的有效性验证结果，选择性地启用第一验证电路和第二验证电路(S330)。
基于所述多个第一数据单元中的每个的有效性验证结果和所述多个第二数据单元中的每个的有效性验证结果，将与第一数据单元和第二数据单元中的一个对应的有效数据单元存储在缓冲器中(S340)
图32是示出根据示例实施例的固态盘或固态驱动器(SSD)的框图。
参照图32，SSD 1000包括多个非易失性存储器设备(NVM)1100和SSD控制器1200。
非易失性存储器设备1100可以被配置为接收高电压VPP。非易失性存储器设备1100可以对应于根据示例实施例的上述非易失性存储器设备。因此，非易失性存储器设备1100可以包括如上所述的转储电路，并且转储电路可以包括多个验证电路以实现控制非易失性存储器设备的初始化的方法。
SSD控制器1200分别通过多个信道CH1至CHi连接到非易失性存储器设备1100。SSD控制器1200包括一个或更多个处理器1210、缓冲器存储器1220、错误校正码(ECC)电路1230、主机接口1250和非易失性存储器接口1260。缓冲器存储器1220存储用于驱动SSD控制器1200的数据。缓冲器存储器1220包括多条存储器线，每条存储器线存储数据或命令。ECC电路1230在写入操作中计算将要被编程的数据的错误校正码值，并在读取操作中使用错误校正码值来校正所读取的数据的错误。在数据恢复操作中，ECC电路1230校正从非易失性存储器设备1100恢复的数据的错误。
根据上述各种示例实施例的发明构思可以应用于任何电子设备和系统。例如，本发明构思可以应用于诸如以下的系统：存储器卡、固态驱动器(SSD)、嵌入式多媒体卡(eMMC)、通用闪速存储装置(UFS)、移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、便携式摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏主机、导航系统、可穿戴设备、物联网(IoT)设备、万物互联(IoE)设备、电子书、虚拟现实(VR)设备、增强现实(AR)设备等
前述内容是对示例实施例的说明，并且将不被解释为对其的限制。尽管已经描述了一些示例实施例，但是本领域技术人员将容易理解，在实质上不背离本发明构思的情况下可以在示例实施例中进行许多修改。

Claims (20)

1.一种方法，包括：
执行第一感测操作，以感测存储在第一存储器面的第一存储器单元中的写入设置数据，并将第一读取设置数据存储在第一存储器面的第一页缓冲器电路中；
执行第二感测操作，以感测存储在第二存储器面的第二存储器单元中的写入设置数据，并将第二读取设置数据存储在第二存储器面的第二页缓冲器电路中；以及
执行转储操作，以基于第一读取设置数据和第二读取设置数据，将与写入设置数据对应的恢复设置数据存储在缓冲器中。
2.根据权利要求1所述的方法，其中，执行转储操作包括：
使用连接到第一页缓冲器电路的第一验证电路来验证第一读取设置数据的有效性；
使用连接到第二页缓冲器电路的第二验证电路来验证第二读取设置数据的有效性；以及
基于第一读取设置数据的有效性验证结果和第二读取设置数据的有效性验证结果，将与第一数据单元和第二数据单元中的一个对应的有效数据存储在缓冲器中。
3.根据权利要求2所述的方法，其中，验证第一读取设置数据的有效性包括：
验证与按单位比特数划分的第一读取设置数据对应的多个第一数据单元中的每个的有效性，以及
其中，验证第二读取设置数据的有效性包括：
验证与按单位比特数划分的第二读取设置数据对应的多个第二数据单元中的每个的有效性。
4.根据权利要求3所述的方法，其中，存储有效数据包括：
在所述多个第一数据单元中的一个被确定为无效数据单元之前，基于第一数据单元将第一有效数据单元顺序地存储在缓冲器中；以及
从与被确定为无效数据单元的第一数据单元对应的第二数据单元开始，基于第二数据单元将第二有效数据单元顺序地存储在缓冲器中。
5.根据权利要求4所述的方法，其中，在所述多个第一数据单元中的所述一个被确定为无效数据单元之前，启用第一验证电路以验证第一数据单元的有效性并且禁用第二验证电路，以及在所述多个第一数据单元中的所述一个被确定为无效数据单元之后，禁用第一验证电路并且启用第二验证电路以验证第二数据单元的有效性。
6.根据权利要求4所述的方法，其中，当在所述多个第一数据单元中的所述一个被确定为无效数据单元的时间点没有完成第二感测操作时，禁用第一验证电路和第二验证电路两者，直到完成第二感测操作。
7.根据权利要求4所述的方法，其中，存储有效数据还包括：
在所述多个第二数据单元中的一个被确定为无效数据单元之前，基于第二数据单元将第二有效数据单元顺序地存储在缓冲器中；以及
从与被确定为无效数据单元的第二数据单元对应的第一数据单元开始，基于第一数据单元，将第一有效数据单元顺序地存储在缓冲器中。
8.根据权利要求3所述的方法，其中，存储有效数据包括：
基于被确定为有效数据单元的第一数据单元，顺序地存储第一有效数据单元；以及
基于与被确定为无效数据单元的第一数据单元对应的第二数据单元，顺序地存储第二有效数据单元。
9.根据权利要求8所述的方法，其中，同时启用第一验证电路和第二验证电路，使得关于第一有效数据单元的转储操作和关于第二有效数据单元的转储操作被替换地执行。
10.根据权利要求8所述的方法，其中，首先启用第一验证电路，并且在禁用所述第一验证电路之后启用第二验证电路，使得在完成关于第一有效数据单元的转储操作之后，执行关于第二有效数据单元的转储操作。
11.根据权利要求1所述的方法，其中，第一感测操作和第二感测操作同时开始，使得第一感测操作和第二感测操作同时完成。
12.根据权利要求1所述的方法，其中，第一感测操作在第二感测操作开始之前提前开始，使得第一感测操作的完成时间点先于第二感测操作的完成时间点。
13.根据权利要求1所述的方法，其中，转储操作在第二感测操作的完成时间点开始。
14.根据权利要求1所述的方法，其中，转储操作在第一感测操作的完成时间点开始。
15.根据权利要求1所述的方法，还包括：
当基于第一读取设置数据和第二读取设置数据的转储操作被确定为失败时，执行第三感测操作，以感测存储在第一存储器面的第三存储器单元中的写入设置数据并将第三读取设置数据存储在第一存储器面的第一页缓冲器电路中；
当基于第一读取设置数据和第二读取设置数据的转储操作被确定为失败时，执行第四感测操作，以感测存储在第二存储器面的第四存储器单元中的写入设置数据并将第四读取设置数据存储在第二存储器面的第二页缓冲器电路中；以及
执行转储操作，以基于第三读取设置数据和第四读取设置数据将与写入设置数据对应的恢复设置数据存储在缓冲器中。
16.根据权利要求1所述的方法，还包括：
当基于第一读取设置数据和第二读取设置数据的转储操作被确定为失败时，执行第三感测操作，以感测存储在第三存储器面的第三存储器单元中的写入设置数据并将第三读取设置数据存储在第三存储器面的第三页缓冲器电路中；以及
执行转储操作，以基于第一读取设置数据、第二读取设置数据和第三读取设置数据将与写入设置数据对应的恢复设置数据存储在缓冲器中。
17.根据权利要求2所述的方法，其中，通过将原始设置数据的每个比特复制到多个副本比特中来获得写入设置数据，以及
其中，第一验证电路和第二验证电路中的每个包括多数表决器电路，该多数表决器电路被配置为确定所述多个副本比特之中的具有相等值的比特的数量是否等于或大于参考数。
18.一种方法，包括：
执行第一感测操作，以感测存储在第一存储器面的第一存储器单元中的写入设置数据，并将第一读取设置数据存储在第一存储器面的第一页缓冲器电路中；
执行第二感测操作，以感测存储在第二存储器面的第二存储器单元中的写入设置数据，并将第二读取设置数据存储在第二存储器面的第二页缓冲器电路中；
使用连接到第一页缓冲器电路的第一验证电路来验证多个第一数据单元中的每个的有效性，所述多个第一数据单元对应于按单位比特数划分的第一读取设置数据；
使用连接到第二页缓冲器电路的第二验证电路来验证多个第二数据单元中的每个的有效性，所述多个第二数据单元对应于按单位比特数划分的第二读取设置数据；
基于所述多个第一数据单元中的每个的有效性验证结果和所述多个第二数据单元中的每个的有效性验证结果，选择性地启用第一验证电路和第二验证电路；以及
基于所述多个第一数据单元中的每个的有效性验证结果和所述多个第二数据单元中的每个的有效性验证结果，将与第一数据单元和第二数据单元中的一个对应的有效数据单元存储在缓冲器中。
19.一种非易失性存储器设备，包括：
第一存储器面，包括存储写入设置数据的第一存储器单元和存储从第一存储器单元感测到的第一读取设置数据的第一页缓冲器电路；
第二存储器面，包括存储写入设置数据的第二存储器单元和存储从第二存储器单元感测到的第二读取设置数据的第二页缓冲器电路；
第一验证电路，连接到第一页缓冲器电路，第一验证电路被配置为验证第一读取设置数据的有效性；
第二验证电路，连接到第二页缓冲器电路，第二验证电路被配置为验证第二读取设置数据的有效性；
转储控制逻辑，被配置为基于第一读取设置数据的有效性验证结果和第二读取设置数据的有效性验证结果来确定与第一读取设置数据和第二读取设置数据中的一个对应的有效数据；以及
缓冲器，被配置为存储从转储控制逻辑提供的有效数据。
20.根据权利要求19所述的非易失性存储器设备，其中，非易失性存储器设备是垂直NAND闪速存储器设备，使得第一存储器面和第二存储器面中的每个包括在垂直方向上堆叠以形成单元串的NAND闪速存储器单元。
CN202010533633.4A 2019-07-31 2020-06-12 非易失性存储器设备和控制其初始化的方法 Pending CN112309475A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0092925 2019-07-31
KR1020190092925A KR20210014896A (ko) 2019-07-31 2019-07-31 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 초기화 제어 방법

Publications (1)

Publication Number Publication Date
CN112309475A true CN112309475A (zh) 2021-02-02

Family

ID=74260096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010533633.4A Pending CN112309475A (zh) 2019-07-31 2020-06-12 非易失性存储器设备和控制其初始化的方法

Country Status (3)

Country Link
US (1) US11003393B2 (zh)
KR (1) KR20210014896A (zh)
CN (1) CN112309475A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504138B2 (ja) * 2004-09-03 2010-07-14 株式会社東芝 記憶システム及びそのデータコピー方法
JP5099674B2 (ja) 2006-12-25 2012-12-19 三星電子株式会社 半導体集積回路
KR100871703B1 (ko) 2007-02-27 2008-12-08 삼성전자주식회사 불휘발성 메모리 장치 및 그 구동방법
KR100855994B1 (ko) 2007-04-04 2008-09-02 삼성전자주식회사 플래시 메모리 장치 및 그 구동방법
KR100909358B1 (ko) * 2007-04-16 2009-07-24 삼성전자주식회사 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법
KR100898673B1 (ko) 2007-08-08 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 동작 방법
JP2011040136A (ja) * 2009-08-13 2011-02-24 Toshiba Corp 半導体記憶装置
KR101212679B1 (ko) 2010-12-30 2012-12-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102024661B1 (ko) 2013-01-24 2019-09-25 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 독출 방법
JP2014175028A (ja) * 2013-03-08 2014-09-22 Toshiba Corp 不揮発性半導体記憶装置
KR102128825B1 (ko) * 2013-12-11 2020-07-01 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR102504763B1 (ko) 2016-02-05 2023-03-02 에스케이하이닉스 주식회사 데이터 저장 장치

Also Published As

Publication number Publication date
US20210034295A1 (en) 2021-02-04
KR20210014896A (ko) 2021-02-10
US11003393B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
CN107068190B (zh) 修正编程电压的存储器设备编程方法
US20110216587A1 (en) Nonvolatile memory device, methods of programing the nonvolatile memory device and memory system including the nonvolatile memory device
US11651822B2 (en) Method of operating nonvolatile memory device, nonvolatile memory device performing the same and method of operating memory system using the same
CN112860178B (zh) 存储器装置、存储器控制器、存储器系统及其操作方法
US7944747B2 (en) Flash memory device and method for programming flash memory device having leakage bit lines
KR20190093370A (ko) 반도체 메모리 장치 및 그 동작 방법
US10672481B2 (en) Semiconductor memory device and operating method thereof
CN113010459A (zh) 存储器系统、存储器控制器以及操作存储器系统的方法
US10679705B2 (en) Controller and operating method thereof
US11056200B2 (en) Nonvolatile memory device and method of controlling initialization of the same
US11610631B2 (en) Methods of operating nonvolatile memory devices, methods of operating storage device and storage devices
CN113806254B (zh) 存储器系统、存储器控制器及存储器系统的操作方法
US11693595B2 (en) Method of operating host and memory system connected thereto
CN112925476B (zh) 存储器系统、存储器控制器及其操作方法
CN112309475A (zh) 非易失性存储器设备和控制其初始化的方法
JP4637526B2 (ja) メモリカードおよび不揮発性記憶装置
CN112599174A (zh) 控制非易失性存储器器件的初始化的方法以及存储器系统
US11656790B2 (en) Memory system, memory controller, and operation method of memory system
US11237767B2 (en) Memory system, memory controller and method for operating memory controller
CN113961141B (zh) 存储器系统、存储器控制器以及操作存储器系统的方法
CN114201110B (zh) 存储器系统及其操作方法
US20230195367A1 (en) Memory system, memory controller, and operation method of memory system
US20230376211A1 (en) Controller for controlling one-time programmable memory, system, and operation method thereof
CN118116444A (zh) 存储器装置及其操作方法以及验证结果发生器
CN115346584A (zh) Nand闪存、写入和读取方法及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination