CN112309447A - 存储装置以及写入方法 - Google Patents

Abstract

一种存储装置包含一存储元件、一选择开关及写入电路。该存储元件的一介电层连接于两层导电层之间，并且两层导电层各自具有可熔断的一突出部。写入电路施加第一写入信号至存储元件，导致在介电层之中邻近两导电层之间的可击穿部分电短路；施加第二写入信号至存储元件，导致两导电层各自的突出部熔断。

Description

存储装置以及写入方法

技术领域

本发明有关于一种存储装置。特别是关于一种非易失性的存储装置以及其写入方法。

背景技术

存储器是电子计算机中的重要组成元件，随着各种应用的情况不同，发展出了许多不同的存储器架构。包含属于非易失性存储的只读存储器，只读存储器在装置断电后仍可记录其中的数据。然而，随着存储器体积的缩小，存储器的写入电压越来越接近读取电压，储存数据的装置及方法更受到重视。

发明内容

本揭示文件提供一种存储装置包含多个存储元件、多个选择开关以及写入电路。多个选择开关分别耦接至该些存储元件。写入电路通过该些选择开关将一写入信号输入至该些存储元件其中一者。该些存储元件各自包含第一导电层、第二导电层以及介电层。第一导电层耦接该些选择开关其中一者，该第一导电层用以接收该写入信号，该第一导电层具有一第一突出部。第二导电层耦接至一系统低电压，该第二导电层与该第一导电层位于不同层，该第二导电层具有一第二突出部位置对应该第一突出部。介电层设置于该第一导电层以及该第二导电层之间，该介电层包含一可击穿部分设置于该第一突出部与该第二突出部之间。

本揭示文件提供一种写入方法，用于一存储装置，其包含至少一存储元件，该至少一存储元件各自包含一第一导电层、一第二导电层以及一介电层，该第一导电层具有一第一突出部，该第二导电层具有一第二突出部，该介电层包含一可击穿部分设置于该第一突出部与该第二突出部之间，该写入方法包含：选择性地提供一第一写入信号或一第二写入信号至该第一导电层。其中该第一写入信号高于一第一临界电压电位且低于一第二临界电压电位，该第一写入信号用以由该第一突出部传送至该第二突出部并且击穿该介电层的该可击穿部分，使得该第一导电层与该第二导电层短路。其中该第二写入信号的电压高于该第二临界电压电位，该第二写入信号用以由该第一突出部传送至该第二突出部，使得该第一突出部与该第二突出部分别熔断，进而使得该第一导电层与该第二导电层断路。

综上所述，本揭露的存储装置及写入方法提供一种存储装置及其写入方法，可将存储装置中的存储器单元编程为逻辑状态「1」以及逻辑状态「0」的其中之一。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

为使本揭露之上述和其他目的、特征、优点与实施例能更明显易懂，所附图式之说明如下：

图1为依据本发明实施例所示的存储装置的示意图。

图2A为依据本发明实施例所示的存储器单元的俯视图的示意图。

图2B为依据本发明实施例所示的存储器单元的侧视图的示意图。

图3为依据本发明实施例所示的写入电路判断欲写入的存储器单元的流程图。

图4A为依据本发明实施例所示的存储器单元进行写入操作时第一编程状态的相关信号时序图。

图4B为依据本发明实施例所示的存储器单元进行写入操作时第二编程状态的相关信号时序图。

图5A为依据本发明实施例所示的存储器单元在第一编程状态的俯视图的示意图。

图5B为依据本发明实施例所示的存储器单元在第一编程状态的侧视图的示意图。

图6A为依据本发明实施例所示的存储器单元在第二编程状态的俯视图的示意图。

图6B为依据本发明实施例所示的存储器单元在第二编程状态的侧视图的示意图。

为使本揭露之上述和其他目的、特征、优点与实施例能更明显易懂，所附符号之说明如下：

100:存储装置

110:存储元件

120:选择开关

130:写入电路

140:选择电路

150:读取电路

BL1,BL2:位元线

WL1,WL2:字元线

LL1,LL2:储存线

MC11,MC12,MC21,MC22:存储器单元

WR:写入信号

Vss:系统低电压

211:介电层

211a:可击穿部分

213:第一导电层

213a:第一突出部

215:第二导电层

215a:第二突出部

217:漏极

219:金属层

221:系统低电压

223:基底

225:栅极介电层

227:介电材料

229,231:保护层

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

下文系举实施例配合附图作详细说明，以更好地理解本发明的态样，但所提供之实施例并非用以限制本发明所涵盖的范围，而结构操作之描述非用以限制其执行之顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，图式仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。

本发明说明书和附图中使用的元件编号和信号编号中的索引1～n，只是为了方便指称个别的元件和信号，并非有意将前述元件和信号的数量局限在特定数目。在本发明说明书和图式中，若使用某一元件编号或信号编号时没有指明该元件编号或信号编号的索引，则代表该元件编号或信号编号是指称所属元件群组或信号群组中不特定的任一元件或信号。

此外，在本文中所使用的用词『包含』、『包括』、『具有』、『含有』等等，均为开放性的用语，即意指『包含但不限于』。此外，本文中所使用的『和/或』，包含相关列举项目中一或多个项目的任意一个以及其所有组合。

于本文中，当一元件被称为『连接』或『耦接』时，可指『电性连接』或『电性耦接』。『连接』或『耦接』亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用『第一』、『第二』、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。

请参阅图1，其为依据本发明实施例所示的存储装置100的示意图。如图1所示，存储装置100包含多个存储器单元MC11～MC22，每一存储器单元MC11～MC22用以储存一个位元数据。于一些实施例中，存储器单元MC11～MC22为非易失性的存储器单元，例如，只读存储器(Read only memory；ROM)或其他具相等性的非易失性存储器单元。于图1中示意性地示出了四个存储器单元MC11～MC22，但本发明并不以此为限。

实际应用中，存储装置100可包含许多存储器单元，举例来说，一百万元组(Megabyte)的存储装置100中便包含了2²³个(8*1024*1024)存储器单元，图示中为说明上方便，示出了其中四个存储单元MC11～MC22。值得注意的是，存储单元MC11～MC22的数量以及各个存储器单元处所对应到的字元线WL数量、位元线BL数量、储存线LL数量皆可依实际需求进行调整，图1中所示的仅为示例，并非用以限定本发明。

在一些实施例中，每一存储单元MC11～MC22分别耦接至与其相对应的字元线WL1～WL2、位元线BL1～BL2以及储存线LL1～LL2。并且，位元线BL1～BL2耦接至选择电路140，字元线WL1～WL2耦接至写入电路130，储存线LL1～LL2耦接至与系统低电压Vss接的读取电路150。

在一些实施例中，选择电路140用以选择欲写入或读取的存储器单元MC11～MC22。写入电路130用以提供写入信号至欲写入的存储器单元MC11～MC22以将数据储存至存储器单元MC11～MC22。读取电路150用以读取欲读取的存储器单元MC11～MC22。电路可以提供写入信号至存储单元MC11，借此在存储单元MC11当中储存数据，在后续实施例有完整说明。

在一些实施例中，如图1所示，存储器单元MC11包含选择开关120以及存储元件110。需注意的是，存储器单元MC12、MC21以及MC22也包含选择开关120以及存储元件110，存储器单元MC12、MC21以及MC22的内部架构与存储单元MC11大致相同，后续实施例中为了说明的简洁仅以存储器单元MC11进行举例。

请参阅图2A以及图2B，图2A为依据本发明实施例所示的存储器单元MC11的俯视图的示意图。图2B为依据本发明实施例所示的存储器单元MC11的侧视图的示意图。

如图2B所示，存储器单元MC11包含选择开关120及存储元件110，选择开关120耦接至存储元件110。存储元件110包含第一导电层213、第一导电层213延伸的第一突出部213a、介电层211、介电层211之中的可击穿部分211a、第二导电层215以及第二导电层215延伸的第二突出部215a。其中，介电层211连接于第一导电层213及第二导电层215之间，并且可击穿部分211a连接于第一突出部213a及第二突出部215a之间。并且，存储单元MC11更包含基底223、栅极介电层(Gate Insulator；GI)225、介电材料(Inter-Layer Dielectric；ILD)227、金属层219以及保护层229、231。如图2A所示，存储单元MC11包含第一导电层213、第二导电层215，其中第一导电层213与第二导电层215耦接。并且第一导电层213耦接于选择开关120的漏极217，第二导电层215耦接于系统低电压221。

于一些实施例中，选择开关120可为薄膜晶体管(Thin-Film Transistor；TFT)，介电层211可为单层氮化硅(SiNx)。

请一并参阅图1、图3、图4A、图4B、图5A、图5B、图6A以及图6B。图3为依据本发明实施例所示的写入电路130判断欲写入的存储器单元MC11的流程图。图4A为依据本发明实施例所示的存储器单元MC11进行写入操作时第一编程状态的相关信号时序图。图4B为依据本发明实施例所示的存储器单元MC11进行写入操作时第二编程状态的相关信号时序图。举例来说，第一编程状态是指存储器单元MC11被编程为低阻值(当读取时具有高读取电流)，可以用来代表逻辑状态「1」；第二编程状态是指存储器单元MC11被编程为高阻值(当读取时具有低读取电流)，可以用来代表逻辑状态「0」，但本揭示文件并不此为限。

图5A及图5B分别为依据本发明实施例所示的存储器单元MC11在第一编程状态的俯视图及侧视图的示意图。图6A及图6B分别为依据本发明实施例所示的存储器单元MC11在第二编程状态的俯视图及侧视图的示意图。

在流程S300中，写入电路130判断欲编程的存储器单元。当欲编成存储器单元MC11，选择电路140选取存储器单元MC11，使得选择开关120开启并且建立从位元线BL1到存储器元件110的导电路径。

在编成存储单元MC11之前，存储元件110中的第一导电层213以及第二导电层215之间的阻抗高，电流无法在第一导电层213以及第二导电层215之间流动，存储元件110为开路。

根据要写入存储元件110的编程数据为何，写入电路130会提供不同的写入信号WR至存储器单元MC11。于一实施例中，写入电路130提供的写入信号WR的电压大小相对于第一临界电压以及第二临界电压将对存储器单元MC11进行不同的操作。当写入信号WR的电压低于第一临界电压，此时可能为读取状态或是不进行写入；当写入信号WR的电压高于第一临界电压且低于第二临界电压，此时可将存储器单元MC11编程为第一编程状态；另一方面，当写入信号WR的电压高于第二临界电压，此时将存储器单元MC11编程为第二编程状态。其中，第二临界电压大于第一临界电压。

接续流程S300。在流程S310中，欲编程存储器单元MC11至第一编程状态，例如写入电路130欲写入逻辑状态「1」至存储器单元MC11。写入电路130提供具有电压幅值大于第一临界电压并且小于第二临界电压的第一写入信号WR至存储元件110的第一导电层213，使得第一写入信号WR击穿存储元件110之中邻近第一导电层213以及第二导电层215之间的可击穿部分211a，导电路径在介电层211之中的可击穿部分211a形成，如图5B的网点所示。因此，电流可以经由可击穿部分211a在第一导电层213的第一突出部213a以及第二导电层215的第二突出部215a之间流动。

请参阅图2B，写入电路130提供的写入信号WR可以在第一导电层213与第二导电层215两者之间(跨越介电层211)形成一电压差，例如，假设写入信号WR的电压为小于第一临界电压(如此实施例中假设第一临界电压介于13伏特至16伏特之间)时，例如第一导电层213接收到5伏特的写入信号WR的电压，然而，第一导电层213接收到的5伏特的写入信号WR无法通过介电层211传递至第二导电层215，因此，在此情形中，第二导电层215的电压会与其耦接的系统低电压221的电压一致，例如，0伏特。如此，第一导电层213与第二导电层215之间的电压差为5伏特。

也就是说，当写入信号WR尚未超过第一临界电压时，写入信号WR不会对存储元件110进行编程，存储元件110未编程时的结构如图2A及图2B所示。在此情况下，若读取电路150读取存储器单元MC11，选择电路140会将选择开关120开启。因此，存储器单元MC11的阻抗会受到存储元件110的状态影响。在这个情形中，存储元件110的第一导电层213与第二导电层215被介电层211隔开，读取信号无法通过介电层211。如此，读取电路150无法接收流过存储器单元MC11的电流(或者收到较低的读取电压)，读取电路150判断在存储器单元MC11储存的数据为逻辑「0」。

由于介电层211位于第一导电层213与第二导电层215两者之间，在一些实施例中，当写入电路130提供的写入信号WR具有较高电压(例如远高于上述的5伏特)，此写入信号WR可以使介电层211的可击穿部分211a介电崩溃，在第一导电层213与第二导电层215之间经过可击穿部分211a形成导通路径。

例如，假设写入信号WR的电压为17伏特时，此时写入信号WR的电压大于电击穿介电层211中的可击穿部分211a的第一临界电压(如此实施例中假设第一临界电压介于13伏特至16伏特之间)，第一导电层213接收到14伏特的写入信号WR，并且写入信号WR使第一导电层213与第二导电层215之间的可击穿部分211a介电崩溃。

可击穿部分211a的厚度是由介电层211(单层氮化硅)的厚度所决定，因此，调整介电层211(单层氮化硅)的厚度与第一临界电压的大小为正相关。

于一些实施例中，存储元件110中的介电层211可以具有介于大约33nm至大约37nm的厚度的单层氮化硅，并且前述的单层氮化硅的厚度可以使存储元件110的第一临界电压介于13伏特至16伏特。

借由限制存储元件110中的介电层211的厚度以决定导致介电层211介电崩溃的第一临界电压。

请一并参阅流程S312，由于上述写入信号WR所施加的电压使得可击穿部分211a介电崩溃，进而使存储元件110中的第一导电层213与第二导电层215为电短路状态，也就是将存储元件110设定为短路状态，于此实施立中短路状态下的存储元件110可以作为存储单元MC11的第一编程状态。

于一些实施例中，第一写入信号WR击穿可击穿部分211a，是指将可击穿部分211a由非晶硅状态(相对导电性低)改变为多晶硅状态(相对导电性高)，使得该第一突出部213a与该第二突出部215a等效具有电短路现象。

于另一些实施例中，第一写入信号WR击穿可击穿部分211a，是指写入信号WR通过厚度较薄的可击穿部分211a时，使得可击穿部分211a融断，进而使第二突出部215a与第一突出部213a之间直接接触(不再被介电层211所分隔)，借此达到第一突出部213a与该第二突出部215a等效短路。

在流程S312中，将存储器单元MC11编程至第一编程状态之后，当读取电路150进行读取时，选择电路140会将选择开关120开启。因此，存储器单元MC11的阻抗会受到存储元件110的状态影响。在这个情形中，存储元件110已经被设定在短路状态，存储器单元MC11的阻抗就会低。如此，读取电路150可接收流过存储器单元MC11的读取电流，此时将会产生较大的读取电流，读取电路150判断在存储器单元MC11储存的数据为逻辑「1」。

接续流程S300。在流程S320中，欲编程存储器单元MC11至第二编程状态，例如写入电路130欲写入逻辑状态「0」至存储器单元MC11。当写入电路130提供具有较高电压的写入信号WR至存储元件110，需特别说明的是，当编程存储器单元MC11至第二编程状态时，写入电路130提供的写入信号WR的电压以及电流，需要高于前述实施例欲写入第一编程状态时采用的写入信号WR的电压以及电流。

于此实施例中，于流程S320中，写入电路130提供的写入信号WR的电压将大于第二临界电压，于此实施例中，第二临界电压可以设定为20伏特。举例来说，写入电路130提供的写入信号WR的电压可以是23伏特并且具有相对大的电流，写入信号WR的电流将明显大于10毫安培(mA)，例如15毫安培(mA)至500毫安培(mA)。

此时，具有大电压及大电流的写入信号WR将使第一导电层213及第二导电层215之间的可击穿部分211a介电崩溃，在此大电流的写入信号WR将会流经宽度较小的第一突出部213a及第二突出部215a，将会有电流密集的效果，使得大电流密集通过宽度较小的第一突出部213a以及第二突出部215a，使第一突出部213a以及第二突出部215a的温度大幅提高进而熔断，如图6A以及图6B所示。

如图6A以及图6B，由于存储元件110中的第一突出部213a以及第二突出部215a已经熔断，请一并参考流程S322，使得存储元件110中的第一导电层213与第二导电层215为开路状态，存储元件110亦为开路状态，并且存储元件110的开路状态为存储器单元MC11的第二编程状态。

也就是说，欲写入第二编程状态时，写入电路130提供的写入信号WR具有较高电压(例如大于20伏特)及较高电流幅值(例如高于10毫安培)，可以在第一导电层213与第二导电层215两者之间(跨越介电层211)形成一电压差，写入信号WR经过第一突出部213a传输至第二突出部215a，写入信号WR具有高电压以及大电流时，使得在第一突出部213a及第二突出部215a的区域产生高温，导致第一突出部213a及第二突出部215a分别熔断，使得存储元件110进入开路状态。在其它技术中，若未设置宽度较小的突出部，在第一导电层213以及第二导电层215之间的熔断可能不会发生，因为热/温度会散布在存储元件110的不同部分，如此便无法编程为开路状态。

于一些实施例中，存储元件110中的第一导电层213的第一宽度及第一突出部213a的第二宽度的比例为"4:1"。当第一宽度小于等于20μm，第二宽度小于等于5μm，使得导致存储元件110断路的第二临界电压大约为20伏特。

请一并参阅图2A，借由限制存储元件110中的第一导电层213及第二导电层215的第一宽度与第一突出部213a及第二突出部215a的第二宽度之间的比率以决定导致第一突出部213a及第二突出部215a熔断的第二临界电压。并且第二临界电压亦为导致存储元件110开路的临界电压。

于一些实施例中，借由限制第一导电层213及第二导电层215的第一宽度大于第一突出部213a及第二突出部215a的第二宽度以决定导致第一突出部213a及第二突出部215a熔断的第二临界电压。并且第二临界电压亦为导致存储元件110开路的临界电压。

并且，限制第二临界电压大于第一临界电压，使得存储元件110的编程可以为电短路或开路，对应至存储器单元MC11的编程状态为低阻抗或高阻抗。

在流程S322中，将存储器单元MC11编成至第二编程状态之后，当读取电路150进行读取时，选择电路140会将选择开关120开启。因此，存储器单元MC11的阻抗会受到存储元件110的状态影响。在这个情形中，存储元件110为开路，存储器单元MC11等效具有高阻抗。如此，读取电压无法通过开路状态下的存储器单元MC11，相对地读取电流较小，读取电路150便可判断在存储器单元MC11储存的数据为逻辑「0」。

综上所述，本揭露的存储装置及写入方法提供一种存储装置及其写入方法，可将存储装置中的存储器单元编成为逻辑状态「1」以及逻辑状态「0」的其中之一，并且逻辑状态已为「1」的存储器单元仍然可以通过流程S320进一步编程至逻辑状态「0」，如此一来，存储器单元可以具有额外的一次改变编程状态的可能性。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种存储装置，其特征在于，包含：

多个存储元件；

多个选择开关，分别耦接至该些存储元件；以及

一写入电路，通过该些选择开关将一写入信号输入至该些存储元件其中一者；

其中，该些存储元件各自包含：

一第一导电层，耦接该些选择开关其中一者，该第一导电层用以接收该写入信号，该第一导电层具有一第一突出部；

一第二导电层，耦接至一系统低电压，该第二导电层与该第一导电层位于不同层，该第二导电层具有一第二突出部位置对应该第一突出部；以及

一介电层设置于该第一导电层以及该第二导电层之间，该介电层包含一可击穿部分设置于该第一突出部与该第二突出部之间。

2.如权利要求1所述的存储装置，其特征在于，当该写入电路提供之该写入信号的电压高于一第一临界电压电位且低于一第二临界电压电位时，该写入信号经由该第一突出部传送至该第二突出部并且击穿该介电层之该可击穿部分，使得该第一导电层与该第二导电层短路。

3.如权利要求2所述的存储装置，其特征在于，当该写入电路提供之该写入信号的电压高于该第一临界电压电位且低于该第二临界电压电位时，该写入电路提供之该写入信号之电流低于一熔断电流电位。

4.如权利要求2所述的存储装置，其特征在于，当该写入电路提供之该写入信号的电压高于该第二临界电压电位时，该写入信号经由该第一突出部传送至该第二突出部，使得该第一突出部与该第二突出部分别熔断，进而使得该第一导电层与该第二导电层断路。

5.如权利要求4所述的存储装置，其特征在于，当该写入电路提供之该写入信号的电压高于该第二临界电压电位时，该写入电路提供之该写入信号之电流高于一熔断电流电位。

6.如权利要求1所述的存储装置，其特征在于，该第一导电层具有一第一宽度，该第一突出部具有一第二宽度，该第二宽度小于该第一宽度。

7.如权利要求6所述的存储装置，其特征在于，该第二宽度小于等于5μm。

8.如权利要求6所述的存储装置，其特征在于，该第一宽度与该第二宽度之比例为4:1。

9.如权利要求1所述的存储装置，其特征在于，该介电层之厚度介于33nm至37nm。

10.一种写入方法，用于一存储装置，其包含至少一存储元件，该至少一存储元件各自包含一第一导电层、一第二导电层以及一介电层，该第一导电层具有一第一突出部，该第二导电层具有一第二突出部，该介电层包含一可击穿部分设置于该第一突出部与该第二突出部之间，其特征在于，该写入方法包含：

选择性地提供一第一写入信号或一第二写入信号至该第一导电层，

其中该第一写入信号高于一第一临界电压电位且低于一第二临界电压电位，该第一写入信号用以由该第一突出部传送至该第二突出部并且击穿该介电层的该可击穿部分，使得该第一导电层与该第二导电层短路，

其中该第二写入信号的电压高于该第二临界电压电位，该第二写入信号用以由该第一突出部传送至该第二突出部，使得该第一突出部与该第二突出部分别熔断，进而使得该第一导电层与该第二导电层断路。

Images