一种源极驱动电路、显示装置及像素驱动方法
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种源极驱动电路、显示装置及像素驱动方法。
背景技术
有机发光显示装置的发光元件为有机发光二极管,其是一种自主发光的电流型发光元件,在像素驱动电路中驱动晶体管的驱动下发光,其中,流经有机发光元件的驱动电流的大小与驱动晶体管的阈值电压Vth相关,为了避免阈值电压Vth漂移造成流经有机发光元件的电流大小存在差异的问题出现,通常在驱动过程中对阈值电压Vth进行补偿。
目前阈值电压Vth的补偿方法包括内部补偿和外部补偿,其中,内部补偿通过在像素驱动电路中添加薄膜晶体管以及对应信号线的方式来实现阈值电压Vth的补偿,外部补偿通过在非显示区设置补偿电路,通过全局补偿方式实现阈值电压Vth的补偿。但内部补偿方式会增大像素驱动电路的占用空间,增大显示装置的面积,减小显示装置的分辨率。
发明内容
本发明提供一种源极驱动电路、显示装置及像素驱动方法,实现像素驱动电路中驱动晶体管阈值电压的外部补偿,提升显示面板中像素驱动电路的均一性。
第一方面,本发明实施例提供了一种源极驱动电路,包括:
电压隔离模块、电压跟随模块、第一分压模块、第二分压模块、第一开关模块、第二开关模块、第三开关模块、第四开关模块、第五开关模块、第六开关模块和电流源;
其中,所述电压隔离模块电连接于第一节点和第二节点之间;所述电压隔离模块用于隔离所述第一节点的电压和所述第二节点的电压;
所述电压跟随模块的第一端电连接所述第二节点,所述电压跟随模块的第二端电连接第三节点,所述电压跟随模块的第三端电连接第四节点;所述电压跟随模块用于在数据写入阶段,实现所述第三节点的电压跟随所述第二节点的电压变化;
所述第一分压模块电连接于所述第三节点和正电源信号端之间;所述第一分压模块用于调节所述第三节点的电压;所述第二分压模块电连接于所述第四节点和负电源信号端之间;所述第二分压模块用于调节所述第四节点的电压;
所述第一开关模块电连接于所述第二节点和所述第四节点之间;所述第一开关模块用于在复位和初始化阶段导通所述第二节点和所述第四节点;所述第二开关模块电连接于所述第四节点和所述负电源信号端之间;所述第二开关模块用于在数据写入阶段导通所述第四节点和所述负电源信号端;所述第三开关模块电连接于第五节点和所述正电源信号端之间,所述第五节点和所述第一节点电连接像素驱动电路;所述第三开关模块用于在复位和初始化阶段导通所述第五节点和所述正电源信号端;所述第四开关模块电连接于所述第三节点和所述第五节点之间;所述第四开关模块用于在数据写入阶段导通所述第三节点和所述第五节点;所述第五开关模块电连接于所述第一节点和复位信号端之间;所述第五开关模块用于在复位和初始化阶段导通所述第一节点和所述复位信号端;所述第六开关模块电连接于所述第一节点和所述电流源之间;所述第六开关用于在数据写入阶段导通所述第一节点与所述电流源;
所述电流源电连接于所述第六开关模块和所述负电源信号端之间;所述电流源用于提供数据电流。
第二方面,本发明实施例还提供了一种显示装置,包括源极驱动单元和像素驱动单元,所述源极驱动单元包括多个上述第一方面所述的源极驱动电路,所述像素驱动单元包括多个像素驱动电路;每个所述源极驱动电路电连接至少一个所述像素驱动电路;
所述像素驱动电路包括驱动晶体管、第七开关模块、第八开关模块、第九开关模块和电量存储模块;
所述第七开关模块电连接于所述驱动晶体管的栅极与对应所述源极驱动电路中的所述第五节点之间,所述第七开关模块用于在复位和初始化阶段以及数据写入阶段,导通所述驱动晶体管的栅极和对应所述源极驱动电路中的所述第五节点;
所述第八开关模块电连接于所述驱动晶体管的漏极与对应所述源极驱动电路中的所述第一节点之间,所述第八开关模块用于在复位和初始化阶段以及数据写入阶段,导通所述驱动晶体管的漏极以及对应所述源极驱动电路中的所述第一节点;
所述第九开关模块电连接于所述驱动晶体管的漏极与发光二极管的阳极之间,所述第九开关模块用于在复位和初始化阶段以及发光阶段导通所述驱动晶体管的漏极与所述发光二极管的阳极;
所述电量存储模块电连接于所述驱动晶体管的栅极与第一电压信号端之间,所述电量存储模块用于调节所述驱动晶体管的栅极电压;
所述驱动晶体管的源极电连接正电源信号端;所述驱动晶体管用于在发光阶段驱动所述发光二极管发光。
第三方面,本发明实施例还提供了一种像素驱动方法,应用于上述第二方面所述的显示装置,像素驱动方法包括:
在复位和初始化阶段,所述第一开关模块、所述第三开关模块、所述第五开关模块、第七开关模块、第八开关模块和所述第九开关模块导通,建立各源极驱动电路中第一节点、第二节点、第三节点、第四节点和第五节点的初始电压;复位像素驱动电路中的驱动晶体管;调节所述第一电压信号输出端的输出电压为预设初始电压;
在数据写入阶段,所述第一开关模块、所述第三开关模块、所述第五开关模块截止、第二开关模块、第四开关模块和第六模块导通,建立由所述驱动晶体管、所述第七开关模块、所述第八开关模块、电压隔离模块、电压跟随模块构成的环路,所述环路中的电流等于电流源输出的电流;所述电量存储模块充电;
在发光阶段,所述第七开关模块和所述第八开关模块截止,按照预设要求调节所述第一电压信号输出端的输出电压,所述第九开关模块导通,所述驱动晶体管、所述第九开关模块和发光二极管构成电流通路,所述电量存储模块保持所述驱动晶体管的栅极电压不变,驱动晶体管的驱动电流驱动所述发光二极管发光。
本发明实施例提供的源极驱动电路中,电压隔离模块电连接于第一节点和第二节点之间,电压跟随模块的第一端电连接第二节点,第二端电连接第三节点,第三端电连接第四节点,第一分压模块电连接于第三节点和正电源信号端之间,第二分压模块电连接于第四节点和负电源信号端之间,第一开关模块电连接于第二节点和第四节点之间,第二开关模块电连接于第四节点和负电源信号端之间,第三开关模块电连接于第五节点和正电源信号端之间,第五节点和第一节点电连接像素驱动电路,第四开关模块电连接于第三节点和第五节点之间,第五开关模块电连接于第一节点和复位信号端之间,第六开关模块电连接于第一节点和电流源之间,电流源电连接于第六开关模块和负电源信号端之间,使得源极驱动电路能够与像素驱动电路中的驱动晶体管构建环路,流经驱动晶体管的驱动电流等于电流源的数据电流,从而实现驱动晶体管阈值电压漂移的外部补偿,提升了显示装置中像素驱动电路的均一性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1是本发明实施例提供的一种源极驱动电路的结构示意图;
图2是本发明实施例提供的又一种源极驱动电路的结构示意图;
图3是本发明实施例提供的又一种源极驱动电路的结构示意图;
图4是本发明实施例提供的又一种源极驱动电路的结构示意图;
图5是本发明实施例提供的又一种源极驱动电路的结构示意图;
图6是本发明实施例提供的又一种源极驱动电路的结构示意图;
图7是本发明实施例提供的一种显示装置的结构示意图;
图8是本发明实施例提供的一种源极驱动电路与像素驱动电路的连接结构示意图;
图9是图8中电路的一种时序图;
图10是本发明实施例提供的一种时序图;
图11是本发明实施例提供的又一种源极驱动电路与像素驱动电路的连接结构示意图;
图12是图11中电路的一种时序图;
图13是本发明实施例提供的一种像素驱动方法的流程示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的一种源极驱动电路、显示装置及像素驱动方法的具体实施方式、结构、特征及其功效,详细说明如后。
本发明实施例提供了一种源极驱动电路,包括:
电压隔离模块、电压跟随模块、第一分压模块、第二分压模块、第一开关模块、第二开关模块、第三开关模块、第四开关模块、第五开关模块、第六开关模块和电流源;
其中,所述电压隔离模块电连接于第一节点和第二节点之间;所述电压隔离模块用于隔离所述第一节点的电压和所述第二节点的电压;
所述电压跟随模块的第一端电连接所述第二节点,所述电压跟随模块的第二端电连接第三节点,所述电压跟随模块的第三端电连接第四节点;所述电压跟随模块用于在数据写入阶段,实现所述第三节点的电压跟随所述第二节点的电压变化;
所述第一分压模块电连接于所述第三节点和正电源信号端之间;所述第一分压模块用于调节所述第三节点的电压;所述第二分压模块电连接于所述第四节点和负电源信号端之间;所述第二分压模块用于调节所述第四节点的电压;
所述第一开关模块电连接于所述第二节点和所述第四节点之间;所述第一开关模块用于在复位和初始化阶段导通所述第二节点和所述第四节点;所述第二开关模块电连接于所述第四节点和所述负电源信号端之间;所述第二开关模块用于在数据写入阶段导通所述第四节点和所述负电源信号端;所述第三开关模块电连接于第五节点和所述正电源信号端之间,所述第五节点和所述第一节点电连接像素驱动电路;所述第三开关模块用于在复位和初始化阶段导通所述第五节点和所述正电源信号端;所述第四开关模块电连接于所述第三节点和所述第五节点之间;所述第四开关模块用于在数据写入阶段导通所述第三节点和所述第五节点;所述第五开关模块电连接于所述第一节点和复位信号端之间;所述第五开关模块用于在复位和初始化阶段导通所述第一节点和所述复位信号端;所述第六开关模块电连接于所述第一节点和所述电流源之间;所述第六开关用于在数据写入阶段导通所述第一节点与所述电流源;
所述电流源电连接于所述第六开关模块和所述负电源信号端之间;所述电流源用于提供数据电流。
本发明实施例提供的源极驱动电路中,电压隔离模块电连接于第一节点和第二节点之间,电压跟随模块的第一端电连接第二节点,第二端电连接第三节点,第三端电连接第四节点,第一分压模块电连接于第三节点和正电源信号端之间,第二分压模块电连接于第四节点和负电源信号端之间,第一开关模块电连接于第二节点和第四节点之间,第二开关模块电连接于第四节点和负电源信号端之间,第三开关模块电连接于第五节点和正电源信号端之间,第五节点和第一节点电连接像素驱动电路,第四开关模块电连接于第三节点和第五节点之间,第五开关模块电连接于第一节点和复位信号端之间,第六开关模块电连接于第一节点和电流源之间,电流源电连接于第六开关模块和负电源信号端之间,使得源极驱动电路能够与像素驱动电路中的驱动晶体管构建环路,流经驱动晶体管的驱动电流等于电流源的数据电流,从而实现驱动晶体管阈值电压漂移的外部补偿,提升了显示装置中像素驱动电路的均一性。
以上是本申请的核心思想,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其他实施方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示装置器件结构的示意图并非按照一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度以及高度的三维空间尺寸。
图1是本发明实施例提供的一种源极驱动电路的结构示意图。如图1所示,源极驱动电路包括电压隔离模块100、电压跟随模块200、第一分压模块300、第二分压模块400、第一开关模块510、第二开关模块520、第三开关模块530、第四开关模块540、第五开关模块550、第六开关模块560和电流源600。
其中,电压隔离模块100电连接于第一节点A和第二节点B之间,电压隔离模块100用于隔离第一节点A的电压和第二节点B的电压。电压跟随模块200的第一端电连接第二节点B,电压跟随模块200的第二端电连接第三节点C,电压跟随模块200的第三端电连接第四节点D,电压跟随模块200用于在数据写入阶段,实现第三节点C的电压跟随第二节点B的电压变化。第一分压模块300电连接于第三节点C和正电源信号端VDD之间,第一分压模块300用于调节第三节点C的电压,第二分压模块400电连接于第四节点D和负电源信号端VEE之间,第二分压模块400用于调节第四节点D的电压。第一开关模块510电连接于第二节点B和第四节点D之间,第一开关模块510用于在复位和初始化阶段导通第二节点B和第四节点D,第二开关模块520电连接于第四节点D和负电源信号端VEE之间,第二开关模块520用于在数据写入阶段导通第四节点D和负电源信号端VEE,第三开关模块530电连接于第五节点E和正电源信号端VDD之间,第五节点E和第一节点A电连接像素驱动电路的驱动晶体管T,第三开关模块530用于在复位和初始化阶段导通第五节点E和正电源信号端VDD,第四开关模块540电连接于第三节点C和第五节点E之间,第四开关模块540用于在数据写入阶段导通第三节点C和第五节点E,第五开关模块550电连接于第一节点A和复位信号端VRST之间,第五开关模块550用于在复位和初始化阶段导通第一节点A和复位信号端VRST,第六开关模块560电连接于第一节点A和电流源600之间,第六开关模块560用于在数据写入阶段导通第一节点A与电流源600。电流源600电连接于第六开关模块560和负电源信号端VEE之间,电流源600用于提供数据电流。
值得注意的是,为更清楚的展示本实施例提供的源极驱动电路与像素驱动电路中驱动晶体管的电连接关系,在图1中示意出了像素驱动电路的驱动晶体管T,但其并不属于源极驱动电路。
需要说明的是,由于工艺的原因,不同位置的像素驱动电路中驱动晶体管的阈值电压会不一致,这种不一致会导致给驱动晶体管施加相同的直流栅偏压时提供至发光元件的电流不一致,因此需要补偿驱动晶体管的阈值电压漂移,提高像素驱动电路提供至发光元件的电流的一致性。针对上述问题,本实施例提供的源极驱动电路使得驱动晶体管T能够提供至发光元件一致的发光电流,实现驱动晶体管T的有效阈值补偿。
具体的,在复位和初始化阶段,第一开关模块510、第三开关模块530和第五开关模块550导通,第二开关模块520、第四开关模块540和第六开关模块560截止,电压隔离模块200隔离第一节点A的电压和第二节点B的电压,源极驱动电路可划分为无直接电性连接的第一支路10和第二支路20。
此时,第一节点A的电压VA=VRST,第五节点E的电压VE=VDD,第二节点B的电压VB和第四节点D的电压VD满足:VB=VD=VEE+V2,其中,V2为第二分压模块400的电压,第三节点C的电压VC=VDD-V1,其中,V1为第一分压模块300的电压。且对于像素驱动电路的驱动晶体管T,其栅极电压和源极电压均为VDD,即栅源电压VGS=0,因此无电流流过。
在数据写入阶段,第一开关模块510、第三开关模块530和第五开关模块550截止,第二开关模块520、第四开关模块540和第六开关模块560导通。由于在复位和初始化阶段,像素驱动电路的驱动晶体管T无电流流过,因此在数据写入阶段,第一节点A的驱动晶体管T一侧无电位上拉作用,而在第一节点A的电流源600一侧,第六开关模块560导通,存在电流源600的电位下拉作用,进而数据写入阶段开始后,第一节点A的电压下降。
第一节点A和第二节点B分别位于电压隔离模块100的两侧,第一节点A的电压下降,第二节点B的电压随之下降,第三节点C的电压在电压跟随模块200的作用下,跟随第二节点B的电压下降,第五节点E与第三节点C通过第四开关模块540电连接,第五节点E的电压随第三节点C电压的下降而下降,使得与第五节点E电连接的驱动晶体管T的栅极电压下降,驱动晶体管的栅源电压VGS<0,有电流流过驱动晶体管T,且该电流逐渐增大,直至等于电流源600输出的数据电流,源极驱动电路与像素驱动电路构成的环路正式建立,使得流经驱动晶体管T的电流与驱动晶体管T的阈值电压无关,实现驱动晶体管T的阈值补偿。
本实施例提供的源极驱动电路中,电压隔离模块电连接于第一节点和第二节点之间,电压跟随模块的第一端电连接第二节点,第二端电连接第三节点,第三端电连接第四节点,第一分压模块电连接于第三节点和正电源信号端之间,第二分压模块电连接于第四节点和负电源信号端之间,第一开关模块电连接于第二节点和第四节点之间,第二开关模块电连接于第四节点和负电源信号端之间,第三开关模块电连接于第五节点和正电源信号端之间,第五节点和第一节点电连接像素驱动电路,第四开关模块电连接于第三节点和第五节点之间,第五开关模块电连接于第一节点和复位信号端之间,第六开关模块电连接于第一节点和电流源之间,电流源电连接于第六开关模块和负电源信号端之间,使得源极驱动电路能够与像素驱动电路中的驱动晶体管构建环路,流经驱动晶体管的驱动电流等于电流源的数据电流,从而实现驱动晶体管阈值电压漂移的外部补偿,提升了显示装置中像素驱动电路的均一性。
图2是本发明实施例提供的又一种源极驱动电路的结构示意图。可选的,如图2所示,电压隔离模块100可以为电容MCAP。
需要说明的是,电容为电压隔离作用良好的单一元件,且结构简单、成本低,是一种较佳的电压隔离模块100结构。可以理解的是,此处仅以电容为例进行说明而非限定,在本实施例的其他实施方式中,电压隔离模块100还可以为其他结构,凡是能够实现电压隔离作用的结构均在本实施例的保护范围内。
示例性的,参见图2,电容MCAP可以为晶体管电容,晶体管电容包括栅极部G1、源极部S1和漏极部D1,源极部S1和漏极部D1电连接作为电容MCAP的第一电极,栅极部G1作为电容MCAP的第二电极。
需要说明的是,显示装置的功能电路中主要元件是晶体管,例如,栅极驱动电路以及像素驱动电路的主要元件均为晶体管,因此,显示装置的功能电路制备工艺中,晶体管的制备工艺最为成熟稳定,本实施例在显示装置的功能电路中原有晶体管的制备过程中,同时形成晶体管电容的栅极部、源极部和漏极部,再通过电极互联形成晶体管电容,无需专门设置晶体管电容的制备工艺及参数,有利于降低源极驱动电路的制备工艺难度。
如图2所示,可选的,电压跟随模块200可以为第一晶体管MSF,第一晶体管MSF的栅极电连接第二节点B,第一晶体管MSF的源极电连接第三节点C,第一晶体管MSF的漏极电连接第四节点D。
具体的,参见图1,在复位和初始化阶段,第一支路10存在:VDD-VEE=V1+V2+V3,其中,V1为第一分压模块300的电压,V2为电压跟随模块200的电压,V3为第二分压模块400的电压。更具体的,当电压跟随模块200为第一晶体管MSF时,根据晶体管电流计算公式:I=
,可得V2=Vsg=
。
在数据写入阶段,第二开关模块520导通,第一晶体管MSF的漏极与负电源信号端VEE连接,第一晶体管MSF作为源极跟随器,其源极电压跟随栅极电压变化,进而与其源极电连接的第三节点C的电压跟随与其栅极连接的第二节点B的电压变化。
需要说明的是,采用适当的电极连接方式时,晶体管具有源极跟随器功能,可实现电压跟随效果。
继续参见图2,第一分压模块300和第二分压模块400可以均为电阻。
具体的,参见图1,在复位和初始化阶段,第一支路10存在:VDD-VEE=V1+V2+V3,其中,V1为第一分压模块300的电压,V2为电压跟随模块200的电压,V3为第二分压模块400的电压。更具体的,当第一分压模块300和第二分压模块400均为电阻时,第一分压模块300的电压V1=I×R1,第二分压模块的电压V3=I×R2,其中,R1为第一分压模块300的电阻,R2为第二分压模块400的电阻,I为第一支路10中的电流。
进而如图2所示,对于第一分压模块300和第二分压模块400均为电阻,电压跟随模块200为第一晶体管MSF的情况存在:VDD-VEE=I×R1+
+ I×R2,其中,仅I为未知量,因此可基于上述公式计算获得第一支路10中的电流I,从而进一步获得第二节点B、第四节点D、第三节点C的电压,即第二节点B、第四节点D、第三节点C的初始电压。
可以理解的是,在本实施例的其他实施方式中,第一分压模块300和第二分压模块400可以均为晶体管,如图3所示。
具体的,参见图3,第一分压模块300和第二分压模块400均为晶体管,第一分压模块300为P型的第二晶体管MPD,第二分压模块400为N型的第三晶体管MND,第二晶体管MPD的栅极和漏极均与第三节点C电连接,第二晶体管MPD的源极电连接正电源信号端VDD,第三晶体管MND的栅极和漏极均与第四节点D电连接,第三晶体管MND的源极与负电源信号端VEE电连接。
可以理解的是,第二晶体管MPD和第三晶体管MND的类型不限于图3所示,在能够实现第二晶体管MPD和第三晶体管MND分压功能的前提下,第二晶体管MPD和第三晶体管MND的类型不限。
需要说明的是,在本实施例的其他实施方式中,第一分压模块300和第二分压模块400还可以为其他类型的负载,例如可随灰阶变动的电流源负载,凡是能够起到分压功能的负载形式均在本实施例的保护范围内。
在本实施例中,第一开关模块510、第二开关模块520、第三开关模块530、第四开关模块540、第五开关模块550和第六开关模块560可为任意具有开关功能的结构,示例性的,第一开关模块510、第二开关模块520、第三开关模块530、第四开关模块540、第五开关模块550和第六开关模块560可以均为常规开关,如图2和图3所示。
具体的,参见图2和图3,第一开关模块510为第一开关SW1,第二开关模块520为第二开关SW2,第三开关模块530为第三开关SW3,第四开关模块540为第四开关SW4,第五开关模块550为第五开关SW5,第六开关模块560为第六开关SW6。在复位和初始化阶段,第一开关SW1、第三开关SW3和第五开关SW5导通,第二开关SW2、第四开关SW4和第六开关SW6截止,如图2和图3所示。在数据写入阶段,第一开关SW1、第三开关SW3和第五开关SW5截止,第二开关SW2、第四开关SW4和第六开关SW6导通,如图4和图5所示。
在本实施例的其他实施方式中,第一开关模块510、第二开关模块520、第三开关模块530、第四开关模块540、第五开关模块550和第六开关模块560还可以均为晶体管。具体的,图6是本发明实施例提供的又一种源极驱动电路的结构示意图。如图6所示,第一开关模块510为第四晶体管W1,第二开关模块520为第五晶体管W2,第三开关模块530为第六晶体管W3,第四开关540为第七晶体管W4,第五开关模块550为第八晶体管W5,第六开关模块560为第九晶体管W6。
具体的,在复位和初始化阶段,第四晶体管W1、第六晶体管W3和第八晶体管W5导通,第五晶体管W2、第七晶体管W4和第九晶体管W6截止。在数据写入阶段,第四晶体管W1、第六晶体管W3和第八晶体管W5截止,第五晶体管W2、第七晶体管W4和第九晶体管W6导通。
需要说明的是,本实施例对第四晶体管W1、第五晶体管W2、第六晶体管W3、第七晶体管W4、第八晶体管W5和第九晶体管W6的类型不做具体限定,凡是能够实现各晶体管在特定阶段下的导通以及截至性能的类型组合均在本实施例的保护范围内。
示例性的,继续参见图6,第六晶体管W3和第七晶体管W4为第一类型晶体管,第四晶体管W1、第五晶体管W2、第八晶体管W5和第九晶体管W6为第二类型晶体管,第四晶体管W1、第七晶体管W4和第八晶体管W5的栅极均电连接第一控制信号端LA,第五晶体管W2、第六晶体管W3和第九晶体管W6的栅极均电连接第二控制信号端XLA。
复位和初始化阶段,第一控制信号端LA输出的第一控制信号和第二控制信号端XLA输出的第二控制信号控制第四晶体管W1、第六晶体管W3和第八晶体管W5导通,第五晶体管W2、第七晶体管W4和第九晶体管W6截止。
数据写入阶段,第一控制信号端LA输出的第一控制信号和第二控制信号端XLA输出的第二控制信号控制第四晶体管W1、第六晶体管W3和第八晶体管W5截止,第五晶体管W2、第七晶体管W4和第九晶体管W6导通。
如此,通过第一控制信号和第二控制信号即可实现第四晶体管W1、第五晶体管W2、第六晶体管W3、第七晶体管W4、第八晶体管W5和第九晶体管W6的导通和截止,在保证第四晶体管W1、第五晶体管W2、第六晶体管W3、第七晶体管W4、第八晶体管W5和第九晶体管W6的功能正常实现,源极驱动电路正常工作的前提下,减少了控制信号端的数量,简化了源极驱动电路的结构。
具体的,如图6所示,第六晶体管W3和第七晶体管W4例如可以为P型晶体管,第四晶体管W1、第五晶体管W2、第八晶体管W5和第九晶体管W6例如可以为N型晶体管,基于P型晶体管低电平导通特性以及N型晶体管高电平导通特性,可设置在复位和初始化阶段,第一控制信号端LA输出高电平信号,第二控制信号端LA输出低电平信号,以控制第四晶体管W1、第六晶体管W3和第八晶体管W5导通,第五晶体管W2、第七晶体管W4和第九晶体管W6截止,在数据写入阶段,第一控制信号端LA输出低电平信号,第二控制信号端LA输出高电平信号,以控制第四晶体管W1、第六晶体管W3和第八晶体管W5截止,第五晶体管W2、第七晶体管W4和第九晶体管W6导通。
图7是本发明实施例提供的一种显示装置的结构示意图。如图7所示,显示装置包括源极驱动单元1和像素驱动单元2,源极驱动单元1包括多个本发明任意实施例提供的源极驱动电路11,像素驱动单元2包括多个像素驱动电路21,每个源极驱动电路11电连接至少一个像素驱动电路21。
图8是本发明实施例提供的一种源极驱动电路与像素驱动电路的连接结构示意图。如图8所示,像素驱动电路21包括驱动晶体管T、第七开关模块SWP1、第八开关模块SWP2、第九开关模块SWP3和电量存储模块C1,第七开关模块SWP1电连接于驱动晶体管T的栅极与对应源极驱动电路11中的第五节点D之间,第七开关模块SWP1用于在复位和初始化阶段以及数据写入阶段,导通驱动晶体管T的栅极和对应源极驱动电路11中的第五节点D,第八开关模块SWP2电连接于驱动晶体管T的漏极与对应源极驱动电路11中的第一节点A之间,第八开关模块SWP2用于在复位和初始化阶段以及数据写入阶段,导通驱动晶体管T的漏极以及对应源极驱动电路11中的第一节点A,第九开关模块SWP3电连接于驱动晶体管T的漏极与发光二极管P的阳极之间,第九开关模块SWP3用于在发光阶段导通驱动晶体管T的漏极与发光二极管P的阳极,电量存储模块C1电连接于驱动晶体管T的栅极与第一电压信号端Va之间,电量存储模块C1用于调节驱动晶体管T的栅极电压,驱动晶体管T的源极电连接正电源信号端VDD,驱动晶体管T用于在发光阶段驱动发光二极管P发光。
需要说明的是,第七开关模块SWP1、第八开关模块SWP2、第九开关模块SWP3可为任意形式的开关结构,本实施例对此不作具体限定。示例性的,如图8所示,第七开关模块SWP1可以为第十晶体管,第十晶体管的栅极与第一扫描信号端WS1电连接,第十晶体管的第一极与对应源极驱动电路11的第五节点D电连接,第十晶体管的第二极与驱动晶体管T的栅极电连接,第八开关模块SWP2可以为第十一晶体管,第十一晶体管的栅极与第二扫描信号端WS2电连接,第十一晶体管的第一极与对应源极驱动电路11的第一节点A电连接,第十一晶体管的第二极与驱动晶体管T的漏极电连接,第九开关模块SWP3可以为第十二晶体管,第十二晶体管的栅极与第三扫描信号端BIAS电连接,第十二晶体管的第一极与驱动晶体管T的漏极电连接,第十二晶体管的第二极与发光元件P的阳极电连接。
还需要说明的是,像素驱动电路21的具体电路结构不限于图7和图8所示的4T1C结构,此处仅作为示例而非限定,可以理解的是,无论何种像素驱动电路,源极驱动电路11的第一节点A均与驱动晶体管T的漏极电连接,第五节点E均与驱动晶体管T的栅极电连接。
此外,此处仅以第一开关模块510、第三开关模块530、第五开关模块550和第二分压模块400为N型晶体管,第二开关模块520、第四开关模块540、第六开关模块560、第一分压模块300、第七开关模块SWP1、第八开关模块SWP2以及第九开关模块SWP3为P型晶体管,第一开关模块510、第三开关模块530、第五开关模块550同时采用第一控制信号端LA进行控制,第二开关模块520、第四开关模块540、第六开关模块560同时采用第二控制信号端XLA进行控制为例进行说明而非限定,本发明实施例提供的各部件的任意可选形式的组合均在本实施例的保护范围内。
本发明实施例提供的显示装置包括本发明任意实施例的源极驱动电路,具有本发明任意实施例提供的源极驱动电路的技术特征,其具有其所包括的源极驱动电路相同或相应的有益效果,此处不再赘述。
参见图7,多个像素驱动电路21呈矩阵排列,每个源极驱动电路11可以电连接一列像素驱动电路21。
需要说明的是,显示装置正常显示图像时通常采用逐行扫描方式,因此,同列像素驱动电路21分时扫描,与其电连接的源极驱动电路11可在不同时段内分别驱动对应的像素驱动电路21,无信号干扰等问题出现。
示例性的,继续参见图8,正电源信号端VDD可以复用为第一电压信号端Va。
如此,在保证像素驱动电路21中驱动晶体管T实现有效阈值电压补偿的前提下,减少了控制信号数量,减少了对应信号端的数量,简化了整体电路的电路结构以及信号设计。
示例性的,图9是图8中电路的一种时序图。需要说明的是,图9仅示意出了一行像素驱动电路的驱动时序,可以理解的是,多行像素驱动电路的驱动时序中,各行像素驱动电路的驱动时序与图9相同,仅需同时遵循逐行扫描要求即可,具体见图10,此处仅参照图9具体说明一行像素驱动电路的具体工作情况。如图8和图9所示,在复位和初始化阶段α,第一控制信号端LA提供高电平信号,第二控制信号端XLA提供低电平信号,第一开关模块510、第三开关模块530和第五开关模块550导通,第二开关模块520、第四开关模块540和第六开关模块560截止,第一扫描信号端WS1提供低电平信号,第二扫描信号端WS2提供低电平信号,第三扫描信号端BIAS提供低电平信号,第七开关模块SWP1、第八开关模块SWP2和第九开关模块SWP3导通,源极驱动电路11中第四开关模块540和电压隔离模块100将图8中整体电路隔离为左右两部分,与图2类似,不同点仅在于:图2仅示意出像素驱动电路中的驱动晶体管T,而图8则示意出了一种具体的像素驱动电路结构,因此,图8中左侧部分中第二节点B、第三节点C和第四节点D的电位确定方法与图2相同,此处不再赘述。对于图8中右侧部分,第一节点A的电压为VRST,像素驱动电路21中驱动晶体管T的漏极通过导通的第八开关模块SWP2与第一节点A电连接,其电压等于第一节点A的电压VRST,像素驱动电路21中的驱动晶体管T的栅极通过导通的第七开关模块SWP1与第五节点E电连接,其电压等于第五节点E的电压VDD。发光二极管P的阳极通过导通的第九开关模块SWP3和第八开关模块SWP2与第一节点A电连接,其电压等于第一节点A的电压VRST,发光二极管P处于复位阶段,不发光。
在数据写入阶段β,第一控制信号端LA提供低电平信号,第二控制信号端XLA提供高电平信号,第一开关模块510、第三开关模块530和第五开关模块550截止,第二开关模块520、第四开关模块540和第六开关模块560导通,第一扫描信号端WS1提供低电平信号,第二扫描信号端WS2提供低电平信号,第三扫描信号端BIAS提供高电平信号,第七开关模块SWP1和第八开关模块SWP2导通,第九开关模块SWP3截止。源极驱动电路11与像素驱动电路21中的驱动晶体管T、第七开关模块SWP1和第八开关模块SWP2建立环路,具体过程同图2中环路建立过程,此处不再赘述。环路建立后,流经驱动晶体管T的电流等于电流源600输出的数据电流,此时设置电流源600输出的数据电流为发光电流,则流经驱动晶体管T的驱动电流等于数据电流。可以理解的是,环路建立过程中,电量存储模块C1充电。
在发光阶段γ,仅在数据写入阶段各部件状态的基础上,设置第一扫描信号端WS1提供高电平信号,第二扫描信号端WS2提供高电平信号,第三扫描信号端BIAS提供低电平信号,第七开关模块SWP1和第八开关模块SWP2截止,第九开关模块SWP3导通,此时,驱动晶体管T的源极电连接正电源信号端VDD,电量存储模块C1维持驱动晶体管T的栅极电压不变,因此,驱动晶体管T的栅源电压保持不变,其产生的驱动电流不变,具体为数据电流,该电流通过导通的第九开关模块SWP3流入发光元件P的阳极,实现了驱动晶体管T的阈值电压补偿。
可选的,在本实施例的其他实施方式中,第一电压信号端Va可以为外部可变电压源VREF,如图11所示。
需要说明的是,图11中电路的工作过程与图8大致相同,不同的是,本实施例设置电流源600输出的数据电流大于发光所需的发光电流,以加速数据写入阶段中环路建立时间,此时,环路建立后,流经驱动晶体管的驱动电流等于电流源600的数据电流。为保证在发光阶段流入发光元件P阳极的电流等于发光电流,实现驱动晶体管T的阈值补偿,设置在复位和初始化阶段,第一电压信号端Va的输出电压从第一信号减小至第二信号,并在发光阶段中第九开关模块导通前恢复至第一信号,以在环路建立后,通过增大第一电压信号端Va的电压增大驱动晶体管T的栅极电压,减小驱动晶体管T的栅源电压差,进而减小驱动晶体管T的驱动电流至发光电流。为便于描述,可将发光阶段第七开关模块和第八开关模块截止之后,第九开关模块导通之前的时段作为驱动晶体管栅极电压调节阶段,具体的,在驱动晶体管栅极电压调节阶段,控制第七开关模块SWP1、第八开关模块SWP2以及第九开关模块SWP3截止,再增大第一电压信号端Va的电压,以使得发光阶段流入发光元件P阳极的电流为发光电流,实现驱动晶体管T的阈值电压补偿。
示例性的,图12是图11中电路的一种时序图。如图12所示,采用图11所示电路结构实现驱动晶体管阈值补偿的过程包括:复位和初始化阶段α、数据写入阶段β、驱动晶体管栅极电压调节阶段δ,以及正常发光阶段γ,可以理解的是,本实施例将驱动晶体管栅极电压调节阶段δ以及正常发光阶段γ构成发光阶段。
在复位和初始化阶段α,第一控制信号端LA提供高电平信号,第二控制信号端XLA提供低电平信号,第一开关模块510、第三开关模块530和第五开关模块550导通,第二开关模块520、第四开关模块540和第六开关模块560截止,第一扫描信号端WS1提供低电平信号,第二扫描信号端WS2提供低电平信号,第三扫描信号端BIAS提供低电平信号,第七开关模块SWP1、第八开关模块SWP2和第九开关模块SWP3导通,源极驱动电路11中第四开关模块540和电压隔离模块100将图11中整体电路隔离为左右两部分,与图2类似,不同点仅在于:图2仅示意出像素驱动电路中的驱动晶体管T,而图11则示意出了一种具体的像素驱动电路结构,因此,图11中左侧部分中第二节点B、第三节点C和第四节点D的电位确定方法与图2相同,此处不再赘述。对于图11中右侧部分,第一节点A的电压为VRST,像素驱动电路21中驱动晶体管T的漏极通过导通的第八开关模块SWP2与第一节点A电连接,其电压等于第一节点A的电压VRST,像素驱动电路21中的驱动晶体管T的栅极通过导通的第七开关模块SWP1与第五节点E电连接,其电压等于第五节点E的电压VDD。该时段内,第一电压信号端Va的输出电压从第一信号减小至第二信号,此时,第二信号为第一电压信号输出端Va的预设初始电压。发光二极管P的阳极通过导通的第九开关模块SWP3和第八开关模块SWP2与第一节点A电连接,其电压等于第一节点A的电压VRST,发光二极管P处于复位阶段,不发光。
在数据写入阶段β,第一控制信号端LA提供低电平信号,第二控制信号端XLA提供高电平信号,第一开关模块510、第三开关模块530和第五开关模块550截止,第二开关模块520、第四开关模块540和第六开关模块560导通,第七开关模块SWP1和第八开关模块SWP2导通,第九开关模块SWP3截止,源极驱动电路11与像素驱动电路21中的驱动晶体管T、第七开关模块SWP1和第八开关模块SWP2建立环路,具体过程同图2中环路建立过程,此处不再赘述。环路建立后,流经驱动晶体管T的驱动电流等于电流源600的数据电流,该电流大于发光电流。该时段内,电量存储模块C1充电,第一电压信号端Va的电压保持为第二电压信号。
在驱动晶体管栅极电压调节阶段δ,仅在数据写入阶段各部件状态的基础上,设置第一扫描信号端WS1提供高电平信号,第二扫描信号端WS2提供高电平信号,第七开关模块SWP1和第八开关模块SWP2截止,恢复第一电压信号端Va的输出电压至第一电压信号,增大驱动晶体管T栅极电压,减小驱动晶体管T的栅源电压至等于所需发光电流时的栅源电压。
在发光阶段γ,设置第三扫描信号端BIAS提供低电平信号,第九开关模块SWP3导通,保持第一电压信号端Va的电压为第一电压信号,此时,驱动晶体管T的源极电连接正电源信号端VDD,电量存储模块C1维持驱动晶体管T的栅极电压不变,因此,驱动晶体管T的栅源电压保持不变,其产生的驱动电流等于所需的发光电流,该电流通过导通的第九开关模块SWP3流入发光元件P的阳极,实现了驱动晶体管T的阈值补偿。
图13是本发明实施例提供的一种像素驱动方法的流程示意图。像素驱动方法应用于本发明任意实施例提供的显示装置。如图13所示,像素驱动方法具体可以包括如下:
步骤11、在复位和初始化阶段,第一开关模块、第三开关模块、第五开关模块、第七开关模块、第八开关模块和第九开关模块导通,建立各源极驱动电路中第一节点、第二节点、第三节点、第四节点和第五节点的初始电压,复位像素驱动电路中的驱动晶体管,调节第一电压信号输出端的输出电压为预设初始电压。
其中,预设初始电压为设计人员根据实际电路结构以及时序需求预先设定的第一电压信号输出端的输出电压,可以理解的是,不同电路结构以及时序需求下,预设初始电压的数值可以不同,且获得方式可以不同,例如可以为第一电压信号输出端持续输出的固定电压信号,也可以为根据需要对第一电压信号输出端的固定电压信号进行调节后获得的电压信号。
步骤12、在数据写入阶段,第一开关模块、第三开关模块、第五开关模块截止、第二开关模块、第四开关模块和第六模块导通,建立由驱动晶体管、第七开关模块、第八开关模块、电压隔离模块、电压跟随模块构成的环路,环路中的电流等于电流源输出的电流,电量存储模块充电。
步骤13、在发光阶段,第七开关模块和第八开关模块截止,按照预设要求调节第一电压信号输出端的输出电压,第九开关模块导通,驱动晶体管、第九开关模块和发光二极管构成电流通路,电量存储模块保持驱动晶体管的栅极电压不变,驱动晶体管的驱动电流驱动发光二极管发光。
其中,预设要求为设计人员预先设置的规则,与实际电路结构以及时序需求相关。可以理解的是,第一电压信号输出端的输出电压传输至电量存储模块,电量存储模块与驱动晶体管的栅极连接,因此,第一电压信号输出端的输出电压能够间接调节驱动晶体管的栅极电压,改变驱动晶体管的驱动电流,进而改变流入发光元件阳极的发光电流,可见,发光元件发光所需的发光电流与电流源输出的数据电流不等的情况下,可通过改变第一电压信号输出端的输出电压进行调节,同理,发光元件发光所需的发光电流与电流源输出的数据电流相等时,则可保持第一电压信号输出端的输出电压不变,以保证最终流入发光元件阳极的发光电流等于数据电流。
本实施例提供的技术方案,通过在复位和初始化阶段,第一开关模块、第三开关模块、第五开关模块、第七开关模块、第八开关模块和第九开关模块导通,建立各源极驱动电路中第一节点、第二节点、第三节点、第四节点和第五节点的初始电压,复位像素驱动电路中的驱动晶体管,调节第一电压信号输出端的输出电压为预设初始电压;在数据写入阶段,第一开关模块、第三开关模块、第五开关模块截止、第二开关模块、第四开关模块和第六模块导通,建立由驱动晶体管、第七开关模块、第八开关模块、电压隔离模块、电压跟随模块构成的环路,环路中的电流等于电流源输出的电流,电量存储模块充电;在发光阶段,第七开关模块和第八开关模块截止,按照预设要求调节第一电压信号输出端的输出电压,第九开关模块导通,驱动晶体管、第九开关模块和发光二极管构成电流通路,电量存储模块保持驱动晶体管的栅极电压不变,驱动晶体管的漏电流驱动发光二极管发光。使得所有像素驱动电路的驱动电流都等于电流源输出的数据电流,而和驱动晶体管的阈值电压无关,并通过第一电压信号输出端的输出信号调节最终流入发光元件的电流等于需要的发光电流,实现了驱动晶体管阈值电压漂移的外部有效补偿,提升了显示装置中像素驱动电路的均一性。
可选的,正电源信号端复用为第一电压信号端时,调节第一电压信号输出端的输出电压为预设初始电压包括:调节第一电压信号输出端的输出电压为正电源信号端的输出电压。按照预设要求调节第一电压信号输出端的输出电压包括:保持第一电压信号输出端的输出电压不变。
即此时,预设初始电压为正电源信号端的输出电压,预设要求为保持第一电压信号输出端的输出电压不变。
或者,第一电压信号端电连接外部可变电压源时,调节第一电压信号输出端的输出电压为预设初始电压包括:调节第一电压信号输出端的输出电压从第一信号减小至第二信号。对应的,按照预设要求调节第一电压信号输出端的输出电压包括:调节第一电压信号输出端的输出信号从第二信号恢复至第一信号。
即此时,预设初始电压为第二信号,预设要求为恢复第二信号至第一信号。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。