CN112285527A - 测试芯片延时的拟合方法和装置 - Google Patents
测试芯片延时的拟合方法和装置 Download PDFInfo
- Publication number
- CN112285527A CN112285527A CN202011021893.XA CN202011021893A CN112285527A CN 112285527 A CN112285527 A CN 112285527A CN 202011021893 A CN202011021893 A CN 202011021893A CN 112285527 A CN112285527 A CN 112285527A
- Authority
- CN
- China
- Prior art keywords
- delay
- fitting
- test chip
- test
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000012549 training Methods 0.000 claims abstract description 38
- 238000012417 linear regression Methods 0.000 claims abstract description 13
- 230000001419 dependent effect Effects 0.000 claims abstract description 11
- 238000005259 measurement Methods 0.000 claims description 35
- 239000011159 matrix material Substances 0.000 claims description 20
- 239000013598 vector Substances 0.000 claims description 20
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 description 13
- 230000001934 delay Effects 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种测试芯片延时的拟合方法和装置。该拟合方法包括：获取多组训练数据，每组训练数据包括测试芯片在测试环境中的输入电压测量值以及测试芯片的延时测量值；采用多元线性回归的方式对多组训练数据进行拟合，得到拟合方程。在拟合方程中，芯片的延时为因变量，测试芯片的输入电压为自变量。通过本发明获得的芯片延时的拟合方法，可以实现芯片延时的高效、稳定且准确的预估。
Description
技术领域
本发明涉及芯片检测技术领域，尤其涉及一种测试芯片延时拟合方法和装置。
背景技术
在使用测试芯片对待测芯片进行测试的过程中，电信号传输存在物理延时。物理延时的产生是由多种原因造成的，例如电场的传播时间、电路中设定电压建立的稳定时间、印刷电路板的线长等。在不同的测试条件下，这个延时并不是一个固定值，而是随测试对象和测试环境不同而不同的变化值。当对测试芯片的驱动信号和比较信号有较严格的时序要求时，就需要调整信号延时量，以便满足时序限制。在现有技术中，对信号延时的预估和调整都是依靠测试工程师的经验和实验设备的测量来实现。
随着芯片的性能逐渐增强，芯片的工作频率也逐渐升高。为了对芯片进行测试，测试信号的频率需要与芯片的工作频率一致。当测试信号的频率超过1GHz时，测试芯片的驱动信号和比较信号的调整精度需要达到纳秒级别。而通过经验和实验来调整延时的方法的调整效率低，精度差，不具备稳定性，这样就不能满足对高性能芯片的测试要求。
因此，需要提供一种高效、稳定且准确的测试芯片延时预估方法。
发明内容
有鉴于此，本发明提出了一种测试芯片延时的拟合方法和装置，其能够高效、稳定且准确地预估测试芯片的延时。
根据本发明的第一方面，提供了一种测试芯片延时的拟合方法，包括：
获取多组训练数据，每组训练数据包括所述测试芯片在测试环境中的输入电压测量值以及所述测试芯片的延时测量值，
采用多元线性回归的方式对所述多组训练数据进行拟合，得到拟合方程，其中所述测试芯片的延时为因变量，所述测试芯片的输入电压为自变量。
根据本发明一优选实施例，所述测试芯片具有输出的测试信号DUT，所述输入电压测量值包括VIH、VIL、VOH和VOL的测量值，其中，VIH控制DUT的最高电压，VIL控制DUT的最低电压，VOH和VOL均为所述测试芯片的比较器的参考电压。由于拟合方程的限制，设定VOH＝VOL，测试范围在0-3之间。
根据本发明一优选实施例，所述延时为所述测试芯片的比较延时或驱动延时。
根据本发明一优选实施例，所述拟合方程为：
h(x)＝θ0+θ1X1+θ2X2+θ3X3
其中，θ0为一个常量，X1、X2、X3分别表示自变量VIH、VIL、VOH，θ1、θ2、θ3表示三个参数变量，h(x)表示所述测试芯片的延时。
根据本发明一优选实施例，采用线性回归的方式对所述输入信号和所述延时进行拟合，得到拟合方程包括：
建立所述测试芯片的延时的损失函数；
通过最小化所述损失函数求解参数θ0、θ1、θ2、θ3。
根据本发明一优选实施例，所述拟合方程的矩阵和向量表示为：hθ(x)＝θTX，
其中，θ表示参数矩阵，X表示自变量向量，hθ(x)表示测试芯片的延时，
所述损失函数为：
所述参数矩阵的解为：θ＝(xTx)-1xTY，
其中，Y为所述延时测量值的向量。
根据本发明一优选实施例，所述方法还包括利用所述拟合方程计算所述测试芯片的比较延时和/或驱动延时。
根据本发明的第二方面，提供了一种测试芯片延时的拟合装置，包括：
获取单元，用于获取多组训练数据，每组训练数据包括所述测试芯片在测试环境中的输入电压测量值以及所述测试芯片的延时测量值，
拟合单元，用于采用多元线性回归的方式对所述多组训练数据进行拟合，得到拟合方程，其中所述测试芯片的延时为因变量，所述测试芯片的输入电压为自变量。
根据本发明一优选实施例，所述测试芯片具有输出的测试信号DUT，所述输入电压测量值包括VIH、VIL、VOH和VOL的测量值，其中，VIH控制DUT的最高电压，VIL控制DUT的最低电压，VOH和VOL相等且均为所述测试芯片的比较器的参考电压。
根据本发明一优选实施例，所述延时为所述测试芯片的比较延时或驱动延时。
根据本发明一优选实施例，所述拟合方程为：
h(x)＝θ0+θ1X1+θ2X2+θ3X3
其中，θ0为一个常量，X1、X2、X3分别表示自变量VIH、VIL、VOH，θ1、θ2、θ3表示三个参数变量，h(x)表示所述测试芯片的延时。
根据本发明一优选实施例，所述拟合单元被配置为：
建立所述测试芯片的延时的损失函数；
通过最小化所述损失函数求解参数θ0、θ1、θ2、θ3。
根据本发明一优选实施例，所述拟合方程的矩阵和向量表示为：hθ(x)＝θTX，
其中，θ表示参数矩阵，X表示自变量向量，hθ(x)表示测试芯片的延时，
所述损失函数为：
所述参数矩阵的解为：θ＝(xTx)-1xTY，
其中，Y为所述延时测量值的向量。
根据本发明一优选实施例，所述方法还包括计算单元，用于利用所述拟合方程计算所述测试芯片的比较延时和/或驱动延时。
根据本发明的第三方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时执行以上描述的方法。
由以上技术方案可以看出，本发明的技术方案利用多元线性回归对测试芯片的输入电压和延时进行拟合，得到拟合方程。通过得到的拟合方程可以实现芯片延时的高效、稳定且准确的估计。
附图说明
参照附图，本发明的公开内容将变得更易理解。本领域技术人员容易理解的是，这些附图仅仅用于举例说明本发明的技术方案，而并非意在对本发明的保护范围构成限定。图中：
图1为根据本发明实施例的芯片测试场景的示意图；
图2为根据本发明实施例的测试芯片延时的拟合方法的流程图；
图3为根据本发明的实施例的测试芯片延时的拟合装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细描述。
图1为根据本发明实施例的芯片测试场景的示意图。如图1所示，在对待测芯片进行测试时，需要使用专用的测试芯片向待测芯片发送测试信号DUT。为了产生需要的DUT信号，需要预先对FPGA芯片进行编程，以便驱动测试芯片产生需要的DUT信号。待测芯片接收DUT信号后产生输出信号并反馈给测试芯片的比较端。为了满足测试的时序要求，需要准确地预估芯片的驱动延时和比较延时。根据本发明的测试芯片延时的拟合方法可以实现对测试芯片的延时的准确预估。
图1中示出的测试芯片为美国ANALOG DEVICES公司的生产的型号为ADATE318的专用测试芯片。本发明的实施例中结合该芯片介绍本发明的方法。然而，本发明的方法和装置并不是仅适用于拟合ADATE318型测试芯片的延时，其他型号的测试芯片也可以使用本发明的方法和装置来进行芯片延时拟合。
图2为根据本发明实施例的测试芯片延时的拟合方法的流程图。如图1所示，该拟合方法包括：
步骤21：获取多组训练数据，每组训练数据包括测试芯片在测试环境中的输入电压测量值以及测试芯片的延时测量值。
步骤22：采用多元线性回归的方式对多组训练数据行拟合，得到拟合方程，其中测试芯片的延时为因变量，测试芯片的输入电压为自变量。
在步骤21中，多组训练数据是在例如图1所示的测量环境中实际测量得到的。每组测试数据可以包括测试芯片的输入电压测量值以及测试芯片的延时测量值。延时测量值可以是测试芯片的比较延时测量值或驱动延时测量值。具体地，可以首先测量测试芯片的各输入电压和此时的延时并记录，然后再改变输入电压值，测量新的一组输入电压值和对应的延时并记录。
结合图1的具体实施例，测试芯片具有输出的测试信号DUT，测试芯片的输入电压测量值包括VIH、VIL、VOH和VOL的测量值。其中，VIH控制DUT的最高电压，VIL控制DUT的最低电压，VOH和VOL相等且均为测试芯片的比较器的参考电压。在该实施例中，可以向测试芯片输入多组VIH、VIL、VOH和VOL，同时测量相应的比较延时和/或驱动延时，每组VIH、VIL、VOH和VOL的测量值和相应的比较延时和/或驱动延时为一组训练数据。为了达到良好的拟合效果，一般需要获取几百组训练数据。除了训练数据外，还可以获取多组测试数据，用于检验拟合方程的准确程度。测试数据与训练数据内容是相同的，因此采集的训练数据一部分(例如50％)可以用来生成拟合方程，另一部分可以留作测试拟合方程的准确程度的测试数据。
在步骤22中，采用多元线性回归的方式对步骤21中获得的多组训练数据行拟合，得到拟合方程。在拟合方程中，测试芯片的延时为因变量，测试芯片的输入电压为自变量。结合图1的具体实施例，测试芯片的延时(比较延时或驱动延时)与VIH,VIL,VOH(VOH与VOL相等)呈线性关系，将训练数据中VIH,VIL,VOH作为自变量，测试芯片的延时作为因变量，可以线性拟合测试芯片的延时。拟合方程为：
h(x)＝θ0+θ1X1+θ2X2+θ3X3 (方程1)
其中，θ0为一个常量，X1、X2和X3分别表示三个自变量，VIH、VIL和VOH，θ1、θ2和θ3表示三个参数变量。h(x)表示芯片的比较延时或驱动延时的估计值。为了方便，使用矩阵和向量来表示这些数据，公式如下：
hθ(x)＝θTX (方程2)
其中θ表示参数矩阵，X表示自变量向量，hθ(x)表示芯片的比较延时或驱动延时的估计值。
设训练数据中测量的比较延时或驱动延时的实际值为向量Y，通过建立一个损失函数来衡量测试芯片延时的估计值和实际值之间的误差的大小，将最小化损失函数作为一个约束条件来求出参数向量的最优解。损失函数如下：
该损失函数即为最小二乘法，通过方程3对参数θ求偏导数，并令偏导数为0，即可解出线性回归方程的系数矩阵θ＝(xTx)-1xTY。将系数矩阵θ代入方程1，即可得到拟合方程。显然，可以利用得到的拟合方程计算测试芯片的比较延时和/或驱动延时。
为了验证以上得出的拟合方程的准确性，本发明的方法还可以包括验证以上拟合方程的步骤。根据本发明的一实施例，该步骤包括通过计算均方根误差来验证拟合方程的准确性。具体地，首先将测试数据集中的VIH、VIL和VOH以及以上计算出的系数矩阵代入拟合方程，求出测试集的测试芯片延时的预估值，然后计算预估值与实际值的均方根误差。通过均方根误差来评价拟合方程的准确性。均方根误差计算公式如下：
通过方程4，计算出测试数据集的均方根误差为0.21ns,且测试芯片的延时的实际值与预估值的绝对误差均在0.67ns以下，在误差允许的范围内。
以上是对本发明所提供方法进行的描述，下面结合实施例对本发明提供的装置进行详细描述。
图3为根据本发明的实施例的测试芯片延时的拟合装置的结构示意图。如图3所示，根据本实施例的芯片延时的拟合装置包括：获取单元41和拟合单元42。
获取单元41负责获取多组训练数据，每组训练数据包括测试芯片在测试环境中的输入电压测量值以及测试芯片的延时测量值。
多组训练数据是在例如图1所示的测量环境中实际测量得到的。每组测试数据可以包括测试芯片的输入电压测量值以及测试芯片的延时测量值。延时测量值可以是测试芯片的比较延时测量值或驱动延时测量值。具体地，可以首先测量测试芯片的各输入电压和此时的延时并记录，然后再改变输入电压值，测量新的一组输入电压值和对应的延时并记录。
结合图1的具体实施例，测试芯片具有输出的测试信号DUT，测试芯片的输入电压测量值包括VIH、VIL、VOH和VOL的测量值。其中，VIH控制DUT的最高电压，VIL控制DUT的最低电压，VOH和VOL相等且均为测试芯片的比较器的参考电压。在该实施例中，可以向测试芯片输入多组VIH、VIL、VOH和VOL，同时测量相应的比较延时和/或驱动延时，每组VIH、VIL、VOH和VOL的测量值和相应的比较延时和/或驱动延时为一组训练数据。为了达到良好的拟合效果，一般需要获取几百组训练数据。除了训练数据外，还可以获取多组测试数据，用于检验拟合方程的准确程度。测试数据与训练数据内容是相同的，因此采集的训练数据一部分(例如50％)可以用来生成拟合方程，另一部分可以留作测试拟合方程的准确程度的测试数据。
拟合单元42负责采用多元线性回归的方式对多组训练数据行拟合，得到拟合方程，其中测试芯片的延时为因变量，测试芯片的输入电压为自变量。
在拟合方程中，测试芯片的延时为因变量，测试芯片的输入电压为自变量。结合图1的具体实施例，测试芯片的延时(比较延时或驱动延时)与VIH,VIL,VOH(VOH与VOL相等)呈线性关系，将训练数据中VIH,VIL,VOH作为自变量，测试芯片的延时作为因变量，可以线性拟合测试芯片的延时。拟合方程为：
h(x)＝θ0+θ1X1+θ2X2+θ3X3 (方程5)
其中，θ0为一个常量，X1、X2和X3分别表示三个自变量，VIH、VIL和VOH，θ1、θ2和θ3表示三个参数变量。h(x)表示芯片的比较延时或驱动延时的估计值。为了方便，使用矩阵和向量来表示这些数据，公式如下：
hθ(x)＝θTX (方程6)
其中θ表示参数矩阵，X表示自变量向量，hθ(x)表示芯片的比较延时或驱动延时的估计值。
设训练数据中测量的比较延时或驱动延时的实际值为向量Y，通过建立一个损失函数来衡量测试芯片延时的估计值和实际值之间的误差的大小，将最小化损失函数作为一个约束条件来求出参数向量的最优解。损失函数如下：
该损失函数即为最小二乘法，通过方程3对参数θ求偏导数，并令偏导数为0，即可解出线性回归方程的系数矩阵θ＝(xTx)-1xTY。将系数矩阵θ代入方程5，即可得到拟合方程。根据本实施例的拟合装置还可以包括计算模块，用于利用拟合方程计算测试芯片的比较延时和/或驱动延时。
为了验证以上得出的拟合方程的准确性，本发明还提供了验证以上拟合方程的验证单元。根据本发明的一实施例，验证单元通过计算均方根误差来验证拟合方程的准确性。具体地,验证单元首先将测试数据集中的VIH、VIL和VOH以及以上计算出的系数矩阵代入拟合方程，求出测试集的测试芯片延时的预估值，然后计算预估值与实际值的均方根误差。通过均方根误差来评价拟合方程的准确性。均方根误差计算公式如下：
通过方程8，计算出测试数据集的均方根误差为0.21ns,且测试芯片的延时的实际值与估计值的绝对误差均在0.67ns以下，在误差允许的范围内。
以上描述的装置实施例仅是示意性的。各单元的划分可以是基于逻辑功能的划分，在实际实现时可以采用其他的划分方式。例如多个单元可以结合或者可以集成到另一个单元或系统中。上述各个单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述各个单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案可以采用软件产品的形式体现，该计算机软件产品存储在一个存储介质中，包括若干指令用以使计算机设备的处理器执行本发明各个实施例的方法的全部或部分步骤。存储介质包括但不限于闪存盘、只读存储器(ROM)、随机存取存储器(RAM)、移动硬盘、磁盘或者光盘等可以存储程序代码的介质。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (15)
1.一种测试芯片延时的拟合方法，包括：
获取多组训练数据，每组训练数据包括所述测试芯片在测试环境中的输入电压测量值以及所述测试芯片的延时测量值；
采用多元线性回归的方式对所述多组训练数据进行拟合，得到拟合方程，其中所述测试芯片的延时为因变量，所述测试芯片的输入电压为自变量。
2.根据权利要求1所述的拟合方法，其特征在于，所述测试芯片具有输出的测试信号DUT，所述输入电压测量值包括VIH、VIL、VOH和VOL的测量值，其中，VIH控制DUT的最高电压，VIL控制DUT的最低电压，VOH和VOL相等且均为所述测试芯片的比较器的参考电压。
3.根据权利要求2所述的拟合方法，其特征在于，所述延时为所述测试芯片的比较延时或驱动延时。
4.根据权利要求1至3中任一项所述的拟合方法，其特征在于，所述拟合方程为：
h(x)＝θ0+θ1X1+θ2X2+θ3X3
其中，θ0为一个常量，X1、X2、X3分别表示自变量VIH、VIL、VOH，θ1、θ2、θ3表示三个参数变量，h(x)表示所述测试芯片的延时。
5.根据权利要求4所述的拟合方法，其特征在于，采用线性回归的方式对所述输入信号和所述延时进行拟合，得到拟合方程包括：
建立所述测试芯片的延时的损失函数；
通过最小化所述损失函数求解参数θ0、θ1、θ2、θ3。
6.根据权利要求5所述的拟合方法，其特征在于，所述拟合方程的矩阵和向量表示为：hθ(x)＝θTX，
其中，θ表示参数矩阵，X表示自变量向量，hθ(x)表示测试芯片的延时，
所述损失函数为：
所述参数矩阵的解为：θ＝(xTx)-1xTY，
其中，Y为所述延时测量值的向量。
7.根据权利要求6所述的拟合方法，其特征在于，所述方法还包括利用所述拟合方程计算所述测试芯片的比较延时和/或驱动延时。
8.一种测试芯片延时的拟合装置，包括：
获取单元，用于获取多组训练数据，每组训练数据包括所述测试芯片在测试环境中的输入电压测量值以及所述测试芯片的延时测量值；
拟合单元，用于采用多元线性回归的方式对所述多组训练数据进行拟合，得到拟合方程，其中所述测试芯片的延时为因变量，所述测试芯片的输入电压为自变量。
9.根据权利要求8所述的拟合装置，其特征在于，所述测试芯片具有输出的测试信号DUT，所述输入电压测量值包括VIH、VIL、VOH和VOL的测量值，其中，VIH控制DUT的最高电压，VIL控制DUT的最低电压，VOH和VOL相等且均为所述测试芯片的比较器的参考电压。
10.根据权利要求9所述的拟合装置，其特征在于，所述延时为所述测试芯片的比较延时或驱动延时。
11.根据权利要求8至10中任一项所述的拟合装置，其特征在于，所述拟合方程为：
h(x)＝θ0+θ1X1+θ2X2+θ3X3
其中，θ0为一个常量，X1、X2、X3分别表示自变量VIH、VIL、VOH，θ1、θ2、θ3表示三个参数变量，h(x)表示所述测试芯片的延时。
12.根据权利要求11所述的拟合装置，其特征在于，所述拟合单元被配置为：
建立所述测试芯片的延时的损失函数；
通过最小化所述损失函数求解参数θ0、θ1、θ2、θ3。
13.根据权利要求12所述的拟合装置，其特征在于，所述拟合方程的矩阵和向量表示为：hθ(x)＝θTX，
其中，θ表示参数矩阵，X表示自变量向量，hθ(x)表示测试芯片的延时，
所述损失函数为：
所述参数矩阵的解为：θ＝(xTx)-1xTY，
其中，Y为所述延时测量值的向量。
14.根据权利要求13所述的拟合装置，其特征在于，所述方法还包括计算单元，用于利用所述拟合方程计算所述测试芯片的比较延时和/或驱动延时。
15.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求1至7中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011021893.XA CN112285527A (zh) | 2020-09-25 | 2020-09-25 | 测试芯片延时的拟合方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011021893.XA CN112285527A (zh) | 2020-09-25 | 2020-09-25 | 测试芯片延时的拟合方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112285527A true CN112285527A (zh) | 2021-01-29 |
Family
ID=74421275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011021893.XA Pending CN112285527A (zh) | 2020-09-25 | 2020-09-25 | 测试芯片延时的拟合方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112285527A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103873038A (zh) * | 2012-12-17 | 2014-06-18 | 快捷半导体(苏州)有限公司 | 一种延时时间调整电路、方法和集成电路 |
| CN110244116A (zh) * | 2018-03-19 | 2019-09-17 | 深圳市航智精密电子有限公司 | 直流瞬时功率的计量电路及其准同步计算方法 |
| CN110309872A (zh) * | 2019-06-27 | 2019-10-08 | 国网湖南省电力有限公司 | 基于多参数的配电电缆健康状态评估方法、系统及介质 |
| CN110738014A (zh) * | 2019-09-27 | 2020-01-31 | 东南大学 | 一种时序电路统计分析中的关键工艺波动确定方法 |
| CN111650496A (zh) * | 2020-06-08 | 2020-09-11 | 中国科学院微电子研究所 | 统计延时分析方法与系统 |
-
2020
- 2020-09-25 CN CN202011021893.XA patent/CN112285527A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103873038A (zh) * | 2012-12-17 | 2014-06-18 | 快捷半导体(苏州)有限公司 | 一种延时时间调整电路、方法和集成电路 |
| CN110244116A (zh) * | 2018-03-19 | 2019-09-17 | 深圳市航智精密电子有限公司 | 直流瞬时功率的计量电路及其准同步计算方法 |
| CN110309872A (zh) * | 2019-06-27 | 2019-10-08 | 国网湖南省电力有限公司 | 基于多参数的配电电缆健康状态评估方法、系统及介质 |
| CN110738014A (zh) * | 2019-09-27 | 2020-01-31 | 东南大学 | 一种时序电路统计分析中的关键工艺波动确定方法 |
| CN111650496A (zh) * | 2020-06-08 | 2020-09-11 | 中国科学院微电子研究所 | 统计延时分析方法与系统 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9746520B2 (en) | Systems and methods mitigating temperature dependence of circuitry in electronic devices | |
| US20070073499A1 (en) | Method and apparatus for determining one or more s-parameters associated with a device under test (DUT) | |
| JP2016521852A (ja) | 較正装置 | |
| US20090150733A1 (en) | Test apparatus and calibration method | |
| KR100868995B1 (ko) | 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체 | |
| US10890642B1 (en) | Calibrating impedance measurement device | |
| US7888947B2 (en) | Calibrating automatic test equipment | |
| US7640477B2 (en) | Calibration system that can be utilized with a plurality of test system topologies | |
| TWI393911B (zh) | 用以校準自動化電路測試系統之方法 | |
| JP6738798B2 (ja) | ワンショット回路と自動試験装置 | |
| JP5475666B2 (ja) | スキュー測定方法および試験装置 | |
| CN112285527A (zh) | 测试芯片延时的拟合方法和装置 | |
| US11300616B2 (en) | Systems and methods for non-invasive current estimation | |
| TWI451108B (zh) | 時序分析裝置及時序分析方法 | |
| CN110716120B (zh) | 芯片自动测试设备的通道延时偏差的校准方法 | |
| CN111209654B (zh) | 一种电源传输网络pdn频率阻抗测试系统及方法 | |
| US9702929B2 (en) | Test apparatus | |
| US20020143486A1 (en) | Method and apparatus for evaluating and correcting the tester derating factor (TDF) in a test environment | |
| US20090105977A1 (en) | Test apparatus, skew measuring apparatus, device and board | |
| CN111999570A (zh) | 测试电子组件的设备及方法 | |
| US5655108A (en) | Pattern-evaluation aiding device and method for the same | |
| US11959945B2 (en) | Nanoseconds-pulse based current/voltage measurement for testing vertical-cavity surface-emitting laser | |
| JP4129723B2 (ja) | 集積回路試験装置及びアナログ波形測定方法 | |
| CN116125157A (zh) | 信号线缆延时测量系统 | |
| CN115248364A (zh) | 高频元件测试装置及其测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |