CN112272861A - 刻蚀后脱氟工艺 - Google Patents

刻蚀后脱氟工艺 Download PDF

Info

Publication number
CN112272861A
CN112272861A CN201980036829.8A CN201980036829A CN112272861A CN 112272861 A CN112272861 A CN 112272861A CN 201980036829 A CN201980036829 A CN 201980036829A CN 112272861 A CN112272861 A CN 112272861A
Authority
CN
China
Prior art keywords
workpiece
plasma
gas
chamber
defluorination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980036829.8A
Other languages
English (en)
Inventor
V·M·瓦尼亚普拉
A·格拉玛达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing E Town Semiconductor Technology Co Ltd
Mattson Technology Inc
Original Assignee
Beijing E Town Semiconductor Technology Co Ltd
Mattson Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing E Town Semiconductor Technology Co Ltd, Mattson Technology Inc filed Critical Beijing E Town Semiconductor Technology Co Ltd
Publication of CN112272861A publication Critical patent/CN112272861A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

提供了用于从工件，比如半导体晶片去除氟残留物的脱氟工艺。在一个示例实施中，用于处理工件的方法可包括将工件支撑在工件支撑件上。工件可具有光致抗蚀剂层。工件可在工件的表面上具有一种或多种氟残留物。方法可包括至少部分地使用由第一工艺气体生成的等离子体在工件上进行脱氟工艺。第一工艺气体可包括氢气。在进行脱氟工艺之后，方法可包括在工件上进行等离子体剥离工艺，以从工件上至少局部去除光致抗蚀剂层。

Description

刻蚀后脱氟工艺
优先权声明
本申请要求于2018年6月25日提交的名称为“Post Etch DefluorinationProcess(刻蚀后脱氟工艺)”的美国临时申请系列号62/689,475的优先权的权益，其为了所有目的通过引用并入本文。
技术领域
本公开大体上涉及半导体处理，并且更具体地，涉及在半导体处理中的等离子体剥离工艺之前实施的刻蚀后脱氟工艺。
背景技术
在半导体制造期间，等离子体剥离工艺(例如，干式剥离工艺)可作为用于去除图案化在工件上的光致抗蚀剂和/或其他材料的方法，用于半导体制造。等离子体剥离工艺可使用从由一种或多种工艺气体生成的等离子体提取的反应性核素(例如，自由基)以从工件的表面刻蚀和/或去除光致抗蚀剂和其他掩模层。例如，在一些等离子体剥离工艺中，来自在远程等离子体腔室中生成的等离子体的中性核素穿过分离栅进入处理腔室中。中性核素可暴露于工件，比如半导体晶片，以从工件的表面去除光致抗蚀剂。
发明内容
本公开的实施方式的方面和优点将部分在以下描述中陈述，或可从描述中得知，或可通过实施方式的实践而得知。
本公开的一个示例方面涉及用于处理工件，比如半导体晶片的方法。方法可包括将工件支撑在工件支撑件上。工件可具有光致抗蚀剂层。工件可在工件的表面上具有一种或多种氟残留物。方法可包括至少部分使用由第一工艺气体生成的等离子体在工件上进行脱氟工艺。第一工艺气体可包括氢气。在进行脱氟工艺之后，方法可包括在工件上进行等离子体剥离工艺，以从工件上至少局部去除光致抗蚀剂层。
参考以下描述和所附权利要求，各种实施方式的这些和其他特征、方面和优点将变得更好理解。并入本说明书中并且构成本说明书的一部分的附图阐释了本公开的实施方式，并且与描述一起用来解释相关的原理。
附图简述
指导本领域技术人员的实施方式的详细讨论阐释在参考了所附附图的说明书中，其中：
图1描绘了根据本公开的示例实施方式的示例工艺的纵览；
图2描绘了根据本公开的示例实施方式的示例等离子体处理装置；
图3描绘了根据本公开的示例实施方式的示例方法的流程图；
图4描绘了根据本公开的示例实施方式的示例脱氟工艺的示例流程图；
图5描绘了根据本公开的示例实施方式的使用等离子体后气体注入示例生成氢自由基；
图6描绘了根据本公开的示例实施方式的使用细丝示例生成氢自由基；
图7描绘了根据本公开的示例实施方式的示例等离子体处理装置；以及
图8描绘了根据本公开的示例实施方式的示例等离子体处理装置。
具体实施方式
现将详细参考在附图中阐释了其一个或多个示例的实施方式。通过实施方式的解释，而非限制本公开来提供每个示例。实际上，对本领域技术人员显而易见的是，在不偏离本公开的范围或精神的情况下，可对实施方式进行各种修改和变化。例如，阐释或描述为一个实施方式的一部分的特征可与另一个实施方式一起使用，以产生仍进一步的实施方式。因此，期望在本公开的方面覆盖这种修改和变化。
本公开的示例方面涉及用于处理工件以减少氟残留物(例如，刻蚀后氟残留物)的方法。在半导体制造工艺期间，等离子体剥离工艺(例如，干式剥离工艺)可用于去除光致抗蚀剂和/或其他掩模材料。例如，从等离子体提取的反应性核素可用于刻蚀和/或去除工件，比如半导体晶片的表面的光致抗蚀剂。
在一些情况下，残留的氟可存在于工件上(例如，在用氟化学品进行刻蚀工艺之后)。在等离子体剥离工艺期间使用的基于氧的等离子体可与氟残留物反应，以刻蚀工件上的底层材料。在等离子体剥离工艺期间，当金属层暴露于工件上时，残留的氟可生成挥发性金属组分并且可潜在地污染处理腔室。由于反应性核素损失而增加复合，金属污染可影响腔室的稳定性。
例如，等离子体剥离工艺可用于去除暴露的钨上的光致抗蚀剂层。在基于氧的等离子体剥离工艺期间，来自刻蚀前工艺(例如，用氟化学品实施的刻蚀工艺)的残留的氟可与氧和钨反应而形成挥发性氧化钨和氧氟化物。氧化钨和氧氟化物可沉积至等离子体处理装置的较冷部分上。在基于氧的等离子体剥离工艺期间，钨化合物的积聚可导致增加的氧自由基的复合，导致在等离子体剥离工艺期间降低的光致抗蚀剂剥离速率。在工件加热期间，氟也可从工件表面释放并且可附着至部分等离子体处理装置，影响等离子体剥离工艺性能。
本公开的示例方面涉及在实施等离子体剥离工艺之前，在工件上进行脱氟工艺。可在与等离子体剥离工艺相同的处理腔室内原位进行脱氟工艺。脱氟工艺可将工件暴露于一种或多种氢自由基。氢自由基可与氟残留物反应以生成HF分子(例如，HF气体)。HF分子可从处理腔室中排空。然后，可实施等离子体剥离工艺，以去除光致抗蚀剂(例如，使用基于氧的等离子体)。这样，在等离子体剥离工艺期间，可减少由一种或多种氟残留物的存在而导致的影响。
在一些实施方式中，可在通过分离栅与处理腔室分开的等离子体腔室中生成氢自由基。例如，可通过在工艺气体中诱导等离子体而生成氢自由基。例如，工艺气体可为包括H2和载气的混合物，比如包括H2和N2的混合物，或可为包括H2和He的混合物，或可为包括H2和Ar的混合物，或可为包括H2和Ar以及另一种惰性气体的混合物。在一些其他实施方式中，可例如使用加热的细丝，比如加热的钨丝生成氢自由基。
在一些其他实施方式中，可使用等离子体后气体注入而生成氢自由基。例如，可在通过分离栅与处理腔室分开的等离子体腔室中生成一种或多种激发的惰性气体分子(例如，激发的He分子)。例如，可通过使用等离子体源(例如，感应等离子体源、电容等离子体源等)在工艺气体中诱导等离子体而生成激发的惰性气体分子。工艺气体可为惰性气体。例如，工艺气体可为氦、氩、氙、氖或其他惰性气体。在一些实施方式中，工艺气体可由惰性气体组成。分离栅可用于过滤在等离子体腔室中生成的离子，并且允许中性核素穿过分离栅中的孔至处理腔室，用于暴露于工件。
在一些实施方式中，可在分离栅处或在分离栅下方(例如，下游)通过将氢气(H2)与激发的核素混合而生成氢自由基。例如，在一些实施方式中，分离栅可具有多个栅板。氢气可在栅板之一的下方或下游位置处注入至穿过分离栅的核素中。在一些实施方式中，氢气可在两个栅板之间的位置处注入至穿过分离栅的核素中。在一些实施方式中，氢气可在所有栅板之下的位置处(例如，在处理腔室中)注入至核素中。
将氢气与来自惰性气体的激发的核素混合可使得生成一种或多种氢自由基，比如中性氢自由基。在处理腔室中氢自由基可暴露于工件，以实施根据本公开的示例实施方式的脱氟工艺。
本公开的示例性方面提供了许多技术效果和益处。例如，工件用一种或多种氢自由基的原位处理(例如，在与等离子体剥离工艺相同的处理腔室中)可减少钨化合物的积聚，并且可减少随后由于在等离子体剥离工艺期间，工件上氟残留物的存在而造成的剥离速率的下降。
为了阐释和讨论的目的，参考“工件”、“晶片”或半导体晶片讨论了本公开的方面。使用本文提供的公开，本领域普通技术人员将理解，本公开的示例方面可与任何半导体基材或其他合适的基材结合使用。另外，术语“约”与数值的联合使用旨在指在叙述的数值的百分之十(10％)以内。“基座”指可用于支撑工件的任何结构。
图1描绘了根据本公开的示例实施方式的示例工艺50的纵览。在阶段52处，工件70可包括基材层72(例如，硅和/或硅锗)。待刻蚀的层74(例如，介电层比如二氧化硅层，或金属层比如钨)可设置在基材层72的顶部上。可将光致抗蚀剂层76可图案化在工件70上。在刻蚀工艺期间，光致抗蚀剂层76可被图案化，以用作用于刻蚀层74的掩模。
工艺50实施刻蚀工艺54，以去除层74的一部分。在一些实施方式中，刻蚀工艺54可为基于氟的刻蚀工艺，其中氟、含氟的化合物、氟核素和/或氟混合物用于刻蚀层74的暴露部分。如在阶段56处阐释的，在完成刻蚀工艺54后，氟残留物75可留在工件70上。
可在等离子体处理装置(例如，图2、图7或图8的装置)中实施光致抗蚀剂去除工艺58。根据本公开的示例实施方式，光致抗蚀剂去除工艺58可包括脱氟工艺和等离子体剥离工艺。
根据本公开的示例实施方式，脱氟工艺可包括将工件70暴露至氢自由基。氢自由基与氟残留物反应以生成HF。HF可从等离子体处理装置的处理腔室中去除。在阶段60处，工件70已经被处理以去除氟残留物75。
如以下将更详细地讨论的，在一些实施方式中，可使用等离子体源，比如感应耦合的等离子体源通过从工艺气体生成等离子体实施脱氟工艺。工艺气体可包括氢。等离子体可生成氢自由基。中性氢自由基可穿过分离栅进入处理腔室，其中它们暴露于工件。氢自由基可与氟残留物反应以减少工件上的氟残留物。可使用氢自由基的其他来源，比如蒸汽。
根据本公开的示例实施方式的用于脱氟工艺的示例工艺参数包括：
工艺气体：H2和载气(例如，N2或Ar或He或组合)(或H自由基的其他来源，比如蒸汽)
H2与载气的比例：约2至约100
处理时间：约5秒至约60秒
工艺压力：约300m托至约4000m托
感应耦合的等离子体源功率：约600W至约5000W
工件温度：约90℃至约400℃。
参考图1，在脱氟工艺之后，光致抗蚀剂去除工艺58可包括等离子体剥离工艺。等离子体剥离工艺可将工件70暴露至自由基(例如，使用等离子体源由工艺气体生成)，以刻蚀和/或去除光致抗蚀剂层76。阶段62描绘了在去除光致抗蚀剂层76后的工件70。
用于等离子体剥离工艺的示例工艺参数可包括：
工艺气体：O2，或O2和载气(例如，N2或Ar或He或组合)
工艺压力：约600m托(mTorr)至约1200m托
感应耦合的等离子体源功率：约2000W至约5000W
工件温度：约90℃至约400℃。
在一些实施方式中，脱氟工艺可用等离子体剥离工艺原位进行。例如，脱氟工艺和等离子体剥离工艺可在相同的处理腔室中进行，不用从处理腔室取出工件。
图2描绘了根据本公开的示例实施方式的可用于进行工艺的示例等离子体处理装置100。如阐释的，等离子体处理装置100包括处理腔室110和与处理腔室110分开的等离子体腔室120。处理腔室110包括可操作地支撑待处理的工件114，比如半导体晶片的工件支撑件或基座112。在该示例阐释中，通过感应耦合的等离子体源135在等离子体腔室120(即，等离子体生成区)中生成等离子体，并且将期望的核素通过分离栅组件200从等离子体腔室120引导至基材114的表面。
为了阐释和讨论的目的，参考感应耦合的等离子体源讨论了本公开的方面。使用本文提供的公开，本领域普通技术人员将理解，在不偏离本公开的范围的情况下，可使用任何等离子体源(例如，感应耦合的等离子体源、电容耦合的等离子体源等)。
等离子体腔室120包括介电侧壁122和顶棚124。介电侧壁122、顶棚124和分离栅200限定了等离子体腔室内部125。介电侧壁122可由介电材料，比如石英和/或氧化铝形成。感应耦合的等离子体源135可包括邻近介电侧壁122围绕等离子体腔室120设置的感应线圈130。感应线圈130通过合适的匹配网格132耦合至RF功率发生器134。工艺气体(例如，氢气和载气)可从气体供应150和环形气体分配通道151或其他合适的气体引入机构提供至腔室内部。当用来自RF功率发生器134的RF功率为感应线圈130供能时，可在等离子体腔室120中生成等离子体。在特别的实施方式中，等离子体处理装置100可包括任选的接地的法拉第屏障(Faraday shield)128，以减少感应线圈130与等离子体的电容耦合。
如图1中显示，分离栅200将等离子体腔室120与处理腔室110分开。分离栅200可用于从在等离子体腔室120中通过等离子体生成的混合物中进行离子过滤，以生成过滤的混合物。在处理腔室中，过滤的混合物可暴露于工件114。
在一些实施方式中，分离栅200可为多板分离栅。例如，分离栅200可包括以彼此平行关系间隔开的第一栅板210和第二栅板220。第一栅板210和第二栅板220可分开一定距离。
第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。带电的颗粒可在它们通过分离栅中的每个栅板210、220的孔的路径中的壁上复合。中性核素(例如，自由基)可相对自由地流过第一栅板210和第二栅板220中的孔。每个栅板210和220的孔的尺寸和厚度可影响带电的颗粒和中性颗粒二者的透过性。
在一些实施方式中，第一栅板210可由金属(例如，铝)或其他导电材料制成和/或第二栅板220可由导电材料或介电材料(例如，石英、陶瓷等)制成。在一些实施方式中，第一栅板210和/或第二栅板220可由其他材料，比如硅或碳化硅制成。如果栅板由金属或其他导电材料制成，则栅板可为接地的。在一些实施方式中，栅组件可包括具有一个栅板的单个栅。
图3描绘了根据本公开的示例性方面的一个示例方法(300)的流程图。将通过示例参考图2的等离子体处理装置100讨论方法(300)。方法(300)可在任何合适的等离子体处理装置中实施。为了阐释和讨论的目的，图3描绘了以特定的顺序进行的步骤。使用本文提供的公开，本领域普通技术人员将理解，在不偏离本公开的范围的情况下，可以以各种方式省略、扩展、同时进行、重新布置和/或修改本文所述的任何方法的各个步骤。另外，在不偏离本公开的范围的情况下，可进行各种步骤(未阐释)。
在(302)处，方法可包括进行刻蚀工艺以刻蚀工件上的层。相对于方法(300)的其余部分，可在分开的处理装置中进行刻蚀工艺。刻蚀工艺可去除工件上的层的至少一部分。在一些实施方式中，刻蚀工艺可为基于氟的刻蚀工艺。在基于氟的刻蚀工艺的实施后，工件可具有一种或多种氟残留物。
在(304)处，方法可包括将工件放置在等离子体处理装置的处理腔室中。处理腔室可与等离子体腔室分开(例如，通过分离栅组件分开)。例如，方法可包括在处理腔室110中将工件114放置在工件支撑件112上。
参考图3，方法可包括根据本公开的示例方面进行脱氟工艺(306)。脱氟工艺可为本文公开的任何脱氟工艺。例如，脱氟工艺可为参考图4-图6讨论的示例脱氟工艺。
脱氟工艺可将工件暴露于一种或多种氢自由基以与氟残留物反应。例如，氢自由基可与氟残留物反应以生成HF。
在(308)处，方法可包括从处理腔室中排空HF。例如，由于脱氟工艺生成的HF气体可从处理腔室110中抽出。
在(310)处，方法可包括进行等离子体剥离工艺，以例如从工件去除光致抗蚀剂。等离子体剥离工艺可包括，例如，在等离子体腔室120中从工艺气体生成等离子体、用分离栅组件200过滤离子和允许中性自由基穿过分离栅组件200。中性自由基可暴露于工件114，以从工件至少局部去除光致抗蚀剂。
在(310)处的等离子体剥离工艺期间使用的工艺气体可与在(308)处的脱氟工艺期间使用的工艺气体不同。例如，在(308)处的脱氟工艺期间的工艺气体可包括氢气。在(310)处的等离子体剥离工艺期间的工艺气体可包括氧气。
在图3的(312)处，方法可包括从处理腔室中取出工件。例如，在处理腔室110中可将工件114从工件支撑件112取出。然后可调整等离子体处理装置，用于将来另外工件的处理。这样，在工件在相同的处理腔室中的同时，可使用相同处理装置进行脱氟工艺(308)和等离子体剥离工艺(310)二者。
图4描绘了根据本公开的示例方面的示例脱氟工艺(400)的流程图。可使用等离子体处理装置100实施工艺(400)。然而，如以下将详细讨论的，在不偏离本公开的范围的情况下，可使用其他方法实施根据本公开的示例方面的方法。为了阐释和讨论的目的，图4描绘了以特定的顺序进行的步骤。使用本文提供的公开，本领域普通技术人员将理解，在不偏离本公开的范围的情况下，可以以各种方式省略、扩展、同时进行、重新布置和/或修改本文所述的任何方法的各个步骤。另外，在不偏离本公开的范围的情况下，可进行各种另外的步骤(未阐释)。
在(402)处，脱氟工艺可包括将工件加热。例如，可在处理腔室中将工件114加热至工艺温度。可使用例如与基座112相关的一种或多种加热系统将工件114加热。在一些实施方式中，工件可被加热至约90℃至约400℃的范围内的工艺温度。
在(404)处，脱氟工艺可包括允许工艺气体进入至等离子体腔室中。例如，可允许工艺气体经环形气体分配通道151或其他合适的气体引入机构从气体源150进入等离子体腔室内部125中。在一些实施方式中，工艺气体可包括氢气。例如，工艺气体可包括H2和载气(例如，N2或Ar或He或其他惰性气体或组合)。H2与载气的比例可为约2至约100。
在(406)处，脱氟工艺可包括为感应耦合的等离子体源供能，以在等离子体腔室生成等离子体。例如，可用来自RF功率发生器134的RF能为感应线圈130供能，以在等离子体腔室内部125中生成等离子体。在一些实施方式中，可用脉冲的功率为感应耦合的等离子体源供能，以获得期望的具有减少的等离子体能的自由基。在一些实施方式中，感应耦合的等离子体源可用在约660W至约5000W的范围内的功率来操作。在(408)处，等离子体可用于由氢气生成一种或多种氢自由基。可使用氢自由基的其他来源，比如蒸汽。
在(410)处，脱氟工艺可包括过滤由等离子体生成的一种或多种离子，以产生过滤的混合物。过滤的混合物可包括中性氢自由基。在一些实施方式中，可使用将等离子体腔室与工件所在的处理腔室分开的分离栅组件过滤一种或多种离子。例如，分离栅组件200可用于过滤由等离子体生成的离子。分离栅200可具有多个孔。带电的颗粒(例如，离子)可在它们通过多个孔的路径中的壁上复合。中性核素(例如自由基)可穿过孔。
在一些实施方式中，分离栅200可配置为以大于或等于约90％，比如大于或等于约95％的效率过滤离子。离子过滤的百分数效率指相对于混合物中离子的总数从混合物去除的离子的量。例如，约90％的效率指示在过滤期间去除了约90％的离子。约95％的效率指示在过滤期间去除了约95％的离子。
在一些实施方式中，分离栅可为多板分离栅。多板分离栅可具有平行的多个分离栅板。可选择栅板中的孔的布置和排列，以提供期望的离子过滤的效率，比如大于或等于约95％。
例如，分离栅200可具有彼此为平行关系的第一栅板210和第二栅板220。第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。带电的颗粒(例如，离子)可在它们通过分离栅200中的每个栅板210、220的孔的路径中的壁上复合。中性核素(例如，自由基)可相对自由地流过第一栅板210和第二栅板220中的孔。
在图4的(412)处，脱氟工艺可包括将工件暴露于氢自由基。更具体地，工件可暴露于在等离子体中生成并且穿过分离栅组件的氢自由基。作为示例，氢自由基可穿过分离栅200并且暴露于工件114。将工件暴露于氢自由基可使得从工件去除一种或多种氟残留物。
在不偏离本公开的范围的情况下，可通过使用其他方式生成氢自由基来实施脱氟工艺。例如，在一些实施方式中，可至少部分使用等离子体后气体注入和/或加热的细丝和/或蒸汽生成氢自由基。
图5描绘了根据本公开的示例实施方式的使用等离子体后气体注入的氢自由基的示例生成。更具体地，图5描绘了根据本公开的示例实施方式的用于等离子体后注入氢的示例分离栅200。更具体地，分离栅200包括以平行关系设置的第一栅板210和第二栅板220。第一栅板210和第二栅板220可提供用于离子/UV过滤。
第一栅板210和第二栅板220可为彼此平行的关系。第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。来自等离子体的核素(例如，激发的惰性气体分子)215可暴露于分离栅200。带电的颗粒(例如，离子)可在它们通过分离栅200中的每个栅板210、220的孔的路径中的壁上复合。中性核素可相对自由地流过第一栅板210和第二栅板220中的孔。
在第二栅板220之后，气体注入源230可配置为将氢232混合至穿过分离栅200的核素中。源自氢气的注入的包括氢自由基的混合物225可穿过第三栅板235，用于暴露于处理腔室中的工件。
为了示例目的，参考具有三个栅板的分离栅来讨论本示例。在不偏离本公开的范围的情况下，使用本文提供的公开，本领域普通技术人员将理解，可使用更多或更少的栅板。另外，氢可在分离栅中和/或处理腔室中分离栅后的任何点处与核素混合。例如，气体注入源230可位于第一栅板210和第二栅板220之间。
在一些实施方式中，可通过使氢气在加热的细丝(例如，钨丝)上穿过而生成氢自由基。例如，如图6中显示，在第一腔室中氢气H2 240可在加热的细丝245(例如，钨丝)上穿过而生成氢自由基225。氢自由基225可穿过分离栅200。
分离栅200包括以平行关系设置的第一栅板210和第二栅板220。第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。
在不偏离本公开的范围的情况下，可使用其他等离子体处理装置实施脱氟工艺和/或等离子体剥离工艺。
图7描绘了根据本公开的示例实施方式的可用于实施工艺的示例等离子体处理装置500。等离子体处理装置500类似于图2的等离子体处理装置100。
更具体地，等离子体处理装置500包括处理腔室110和与处理腔室110分开的等离子体腔室120。处理腔室110包括可操作地支撑待处理的工件114，比如半导体晶片的基材支架或基座112。在该示例阐释中，在等离子体腔室120(即，等离子体生成区)中，通过感应耦合的等离子体源135生成等离子体，并且将期望的核素通过分离栅组件200从等离子体腔室120引导至基材114的表面。
等离子体腔室120包括介电侧壁122和顶棚124。介电侧壁122、顶棚124和分离栅200限定了等离子体腔室内部125。介电侧壁122可由介电材料，比如石英和/或氧化铝形成。感应耦合的等离子体源135可包括邻近介电侧壁122围绕等离子体腔室120设置的感应线圈130。感应线圈130通过合适的匹配网格132耦合至RF功率发生器134。工艺气体(例如，惰性气体)可从气体供应150和环形气体分配通道151或其他合适的气体引入机构提供至腔室内部。当用来自RF功率发生器134的RF功率为感应线圈130供能时，可在等离子体腔室120中生成等离子体。在特别的实施方式中，等离子体处理装置100可包括任选的接地的法拉第屏障128，以减少感应线圈130与等离子体的电容耦合。
如图7中显示，分离栅200将等离子体腔室120与处理腔室110分开。分离栅200可用于从在等离子体腔室120中通过等离子体生成的混合物中进行离子过滤，以生成过滤的混合物。在处理腔室中，过滤的混合物可暴露于工件114。
在一些实施方式中，分离栅200可为多板分离栅。例如，分离栅200可包括以彼此平行关系间隔开的第一栅板210和第二栅板220。第一栅板210和第二栅板220可分开一定距离。
第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。带电的颗粒可在它们通过分离栅中的每个栅板210、220的孔的路径中的壁上复合。中性核素(例如，自由基)可相对自由地流过第一栅板210和第二栅板220中的孔。每个栅板210和220的孔的尺寸和厚度可影响带电的颗粒和中性颗粒二者的透过性。
在一些实施方式中，第一栅板210可由金属(例如，铝)或其他导电材料制成和/或第二栅板220可由导电材料或介电材料(例如，石英、陶瓷等)制成。在一些实施方式中，第一栅板210和/或第二栅板220可由其他材料，比如硅或碳化硅制成。如果栅板由金属或其他导电材料制成，则栅板可为接地的。
如上所讨论，氢气可注入至穿过分离栅200的核素中，以生成一种或多种氢自由基，用于暴露于工件114。氢自由基可用于实施各种半导体制造工艺。
图7的示例等离子体处理装置500可操作地在等离子体腔室120中生成第一等离子体502(例如，远程等离子体)，并且在处理腔室110中生成第二等离子体504(例如，直接等离子体)。如本文使用的，“远程等离子体”指远离工件，比如在通过分离栅与工件分开的等离子体腔室中生成的等离子体。如本文使用的，“直接等离子体”指直接暴露于工件的等离子体，比如在具有可操作地支撑工件的基座的处理腔室中生成的等离子体。
更具体地，图7的等离子体处理装置500包括在基座112中具有偏置电极510的偏置源。偏置电极510可经合适的匹配网格512耦合至RF功率发生器514。当偏置电极510用RF能供能时，可在处理腔室110中由混合物生成第二等离子体504，用于直接暴露于工件114。处理腔室110可包括用于从处理腔室110中排空气体的气体排空口516。可使用第一等离子体502和/或第二等离子体504生成在根据本公开的示例方面的脱氟工艺中使用的氢自由基。
图8描绘了类似于图2和图7的处理腔室的处理腔室600。更具体地，等离子体处理装置600包括处理腔室110和与处理腔室110分开的等离子体腔室120。处理腔室110包括可操作地支撑待处理的工件114，比如半导体晶片的基材支架或基座112。在该示例阐释中，在等离子体腔室120(即，等离子体生成区)中，通过感应耦合的等离子体源135生成等离子体，并且将期望的核素通过分离栅组件200从等离子体腔室120引导至基材114的表面。
等离子体腔室120包括介电侧壁122和顶棚124。介电侧壁122、顶棚124和分离栅200限定了等离子体腔室内部125。介电侧壁122可由介电材料，比如石英和/或氧化铝形成。感应耦合的等离子体源135可包括邻近介电侧壁122围绕等离子体腔室120设置的感应线圈130。感应线圈130通过合适的匹配网格132耦合至RF功率发生器134。工艺气体(例如，惰性气体)可从气体供应150和环形气体分配通道151或其他合适的气体引入机构提供至腔室内部。当用来自RF功率发生器134的RF功率为感应线圈130供能时，可在等离子体腔室120中生成等离子体。在特别的实施方式中，等离子体处理装置100可包括任选的接地的法拉第屏障128，以减少感应线圈130与等离子体的电容耦合。
如图8中显示，分离栅200将等离子体腔室120与处理腔室110分开。分离栅200可用于从在等离子体腔室120中通过等离子体生成的混合物中进行离子过滤，以生成过滤的混合物。在处理腔室中，过滤的混合物可暴露于工件114。
在一些实施方式中，分离栅200可为多板分离栅。例如，分离栅200可包括以彼此平行关系间隔开的第一栅板210和第二栅板220。第一栅板210和第二栅板220可分开一定距离。
第一栅板210可具有具备多个孔的第一栅图案。第二栅板220可具有具备多个孔的第二栅图案。第一栅图案可与第二栅图案相同或不同。带电的颗粒可在它们通过分离栅中的每个栅板210、220的孔的路径中的壁上复合。中性核素(例如，自由基)可相对自由地流过第一栅板210和第二栅板220中的孔。每个栅板210和220的孔的尺寸和厚度可影响带电的颗粒和中性颗粒二者的透过性。
在一些实施方式中，第一栅板210可由金属(例如，铝)或其他导电材料制成和/或第二栅板220可由导电材料或介电材料(例如，石英、陶瓷等)制成。在一些实施方式中，第一栅板210和/或第二栅板220可由其他材料，比如硅或碳化硅制成。如果栅板由金属或其他导电材料制成，则栅板可为接地的。
图8的示例等离子体处理装置600可操作地在等离子体腔室120中生成第一等离子体602(例如，远程等离子体)并且在处理腔室110中生成第二等离子体604(例如，直接等离子体)。如显示，等离子体处理装置600可包括从与远程等离子体腔室120相关的竖直侧壁122延伸的有角度的介电侧壁622。有角度的介电侧壁622可形成处理腔室110的一部分。
第二感应等离子体源635可靠近介电侧壁622放置。第二感应等离子体源635可包括经合适的匹配网格612耦合至RF发生器614的感应线圈610。当用RF能供能时，感应线圈610可在处理腔室110中由混合物诱导直接等离子体604。法拉第屏障628可设置在感应线圈610和侧壁622之间。
基座可112可在竖直方向V上移动。例如，基座112可包括可配置为调节基座112和分离栅组件200之间的距离的竖直提升器616。作为一个示例，基座112可放置在第一竖直位置中，用于使用远程等离子体602处理。基座112可在第二竖直位置中，用于使用直接等离子体604处理。第一竖直位置相对于第二竖直位置可更靠近分离栅组件200。
图8的等离子体处理装置600包括在基座112中具有偏置电极510的偏置源。偏置电极510可经合适的匹配网格512耦合至RF功率发生器514。处理腔室110可包括用于从处理腔室110中排空气体的气体排空口516。可使用第一等离子体602和/或第二等离子体604生成在根据本公开的示例方面的脱氟工艺中使用的氢自由基。
尽管已经结合其特定的示例实施方式详细地描述了本主题，但是应当理解，本领域技术人员在获得前述的理解之后，可容易地为这些实施方式产生改变、变型和等效方案。因此，示例了而不是限制了本公开的范围，并且本公开不排除包括对本领域技术人员是显而易见的对本主题的这种修改、变型和/或添加。

Claims (20)

1.一种用于处理工件的方法，所述方法包括：
将工件支撑在工件支撑件上，所述工件具有光致抗蚀剂层，所述工件在所述工件的表面上具有一种或多种氟残留物；
至少部分使用由第一工艺气体生成的等离子体，在所述工件上进行脱氟工艺，所述第一工艺气体包括氢气；
在进行所述脱氟工艺之后，在所述工件上进行等离子体剥离工艺，以从所述工件上至少局部去除光致抗蚀剂层。
2.根据权利要求1所述的方法，其中进行脱氟工艺包括：
在等离子体腔室中，使用等离子体源由所述第一工艺气体生成一种或多种氢自由基；
用将所述等离子体腔室与处理腔室分开的分离栅过滤使用所述等离子体生成的离子；
在所述处理腔室中，将所述工件暴露于所述氢自由基。
3.根据权利要求1所述的方法，其中所述第一工艺气体进一步包括载气，其中所述载气包括氮或惰性气体。
4.根据权利要求1所述的方法，其中所述等离子体剥离工艺包括：
在等离子体腔室中，使用等离子体源由第二工艺气体生成一种或多种核素；
使用将所述等离子体腔室与处理腔室分开的分离栅过滤离子，以允许一种或多种中性自由基的穿过；
在所述处理腔室中，将所述工件暴露于一种或多种中性自由基；
其中所述第二工艺气体包括氧。
5.根据权利要求1所述的方法，其中所述脱氟工艺实施一段处理时间，所述处理时间在约5秒至约60秒的范围内。
6.根据权利要求1所述的方法，其中所述脱氟工艺在所述处理腔室中在工艺压力进行，所述工艺压力在约300mT至约4000mT的范围内。
7.根据权利要求1所述的方法，其中所述脱氟工艺在源功率进行，所述源功率在约600W至约5000W的范围内。
8.根据权利要求1所述的方法，其中所述脱氟工艺用在工艺温度的工件进行，所述工艺温度在约90℃至约400℃的范围内。
9.根据权利要求1所述的方法，其中在所述第一工艺气体中氢气与一种或多种载气的比例为约2至约100。
10.根据权利要求4所述的方法，其中所述第二工艺气体包括氧和氮。
11.根据权利要求1所述的方法，其中所述工件包括金属层。
12.根据权利要求1所述的方法，其中所述金属层包括钨。
13.根据权利要求1所述的方法，其中所述氟残留物源于刻蚀工艺。
14.根据权利要求2所述的方法，其中所述氢自由基与所述一种或多种氟残留物反应以生成HF气体。
15.根据权利要求14所述的方法，其进一步包括在进行所述等离子体剥离工艺之前，从所述处理腔室抽出所述HF气体。
16.一种用于在工件上实施脱氟工艺的方法，所述工件包括光致抗蚀剂层，所述工件在所述工件上具有一种或多种氟残留物，所述方法包括：
在处理腔室中，将所述工件支撑在工件支撑件上；
生成一种或多种氢自由基；
将所述一种或多种氢自由基暴露于所述工件，以使所述氢自由基与所述一种或多种氟残留物反应并且生成HF气体；
从所述处理腔室中排空所述HF气体。
17.根据权利要求16所述的方法，其中使用感应耦合的等离子体源由工艺气体生成所述一种或多种氢自由基。
18.根据权利要求16所述的方法，其中使用钨丝生成所述一种或多种氢自由基。
19.根据权利要求17所述的方法，其中在等离子体源的下游，通过将氢气与一种或多种激发的惰性气体分子混合生成所述一种或多种氢自由基。
20.根据权利要求19所述的方法，其中所述处理腔室通过分离栅与所述等离子体源分开，所述氢气在所述分离栅处或在所述分离栅下方与一种或多种激发的惰性气体分子混合。
CN201980036829.8A 2018-06-25 2019-05-07 刻蚀后脱氟工艺 Pending CN112272861A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862689475P 2018-06-25 2018-06-25
US62/689,475 2018-06-25
PCT/US2019/031001 WO2020005389A1 (en) 2018-06-25 2019-05-07 Post etch defluorination process

Publications (1)

Publication Number Publication Date
CN112272861A true CN112272861A (zh) 2021-01-26

Family

ID=68982019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980036829.8A Pending CN112272861A (zh) 2018-06-25 2019-05-07 刻蚀后脱氟工艺

Country Status (7)

Country Link
US (2) US10872761B2 (zh)
JP (1) JP2021530102A (zh)
KR (1) KR20210003939A (zh)
CN (1) CN112272861A (zh)
SG (1) SG11202013022SA (zh)
TW (1) TW202018803A (zh)
WO (1) WO2020005389A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471070B (zh) 2020-05-22 2022-04-12 北京屹唐半导体科技股份有限公司 使用臭氧气体和氢自由基的工件加工
CN113488368A (zh) * 2020-07-02 2021-10-08 北京屹唐半导体科技股份有限公司 工件的加工
CN115394637A (zh) * 2022-10-27 2022-11-25 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020033233A1 (en) * 1999-06-08 2002-03-21 Stephen E. Savas Icp reactor having a conically-shaped plasma-generating section
US20020058397A1 (en) * 2000-11-15 2002-05-16 Smith Patricia B. Hydrogen plasma photoresist strip and polymeric residue cleanup process for low dielectric constant materials
US6693043B1 (en) * 2002-09-20 2004-02-17 Novellus Systems, Inc. Method for removing photoresist from low-k films in a downstream plasma system
US20060040066A1 (en) * 2003-01-16 2006-02-23 Hiroomi Tsutae Process of cleaning a semiconductor manufacturing system and method of manufacturing a semiconductor device
US7049209B1 (en) * 2005-04-01 2006-05-23 International Business Machines Corporation De-fluorination of wafer surface and related structure
US7226852B1 (en) * 2004-06-10 2007-06-05 Lam Research Corporation Preventing damage to low-k materials during resist stripping
CN101448580A (zh) * 2006-03-24 2009-06-03 应用材料公司 具有室去氟化和晶片去氟化中间步骤的等离子体蚀刻和光刻胶剥离工艺
US20090317975A1 (en) * 2008-06-23 2009-12-24 Hanyi Ding Method for forming an 0n-chip high frequency electro-static discharge device
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
CN102870198A (zh) * 2009-12-11 2013-01-09 诺发系统有限公司 极低硅损失高剂量植入剥离
JP2014049529A (ja) * 2012-08-30 2014-03-17 Tokyo Electron Ltd プラズマ処理装置及び金属の酸化膜を洗浄する方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5380401A (en) 1993-01-14 1995-01-10 Micron Technology, Inc. Method to remove fluorine residues from bond pads
JPH11305453A (ja) * 1998-04-23 1999-11-05 Tokuyama Corp フォトレジストアッシング残滓洗浄除去剤
US6566269B1 (en) 2000-07-14 2003-05-20 Lucent Technologies Inc. Removal of post etch residuals on wafer surface
WO2009085238A1 (en) 2007-12-27 2009-07-09 Lam Research Corporation Copper discoloration prevention following bevel etch process
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
JP5673329B2 (ja) * 2011-04-25 2015-02-18 富士通セミコンダクター株式会社 シリコン酸化物加工方法
US20160358784A1 (en) * 2011-09-07 2016-12-08 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
US9039911B2 (en) * 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
US20150072538A1 (en) * 2013-09-06 2015-03-12 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
JP6502160B2 (ja) 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
CN105742177A (zh) 2016-03-11 2016-07-06 上海华力微电子有限公司 一种去除虚拟栅极介质层的方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020033233A1 (en) * 1999-06-08 2002-03-21 Stephen E. Savas Icp reactor having a conically-shaped plasma-generating section
US20020058397A1 (en) * 2000-11-15 2002-05-16 Smith Patricia B. Hydrogen plasma photoresist strip and polymeric residue cleanup process for low dielectric constant materials
US6693043B1 (en) * 2002-09-20 2004-02-17 Novellus Systems, Inc. Method for removing photoresist from low-k films in a downstream plasma system
US20060040066A1 (en) * 2003-01-16 2006-02-23 Hiroomi Tsutae Process of cleaning a semiconductor manufacturing system and method of manufacturing a semiconductor device
US7226852B1 (en) * 2004-06-10 2007-06-05 Lam Research Corporation Preventing damage to low-k materials during resist stripping
US7049209B1 (en) * 2005-04-01 2006-05-23 International Business Machines Corporation De-fluorination of wafer surface and related structure
CN101448580A (zh) * 2006-03-24 2009-06-03 应用材料公司 具有室去氟化和晶片去氟化中间步骤的等离子体蚀刻和光刻胶剥离工艺
US20090317975A1 (en) * 2008-06-23 2009-12-24 Hanyi Ding Method for forming an 0n-chip high frequency electro-static discharge device
CN102870198A (zh) * 2009-12-11 2013-01-09 诺发系统有限公司 极低硅损失高剂量植入剥离
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
JP2014049529A (ja) * 2012-08-30 2014-03-17 Tokyo Electron Ltd プラズマ処理装置及び金属の酸化膜を洗浄する方法

Also Published As

Publication number Publication date
TW202018803A (zh) 2020-05-16
WO2020005389A1 (en) 2020-01-02
KR20210003939A (ko) 2021-01-12
US10872761B2 (en) 2020-12-22
SG11202013022SA (en) 2021-01-28
US20210111017A1 (en) 2021-04-15
US20190393027A1 (en) 2019-12-26
JP2021530102A (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
CN111433896B (zh) 使用有机自由基对硅或硅锗表面的表面处理
CN111527583B (zh) 等离子体处理设备和方法
US20210111017A1 (en) Post Etch Defluorination Process
US11387111B2 (en) Processing of workpieces with reactive species generated using alkyl halide
JPH04206719A (ja) 基板処理装置および基板処理方法
KR102363121B1 (ko) 워크피스의 처리를 위한 수소 반응성 종의 생성
KR20210065199A (ko) 하드마스크의 제거를 위한 수증기 기반 불소 함유 플라즈마
CN113488368A (zh) 工件的加工
US20200075313A1 (en) Oxide Removal From Titanium Nitride Surfaces
CN112368808A (zh) 天然氧化物穿通后的硅芯轴刻蚀
CN114902386B (zh) 使用氢氟酸和臭氧气体的选择性刻蚀工艺
CN112771649B (zh) 用于使用氟自由基处理工件的方法
CN112470253A (zh) 提高远程等离子体产生的氧化膜的质量的表面预处理工艺
US20210202231A1 (en) Systems and Methods for Removal of Hardmask
US11164727B2 (en) Processing of workpieces using hydrogen radicals and ozone gas
CN113972126A (zh) 使用氧加工工件
CN114521284A (zh) 具有可移动插入件的等离子体剥离工具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: California, USA

Applicant after: MATTSON TECHNOLOGY, Inc.

Applicant after: Beijing Yitang Semiconductor Technology Co.,Ltd.

Address before: California, USA

Applicant before: MATTSON TECHNOLOGY, Inc.

Applicant before: Beijing Yitang Semiconductor Technology Co.,Ltd.

CB02 Change of applicant information