JP2021530102A - エッチング後の脱フッ素化プロセス - Google Patents

エッチング後の脱フッ素化プロセス Download PDF

Info

Publication number
JP2021530102A
JP2021530102A JP2020572429A JP2020572429A JP2021530102A JP 2021530102 A JP2021530102 A JP 2021530102A JP 2020572429 A JP2020572429 A JP 2020572429A JP 2020572429 A JP2020572429 A JP 2020572429A JP 2021530102 A JP2021530102 A JP 2021530102A
Authority
JP
Japan
Prior art keywords
plasma
workpiece
gas
processing chamber
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020572429A
Other languages
English (en)
Inventor
マシュー ヴァニアプラ ヴィジェイ
グラマダ アンドレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing E Town Semiconductor Technology Co Ltd
Mattson Technology Inc
Original Assignee
Beijing E Town Semiconductor Technology Co Ltd
Mattson Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing E Town Semiconductor Technology Co Ltd, Mattson Technology Inc filed Critical Beijing E Town Semiconductor Technology Co Ltd
Publication of JP2021530102A publication Critical patent/JP2021530102A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

半導体ウェーハなどのワークピースからフッ素残留物を除去するための脱フッ素化プロセスが提供される。一実施例においては、ワークピースを処理するための方法は、ワークピース支持体上にワークピースを支持することを含み得る。ワークピースは、フォトレジスト層を有し得る。ワークピースは、ワークピースの表面上に１つ以上のフッ素残留物を有し得る。本方法は、第１のプロセスガスから生成されたプラズマを少なくとも部分的に使用して、ワークピースにつき脱フッ素化プロセスを実施することを含み得る。第１のプロセスガスは、水素ガスを含み得る。脱フッ素化プロセスを実施することに続いて、本方法は、ワークピースにつきプラズマストリッププロセスを実施して、ワークピースからフォトレジスト層を少なくとも部分的に除去することを含み得る。

Description

関連出願の相互参照
本出願は、２０１８年６月２５日付にて出願された“Post Etch Defluorination Process”と題する米国特許仮出願第６２／６８９４７５号の優先権の利益を主張するものであり、この出願はあらゆる目的のために参照により本明細書に組み込まれる。
技術分野
本開示は、概して、半導体プロセス、より具体的には、半導体プロセスにおけるプラズマストリッププロセスの前に実施されるエッチング後の脱フッ素化プロセスに関する。
背景技術
プラズマストリッププロセス（例えば、ドライストリッププロセス）は、半導体製造中にワークピース上にパターン化されたフォトレジスト及び／又は他の材料を除去するための方法として、半導体製造において使用され得る。プラズマストリッププロセスにより、１つ以上のプロセスガスから生成されたプラズマから抽出された反応種（例えば、ラジカル）を使用して、ワークピースの表面からフォトレジスト及び他のマスク層をエッチング及び／又は除去することができる。例えば、いくつかのプラズマストリッププロセスにおいては、遠隔プラズマチャンバで生成されたプラズマからの中性種が分離グリッドを通過して処理チャンバ内に入る。中性種が半導体ウェーハなどのワークピースに曝露され、これにより、ワークピースの表面からフォトレジストを除去することができる。
発明の概要
本開示の実施形態の態様及び利点は、以下の説明において部分的に記載されることがあり、又は、説明から若しくは実施形態の実施を通じて学習され得る。
本開示の例示的な一態様は、半導体ウェーハなどのワークピースを処理するための方法を対象とする。本方法は、ワークピース支持体上にワークピースを支持することを含み得る。ワークピースは、フォトレジスト層を有し得る。ワークピースは、ワークピースの表面上に１つ以上のフッ素残留物を有し得る。本方法は、第１のプロセスガスから生成されたプラズマを少なくとも部分的に使用して、ワークピースにつき脱フッ素化プロセスを実施することを含み得る。第１のプロセスガスは、水素ガスを含み得る。脱フッ素化プロセスを実施することに続いて、本方法は、ワークピースにつきプラズマストリッププロセスを実施して、ワークピースからフォトレジスト層を少なくとも部分的に除去することを含み得る。
様々な実施形態の上記の及び他の特徴、態様及び利点は、以下の説明及び添付の特許請求の範囲を参照することにより、よりよく理解されるようになるであろう。本明細書に組み込まれ、かつ、その一部を構成する添付の図面は、本開示の実施形態を例示しており、説明と共に、関連する基本方式を説明するのに役立つ。
以下の添付の図面を参照して、当業者を対象とした実施形態の詳細な説明を本明細書において示す。
本開示の例示的な実施形態による例示的なプロセスの概要を示す図である。 本開示の例示的な実施形態による例示的なプラズマ処理装置を示す図である。 本開示の例示的な実施形態による例示的な方法のフローチャートである。 本開示の例示的な実施形態による例示的な脱フッ素化プロセスの例示的なフローチャートである。 本開示の例示的な実施形態によるプラズマ後のガス注入を使用する例示的な水素ラジカルの生成を示す図である。 本開示の例示的な実施形態によるフィラメントを使用する例示的な水素ラジカルの生成を示す図である。 本開示の例示的な実施形態による例示的なプラズマ処理装置を示す図である。 本開示の例示的な実施形態による例示的なプラズマ処理装置を示す図である。
発明を実施するための形態
ここで、１つ以上の実施例を図示した実施形態を詳細に参照する。各実施例は、実施形態の説明として提供されるものであり、本開示を限定するものではない。実際に、当業者であれば、本開示の範囲又は精神から逸脱することなく、実施形態に対して様々な修正及び変形を行うことができることは明らかであろう。例えば、一実施形態の一部として図示又は説明された特徴を他の実施形態と共に使用して、さらなる実施形態を生み出すことができる。したがって、本開示の態様は、このような修正及び変形をカバーすることが意図されている。
本開示の例示的な態様は、フッ素残留物（例えば、エッチング後のフッ素残留物）を低減するためにワークピースを処理するための方法を対象とする。プラズマストリッププロセス（例えば、ドライストリッププロセス）は、半導体製造プロセス中のフォトレジスト及び／又は他のマスク材料の除去に使用することができる。例えば、プラズマから抽出された反応種を使用して、半導体ウェーハなどのワークピースの表面上のフォトレジストをエッチング及び／又は除去することができる。
いくつかの場合には、残留フッ素が（例えば、フッ素化学反応によるエッチングプロセスを実施した後）、ワークピース上に存在し得る。プラズマストリッププロセス中に使用される酸素ベースのプラズマは、フッ素残留物と反応して、ワークピースにつき、下部の層材料をエッチングすることができる。プラズマストリッププロセス中に金属層がワークピース上に露出すると、残留フッ素が揮発性金属成分を生成して、処理チャンバを汚染するおそれがある。金属汚染により、再結合の増加に対する反応種の損失に起因して、チャンバの安定性が影響を受けることがある。
例えば、プラズマストリッププロセスを使用して、露出させたタングステン上のフォトレジスト層を除去することができる。酸素ベースのプラズマストリッププロセス中に、先行のエッチングプロセス（例えば、フッ素化学反応によって実施されるエッチングプロセス）からの残留フッ素が酸素及びタングステンと反応して、揮発性の酸化タングステン及びオキシフッ化物を形成することがある。酸化タングステン及びオキシフッ化物は、プラズマ処理装置のより低温の部分に堆積され得る。タングステン化合物の蓄積により、酸素ベースのプラズマストリッププロセス中の酸素ラジカルの再結合の増加が生じ、その結果、プラズマストリッププロセス中のフォトレジストストリップレートの低下がもたらされることがある。フッ素はまた、ワークピースの加熱中にワークピースの表面から放出されて、プラズマ処理装置の一部に付着する可能性があり、これにより、プラズマストリッププロセスの性能が影響を受ける。
本開示の例示的な態様は、プラズマストリッププロセスを実施する前に、ワークピースにつき脱フッ素化プロセスを実施することを対象とする。脱フッ素化プロセスは、プラズマストリッププロセスと同一の処理チャンバ内においてその場で実施することができる。脱フッ素化プロセスにより、ワークピースを１つ以上の水素ラジカルに曝露させることができる。水素ラジカルは、フッ素残留物と反応して、ＨＦ分子（例えば、ＨＦガス）を生成し得る。ＨＦ分子は、処理チャンバから排出することができる。次いで、プラズマストリッププロセスを実施して（例えば、酸素ベースのプラズマを使用して）、フォトレジストを除去することができる。このようにして、プラズマストリッププロセス中の１つ以上のフッ素残留物の存在からもたらされる影響を低減することができる。
いくつかの実施形態においては、水素ラジカルは、分離グリッドによって処理チャンバから分離されているプラズマチャンバ内で生成することができる。水素ラジカルは、例えば、プロセスガス内にプラズマを誘導することによって生成することができる。プロセスガスは、例えば、Ｈ２及びキャリアガスを含む混合物、例えば、Ｈ２及びＮ２を含む混合物であってよく、又は、Ｈ２及びＨｅを含む混合物であってよく、又は、Ｈ２及びＡｒを含む混合物であってよく、又は、Ｈ２及びＡｒ及び他の不活性ガスを含む混合物であってよい。いくつかの他の実施形態においては、水素ラジカルは、例えば、加熱されたタングステンフィラメントなどの加熱されたフィラメントを使用して生成することができる。
いくつかの他の実施形態においては、水素ラジカルは、プラズマ後のガス注入を使用して生成することができる。例えば、１つ以上の励起された不活性ガス分子（例えば、励起されたＨｅ分子）は、分離グリッドによって処理チャンバから分離されたプラズマチャンバ内で生成され得る。励起された不活性ガス分子は、例えば、プラズマ源（例えば、誘導プラズマ源、容量プラズマ源など）を使用して、プロセスガス内にプラズマを誘導することによって生成することができる。プロセスガスは、不活性ガスであってよい。例えば、プロセスガスは、ヘリウム、アルゴン、キセノン、ネオン、又は、他の不活性ガスであってよい。いくつかの実施形態においては、プロセスガスは、不活性ガスによって構成可能である。分離グリッドを使用してプラズマチャンバ内で生成されたイオンをフィルタリングし、分離グリッドの穴を通して中性種を処理チャンバへと通過させてワークピースに曝露することができる。
いくつかの実施形態においては、水素ラジカルは、分離グリッドで、又は、分離グリッドの下方で（例えば下流で）、水素ガス（Ｈ２）と励起された種とを混合することによって生成することができる。例えば、いくつかの実施形態においては、分離グリッドは、複数のグリッドプレートを有していてよい。水素ガスは、グリッドプレートのうちの１つの下方又は下流の位置で、分離グリッドを通過する種へと注入することができる。いくつかの実施形態においては、水素ガスは、２つのグリッドプレート間の位置で、分離グリッドを通過する種へと注入することができる。いくつかの実施形態においては、水素ガスは、全てのグリッドプレートの下の位置で（例えば処理チャンバ内で）、種へと注入することができる。
水素ガスと不活性ガスからの励起された種とを混合することにより、中性水素ラジカルなどの１つ以上の水素ラジカルの生成が生じ得る。水素ラジカルは、本開示の例示的な実施形態による脱フッ素化プロセスを実施するために、処理チャンバ内のワークピースに曝露され得る。
本開示の例示的な態様は、いくつかの技術的効果及び利点を提供する。例えば、１つ以上の水素ラジカルを用いたワークピースのその場での（例えばプラズマストリッププロセスと同一の処理チャンバ内での）処理により、プラズマストリッププロセス中のワークピース上のフッ素残留物の存在に帰せられる、タングステン化合物の蓄積及びこれに続くストリップレートの低下を低減することができる。
本開示の態様を、例示及び説明の目的で、「ワークピース」「ウェーハ」又は半導体ウェーハに関連して説明する。当業者であれば、本明細書で提供する開示を使用して、本開示の例示的な態様が任意の半導体基板又は他の適当な基板に関連して使用可能であることを理解するであろう。加えて、数値に伴う「約」という用語の使用は、提示された数値の前後１０パーセント（１０％）以内を指すことを意図している。「ペデスタル」とは、ワークピースを支持するために使用可能な任意の構造を指す。
図１は、本開示の例示的な実施形態による、例示的なプロセス５０の概要を示している。ステージ５２において、ワークピース７０は、基板層７２（例えば、シリコン及び／又はシリコンゲルマニウム）を含み得る。エッチングすべき層７４（例えば、二酸化ケイ素層などの誘電体層、又は、タングステンなどの金属層）は、基板層７２の上に配置され得る。フォトレジスト層７６は、ワークピース７０上でパターニングされ得る。フォトレジスト層７６は、エッチングプロセス中に層７４をエッチングするためのマスクとして機能するようにパターニングされ得る。
プロセス５０は、層７４の一部を除去するためにエッチングプロセス５４を実施する。エッチングプロセス５４は、いくつかの実施形態においては、フッ素、フッ素含有化合物、フッ素種、及び／又は、フッ素混合物を使用して層７４の露出部分をエッチングするフッ素ベースのエッチングプロセスであってよい。ステージ５６に示しているように、エッチングプロセス５４の完了後に、フッ素残留物７５がワークピース７０上に残存し得る。
フォトレジスト除去プロセス５８は、プラズマ処理装置（例えば、図２、図７又は図８の装置）内で実施することができる。本開示の例示的な実施形態によれば、フォトレジスト除去プロセス５８は、脱フッ素化プロセス及びプラズマストリッププロセスを含むことができる。
本開示の例示的な実施形態によれば、脱フッ素化プロセスは、ワークピース７０を水素ラジカルに曝露させることを含み得る。水素ラジカルは、フッ素残留物と反応してＨＦを生成する。ＨＦは、プラズマ処理装置の処理チャンバから除去することができる。ステージ６０において、ワークピース７０は、フッ素残留物７５の除去のために処理されている。
以下でより詳細に説明するように、いくつかの実施形態においては、脱フッ素化プロセスは、誘導結合プラズマ源などのプラズマ源を使用してプロセスガスからプラズマを生成することによって実施することができる。プロセスガスは、水素を含み得る。プラズマは、水素ラジカルを生成し得る。中性水素ラジカルは、分離グリッドを通過して処理チャンバへ達し、そこでワークピースに曝露される。水素ラジカルは、フッ素残留物と反応して、ワークピース上のフッ素残留物を低減することができる。蒸気などの、他の水素ラジカル源を使用することができる。
本開示の例示的な実施形態による脱フッ素化プロセス用の例示的なプロセスパラメータには、
プロセスガス：Ｈ２及びキャリアガス（例えば、Ｎ２又はＡｒ又はＨｅ又はその組合せ）（又は蒸気などの他のＨラジカル源）
キャリアガスに対するＨ２比率：約２乃至約１００
処理時間：約５秒乃至約６０秒
プロセス圧：約３００ｍＴｏｒｒ乃至約４０００ｍＴｏｒｒ
誘導結合プラズマ源電力：約６００Ｗ乃至約５０００Ｗ
ワークピース温度：約９０℃乃至約４００℃
が含まれる。
図１を参照すると、フォトレジスト除去プロセス５８は、脱フッ素化プロセスに続いて、プラズマストリッププロセスを含み得る。プラズマストリッププロセスにより、ワークピース７０を（例えば、プラズマ源を使用してプロセスガスから生成された）ラジカルに曝露させて、フォトレジスト層７６をエッチング及び／又は除去することができる。ステージ６２は、フォトレジスト層７６が除去された後のワークピース７０を示している。
プラズマストリッププロセス用の例示的なプロセスパラメータには、
プロセスガス：Ｏ２、又は、Ｏ２及びキャリアガス（例えば、Ｎ２又はＡｒ又はＨｅ又はその組合せ）
プロセス圧：約６００ｍＴｏｒｒ乃至約１２００ｍＴｏｒｒ
誘導結合プラズマ源電力：約２０００Ｗ乃至約５０００Ｗ
ワークピース温度：約９０℃乃至約４００℃
が含まれていてよい。
いくつかの実施形態においては、脱フッ素化プロセスは、プラズマストリッププロセスを用いてその場で実施することができる。例えば、脱フッ素化プロセス及びプラズマストリッププロセスは、処理チャンバからワークピースを除去する必要なく、同一の処理チャンバ内で実施することができる。
図２は、本開示の例示的な実施形態によるプロセスを実施するために使用可能な、例示的なプラズマ処理装置１００を示している。図示しているように、プラズマ処理装置１００は、処理チャンバ１１０と、処理チャンバ１１０から分離されたプラズマチャンバ１２０とを含む。処理チャンバ１１０は、半導体ウェーハなどの処理すべきワークピース１１４を支持するように動作可能なワークピース支持体又はペデスタル１１２を含む。この例示的な図においては、プラズマは、誘導結合プラズマ源１３５によってプラズマチャンバ１２０（すなわち、プラズマ生成領域）内で生成され、所望の種は、分離グリッドアセンブリ２００を介してプラズマチャンバ１２０から基板１１４の表面へと運ばれる。
本開示の態様を、例示及び説明の目的で、誘導結合プラズマ源を参照して説明する。当業者であれば、本明細書で提供する開示を使用して、本開示の範囲から逸脱することなく、任意のプラズマ源（例えば、誘導結合プラズマ源、容量結合プラズマ源など）が使用可能であることを理解するであろう。
プラズマチャンバ１２０は、誘電体側壁１２２及び天井１２４を含む。誘電体側壁１２２、天井１２４及び分離グリッド２００により、プラズマチャンバ内部１２５が画定される。誘電体側壁１２２は、石英及び／又はアルミナなどの誘電体材料から形成することができる。誘導結合プラズマ源１３５は、プラズマチャンバ１２０の周の誘電体側壁１２２に隣接して配置された誘導コイル１３０を含み得る。誘導コイル１３０は、適当な整合回路網１３２を介してＲＦジェネレータ１３４に結合されている。プロセスガス（例えば、水素ガス及びキャリアガス）は、ガス供給器１５０及び環状ガス分配チャネル１５１又は他の適当なガス導入機構から、チャンバ内部に提供され得る。誘導コイル１３０がＲＦジェネレータ１３４からのＲＦ電力でエネルギを与えられると、プラズマチャンバ１２０内にプラズマが生成され得る。特定の実施形態においては、プラズマ処理装置１００は、誘導コイル１３０のプラズマへの容量結合を低減するために、任意選択手段としての接地されたファラデーシールド１２８を含むことができる。
図２に示しているように、分離グリッド２００は、プラズマチャンバ１２０を処理チャンバ１１０から分離している。分離グリッド２００を使用して、プラズマチャンバ１２０内のプラズマによって生成された混合物からのイオンフィルタリングを実施し、フィルタリングされた混合物を生成することができる。フィルタリングされた混合物が、処理チャンバ内のワークピース１１４に曝露され得る。
いくつかの実施形態においては、分離グリッド２００は、マルチプレート分離グリッドであってよい。例えば、分離グリッド２００は、互いに平行な関係で離間された第１のグリッドプレート２１０及び第２のグリッドプレート２２０を含み得る。第１のグリッドプレート２１０と第２のグリッドプレート２２０とは、所定の距離で分離可能である。
第１のグリッドプレート２１０は、複数の穴を有する第１のグリッドパターンを有し得る。第２のグリッドプレート２２０は、複数の穴を有する第２のグリッドパターンを有し得る。第１のグリッドパターンは、第２のグリッドパターンと同じであっても異なっていてもよい。荷電粒子は、分離グリッドの各グリッドプレート２１０，２２０の穴を通る経路における壁上で再結合することができる。中性種（例えばラジカル）は、第１のグリッドプレート２１０及び第２のグリッドプレート２２０の穴を通って比較的自由に流れることができる。各グリッドプレート２１０及び２２０の穴のサイズ及び厚さは、荷電粒子及び中性粒子の両方の透過性に影響を及ぼし得る。
いくつかの実施形態においては、第１のグリッドプレート２１０は、金属（例えば、アルミニウム）又は他の導電性材料で作製することができ、及び／又は、第２のグリッドプレート２２０は、導電性材料又は誘電体材料（例えば、石英、セラミックなど）のいずれかから作製することができる。いくつかの実施形態においては、第１のグリッドプレート２１０及び／又は第２のグリッドプレート２２０は、シリコン又は炭化ケイ素などの他の材料で作製することができる。グリッドプレートが金属又は他の導電性材料で作製されている場合、グリッドプレートは接地可能である。いくつかの実施形態においては、グリッドアセンブリは、１つのグリッドプレートを備えた単一のグリッドを含み得る。
図３は、本開示の例示的な態様による、１つの例示的な方法（３００）のフローチャートを示している。方法（３００）を、例として、図２のプラズマ処理装置１００を参照しながら説明する。方法（３００）は、任意の適当なプラズマ処理装置で実施することができる。図３は、例示及び説明の目的で、特定の順序で実施されるステップを示している。本明細書に提供される開示を使用する当業者であれば、本開示の範囲から逸脱することなく、本明細書に記載の方法のいずれかの様々なステップが様々に省略、拡張、同時実施、再配置及び／又は修正され得ることを理解するであろう。加えて、本開示の範囲から逸脱することなく、様々なステップ（図示せず）を実施することができる。
（３０２）において、方法は、ワークピース上の層をエッチングするためにエッチングプロセスを実施することを含み得る。エッチングプロセスは、方法（３００）の残余の部分に対して別個の処理装置で実施することができる。エッチングプロセスにより、ワークピース上の層の少なくとも一部を除去することができる。いくつかの実施形態においては、エッチングプロセスは、フッ素ベースのエッチングプロセスであってよい。ワークピースは、フッ素ベースのエッチングプロセスの実施後に、１つ以上のフッ素残留物を有し得る。
（３０４）において、方法は、プラズマ処理装置の処理チャンバ内にワークピースを配置することを含み得る。処理チャンバは、プラズマチャンバから分離可能である（例えば、分離グリッドアセンブリによって分離可能である）。例えば、方法は、ワークピース１１４を処理チャンバ１１０内のワークピース支持体１１２上に配置することを含み得る。
図３を参照すると、方法は、本開示の例示的な態様による脱フッ素化プロセス（３０６）を実施することを含み得る。脱フッ素化プロセスは、本明細書において開示する任意の脱フッ素化プロセスであってよい。例えば、脱フッ素化プロセスは、図４乃至図６を参照して説明する例示的な脱フッ素化プロセスであってよい。
脱フッ素化プロセスにより、ワークピースを１つ以上の水素ラジカルに曝露させて、フッ素残留物と反応させることができる。例えば、水素ラジカルは、フッ素残留物と反応してＨＦを生成し得る。
（３０８）において、方法は、処理チャンバからＨＦを排出することを含み得る。例えば、脱フッ素化プロセスの結果として生成されたＨＦガスは、処理チャンバ１１０からポンプ排出させることができる。
（３１０）において、方法は、例えばワークピースからフォトレジストを除去するために、プラズマストリッププロセスを実施することを含み得る。プラズマストリッププロセスは、例えば、プラズマチャンバ１２０内でプロセスガスからプラズマを生成することと、分離グリッドアセンブリ２００を用いてイオンをフィルタリングすることと、中性ラジカルの、分離グリッドアセンブリ２００の通過を可能にすることと、を含み得る。中性ラジカルをワークピース１１４に曝露して、ワークピースからフォトレジストを少なくとも部分的に除去することができる。
（３１０）におけるプラズマストリッププロセス中に使用されるプロセスガスは、（３０８）における脱フッ素化プロセス中に使用されるプロセスガスとは異なっていてよい。例えば、（３０８）における脱フッ素化プロセス中のプロセスガスは、水素ガスを含み得る。（３１０）におけるプラズマストリッププロセス中のプロセスガスは、酸素ガスを含み得る。
図３の（３１２）において、方法は、ワークピースを処理チャンバから取り出すことを含み得る。例えば、ワークピース１１４は、処理チャンバ１１０内のワークピース支持体１１２から取り出すことができる。その後、プラズマ処理装置は、追加のワークピースの将来の処理のために調整可能となる。このようにして、ワークピースが同一の処理チャンバ内にある間に、脱フッ素化プロセス（３０８）及びプラズマストリッププロセス（３１０）の両方を、同一の処理装置を使用して実施することができる。
図４は、本開示の例示的な態様による、例示的な脱フッ素化プロセス（４００）のフローチャートを示している。プロセス（４００）は、プラズマ処理装置１００を使用して実施することができる。しかしながら、以下で詳細に説明するように、本開示の例示的な態様による方法は、本開示の範囲から逸脱することなく、他のアプローチを使用して実施することができる。図４は、例示及び説明の目的で、特定の順序で実施されるステップを示している。当業者であれば、本明細書に提供する開示を使用して、本開示の範囲から逸脱することなく、本明細書に記載の方法のいずれかの様々なステップが様々に省略、拡張、同時実施、再配置及び／又は修正され得ることを理解するであろう。加えて、本開示の範囲から逸脱することなく、様々な追加のステップ（図示せず）を実施することができる。
（４０２）において、脱フッ素化プロセスは、ワークピースを加熱することを含み得る。例えば、ワークピース１１４は、プロセスチャンバ内でプロセス温度まで加熱され得る。ワークピース１１４は、例えば、ペデスタル１１２に関連づけられた１つ以上の加熱システムを使用して、加熱することができる。いくつかの実施形態においては、ワークピースは、約９０℃乃至約４００℃の範囲のプロセス温度に加熱することができる。
（４０４）において、脱フッ素化プロセスは、プロセスガスをプラズマチャンバに導入することを含み得る。例えば、プロセスガスを、環状ガス分配チャネル１５１又は他の適当なガス導入機構を介して、ガス源１５０からプラズマチャンバ内部１２５に導入することができる。いくつかの実施形態においては、プロセスガスは、水素ガスを含み得る。例えば、プロセスガスは、Ｈ２及びキャリアガス（例えば、Ｎ２又はＡｒ又はＨｅ又は他の不活性ガス又は組合せ）を含み得る。キャリアガスに対するＨ２の比率は、約２乃至約１００であってよい。
（４０６）において、脱フッ素化プロセスは、誘導結合プラズマ源にエネルギを与えてプラズマチャンバ内にプラズマを生成することを含み得る。例えば、誘導コイル１３０は、ＲＦジェネレータ１３４からのＲＦエネルギでエネルギを与えられて、プラズマチャンバ内部１２５内にプラズマを生成することができる。いくつかの実施形態においては、誘導結合プラズマ源は、パルス電力でエネルギを与えられて、プラズマエネルギが低減された所望のラジカルを得ることができる。いくつかの実施形態においては、誘導結合プラズマ源は、約６６０Ｗ乃至約５０００Ｗの範囲の電力で動作させることができる。プラズマを使用して、（４０８）において水素ガスから１つ以上の水素ラジカルを生成することができる。蒸気などの他の水素ラジカル源を使用することができる。
（４１０）において、脱フッ素化プロセスは、プラズマによって生成された１つ以上のイオンをフィルタリングして、フィルタリングされた混合物を生成することを含み得る。フィルタリングされた混合物は、中性水素ラジカルを含み得る。いくつかの実施形態においては、１つ以上のイオンは、ワークピースが配置されている処理チャンバからプラズマチャンバを分離する分離グリッドアセンブリを使用して、フィルタリングされ得る。例えば、分離グリッドアセンブリ２００は、プラズマによって生成されたイオンをフィルタリングするために使用することができる。分離グリッド２００は、複数の穴を有し得る。荷電粒子（例えばイオン）は、複数の穴を通る経路における壁上で再結合することができる。中性種（例えばラジカル）は、穴を通過可能である。
いくつかの実施形態においては、分離グリッド２００は、約９０％以上の効率で、例えば約９５％以上の効率で、イオンをフィルタリングするように構成することができる。イオンフィルタリングのパーセント効率とは、混合物中のイオンの総数に対して混合物から除去されたイオンの量を指す。例えば、約９０％の効率とは、フィルタリング中にイオンの約９０％が除去されることを示す。約９５％の効率とは、フィルタリング中にイオンの約９５％が除去されることを示す。
いくつかの実施形態においては、分離グリッドは、マルチプレート分離グリッドであってよい。マルチプレート分離グリッドは、複数の分離グリッドプレートを並列に有し得る。グリッドプレート内の穴の配置及びアライメントは選択可能であり、これにより、イオンフィルタリングに対して所望の効率、例えば９５％以上の効率が提供される。
例えば、分離グリッド２００は、互いに平行な関係にある第１のグリッドプレート２１０及び第２のグリッドプレート２２０を有し得る。第１のグリッドプレート２１０は、複数の穴を有する第１のグリッドパターンを有し得る。第２のグリッドプレート２２０は、複数の穴を有する第２のグリッドパターンを有し得る。第１のグリッドパターンは、第２のグリッドパターンと同じであっても異なっていてもよい。荷電粒子（例えばイオン）は、分離グリッド２００内の各グリッドプレート２１０，２２０の穴を通る経路における壁上で再結合することができる。中性種（例えばラジカル）は、第１のグリッドプレート２１０及び第２のグリッドプレート２２０の穴を通って比較的自由に流れることができる。
図４の（４１２）において、脱フッ素化プロセスは、ワークピースを水素ラジカルに曝露させることを含み得る。より具体的には、ワークピースは、プラズマ内で生成されて分離グリッドアセンブリを通過した水素ラジカルに曝露され得る。一例として、水素ラジカルは、分離グリッド２００を通過し、ワークピース１１４に曝露され得る。ワークピースが水素ラジカルに曝露されることにより、ワークピースから１つ以上のフッ素残留物が除去され得る。
脱フッ素化プロセスは、本開示の範囲から逸脱することなく、他のアプローチを使用して水素ラジカルを生成することによっても実施することができる。例えば、いくつかの実施形態においては、水素ラジカルは、プラズマ後のガス注入及び／又は加熱されたフィラメント及び／又は蒸気を少なくとも部分的に使用して、生成することができる。
図５は、本開示の例示的な実施形態による、プラズマ後のガス注入を使用する水素ラジカルの例示的な生成を示している。より具体的には、図５は、本開示の例示的な実施形態による、プラズマ後の水素の注入のための例示的な分離グリッド２００を示している。より具体的には、分離グリッド２００は、平行な関係に配置された第１のグリッドプレート２１０及び第２のグリッドプレート２２０を含む。第１のグリッドプレート２１０及び第２のグリッドプレート２２０は、イオン／ＵＶフィルタリングを提供することができる。
第１のグリッドプレート２１０及び第２のグリッドプレート２２０は、互いに平行な関係とすることができる。第１のグリッドプレート２１０は、複数の穴を有する第１のグリッドパターンを有し得る。第２のグリッドプレート２２０は、複数の穴を有する第２のグリッドパターンを有し得る。第１のグリッドパターンは、第２のグリッドパターンと同じであっても異なっていてもよい。プラズマからの種（例えば、励起された不活性ガス分子）２１５は、分離グリッド２００に曝露され得る。荷電粒子（例えばイオン）は、分離グリッド２００内の各グリッドプレート２１０、２２０の穴を通る経路における壁上で再結合することができる。中性種は、第１のグリッドプレート２１０及び第２のグリッドプレート２２０の穴を通って比較的自由に流れることができる。
第２のグリッドプレート２２０の後方で、ガス注入源２３０は、分離グリッド２００を通過した種に水素２３２を混合するように構成することができる。水素ガスの注入から生じる水素ラジカルを含む混合物２２５は、処理チャンバ内のワークピースへの曝露のために第３のグリッドプレート２３５を通過することができる。
当該例においては、例示の目的で、３つのグリッドプレートを備えた分離グリッドについて説明している。当業者であれば、本明細書において提供する開示を使用して、本開示の範囲から逸脱することなく、より多数の又はより少数のグリッドプレートが使用可能であることを理解するであろう。付加的に、分離グリッド内の任意のポイントで、及び／又は、処理チャンバ内の分離グリッドの後方で、水素と種とを混合することができる。例えば、ガス注入源２３０は、第１のグリッドプレート２１０と第２のグリッドプレート２２０との間に配置することができる。
いくつかの実施形態においては、水素ラジカルは、加熱されたフィラメント（例えば、タングステンフィラメント）上で水素ガスを通過させることによって生成することができる。例えば、図６に示すように、水素ガスＨ２２４０は、加熱されたフィラメント２４５（例えばタングステンフィラメント）を通過して、第１のチャンバ内に水素ラジカル２２５を生成することができる。水素ラジカル２２５は、分離グリッド２００を通過することができる。
分離グリッド２００は、平行な関係で配置された第１のグリッドプレート２１０及び第２のグリッドプレート２２０を含む。第１のグリッドプレート２１０は、複数の穴を有する第１のグリッドパターンを有し得る。第２のグリッドプレート２２０は、複数の穴を有する第２のグリッドパターンを有し得る。第１のグリッドパターンは、第２のグリッドパターンと同じであっても異なっていてもよい。
脱フッ素化プロセス及び／又はプラズマストリッププロセスは、本開示の範囲から逸脱することなく、他のプラズマ処理装置を使用して実施することができる。
図７は、本開示の例示的な実施形態によるプロセスを実施するために使用可能な例示的なプラズマ処理装置５００を示している。プラズマ処理装置５００は、図２のプラズマ処理装置１００と同様である。
より具体的には、プラズマ処理装置５００は、処理チャンバ１１０と、処理チャンバ１１０から分離されたプラズマチャンバ１２０とを含む。処理チャンバ１１０は、半導体ウェーハなどの処理すべきワークピース１１４を保持するように動作可能な基板ホルダ又はペデスタル１１２を含む。この例示的な図においては、プラズマは、誘導結合プラズマ源１３５によってプラズマチャンバ１２０（すなわち、プラズマ生成領域）内に生成され、所望の種は、分離グリッドアセンブリ２００を介してプラズマチャンバ１２０から基板１１４の表面へと運ばれる。
プラズマチャンバ１２０は、誘電体側壁１２２及び天井１２４を含む。誘電体側壁１２２、天井１２４及び分離グリッド２００により、プラズマチャンバ内部１２５が画定される。誘電体側壁１２２は、石英及び／又はアルミナなどの誘電体材料から形成することができる。誘導結合プラズマ源１３５は、プラズマチャンバ１２０の周の誘電体側壁１２２に隣接して配置された誘導コイル１３０を含み得る。誘導コイル１３０は、適当な整合回路網１３２を介してＲＦジェネレータ１３４に結合されている。プロセスガス（例えば不活性ガス）は、ガス供給器１５０及び環状ガス分配チャネル１５１又は他の適当なガス導入機構から、チャンバ内部に提供され得る。誘導コイル１３０がＲＦジェネレータ１３４からのＲＦ電力でエネルギを与えられると、プラズマチャンバ１２０内にプラズマが生成され得る。特定の実施形態においては、プラズマ処理装置１００は、誘導コイル１３０のプラズマへの容量結合を低減するために、任意選択手段としての接地されたファラデーシールド１２８を含むことができる。
図７に示すように、分離グリッド２００は、プラズマチャンバ１２０を処理チャンバ１１０から分離している。分離グリッド２００を使用して、プラズマチャンバ１２０内のプラズマによって生成された混合物からのイオンフィルタリングを実施し、フィルタリングされた混合物を生成することができる。フィルタリングされた混合物は、処理チャンバ内のワークピース１１４に曝露され得る。
いくつかの実施形態においては、分離グリッド２００は、マルチプレート分離グリッドであってよい。例えば、分離グリッド２００は、互いに平行な関係で離間された第１のグリッドプレート２１０及び第２のグリッドプレート２２０を含み得る。第１のグリッドプレート２１０と第２のグリッドプレート２２０とは、所定の距離で分離可能である。
第１のグリッドプレート２１０は、複数の穴を有する第１のグリッドパターンを有し得る。第２のグリッドプレート２２０は、複数の穴を有する第２のグリッドパターンを有し得る。第１のグリッドパターンは、第２のグリッドパターンと同じであっても異なっていてもよい。荷電粒子は、分離グリッド内の各グリッドプレート２１０、２２０の穴を通る経路における壁上で再結合することができる。中性種（例えばラジカル）は、第１のグリッドプレート２１０及び第２のグリッドプレート２２０の穴を通って比較的自由に流れることができる。各グリッドプレート２１０及び２２０の穴のサイズ及び厚さは、荷電粒子及び中性粒子の両方の透過性に影響を及ぼし得る。
いくつかの実施形態においては、第１のグリッドプレート２１０は、金属（例えばアルミニウム）又は他の導電性材料で作製することができ、及び／又は、第２のグリッドプレート２２０は、導電性材料又は誘電体材料（例えば、石英、セラミックなど）のいずれかから作製することができる。いくつかの実施形態においては、第１のグリッドプレート２１０及び／又は第２のグリッドプレート２２０は、シリコン又は炭化ケイ素などの他の材料で作製することができる。グリッドプレートが金属又は他の導電性材料で作製されている場合、グリッドプレートは接地可能である。
上述のように、水素ガスは、分離グリッド２００を通過する種に注入されて、ワークピース１１４への曝露のための１つ以上の水素ラジカルを生成することができる。水素ラジカルは、様々な半導体製造プロセスを実施するために使用可能である。
図７の例示的なプラズマ処理装置５００は、プラズマチャンバ１２０内に第１のプラズマ５０２（例えば遠隔プラズマ）を生成し、処理チャンバ１１０内に第２のプラズマ５０４（例えば直接プラズマ）を生成するように動作可能である。本明細書で使用される場合、「遠隔プラズマ」とは、分離グリッドによってワークピースから分離されたプラズマチャンバ内などのワークピースから離れた箇所で生成されるプラズマを指す。本明細書で使用される場合、「直接プラズマ」とは、ワークピースを支持するように動作可能なペデスタルを有する処理チャンバ内で生成されるプラズマなどの、ワークピースに直接に曝露されるプラズマを指す。
より具体的には、図７のプラズマ処理装置５００は、ペデスタル１１２内にバイアス電極５１０を有するバイアス源を含む。バイアス電極５１０は、適当な整合回路網５１２を介して、ＲＦジェネレータ５１４に結合され得る。バイアス電極５１０がＲＦエネルギでエネルギを与えられると、第２のプラズマ５０４が、処理チャンバ１１０内の混合物から、ワークピース１１４への直接の曝露のために生成され得る。処理チャンバ１１０は、処理チャンバ１１０からガスを排出するためのガス排出ポート５１６を含み得る。本開示の例示的な態様による脱フッ素化プロセスで使用される水素ラジカルは、第１のプラズマ５０２及び／又は第２のプラズマ５０４を使用して生成することができる。
図８は、図２及び図７のものと同様の処理チャンバ６００を示している。より具体的には、プラズマ処理装置６００は、処理チャンバ１１０と、処理チャンバ１１０から分離されたプラズマチャンバ１２０とを含む。処理チャンバ１１０は、半導体ウェーハなどの処理すべきワークピース１１４を保持するように動作可能な基板ホルダ又はペデスタル１１２を含む。この例示的な図においては、プラズマは、誘導結合プラズマ源１３５によってプラズマチャンバ１２０（すなわち、プラズマ生成領域）内で生成され、所望の種は、分離グリッドアセンブリ２００を介してプラズマチャンバ１２０から基板１１４の表面へと運ばれる。
プラズマチャンバ１２０は、誘電体側壁１２２及び天井１２４を含む。誘電体側壁１２２、天井１２４及び分離グリッド２００により、プラズマチャンバ内部１２５が画定される。誘電体側壁１２２は、石英及び／又はアルミナなどの誘電体材料から形成することができる。誘導結合プラズマ源１３５は、プラズマチャンバ１２０の周の誘電体側壁１２２に隣接して配置された誘導コイル１３０を含み得る。誘導コイル１３０は、適当な整合回路網１３２を介してＲＦジェネレータ１３４に結合されている。プロセスガス（例えば不活性ガス）は、ガス供給器１５０及び環状ガス分配チャネル１５１又は他の適当なガス導入機構から、チャンバ内部に提供され得る。誘導コイル１３０がＲＦジェネレータ１３４からのＲＦ電力でエネルギを与えられると、プラズマチャンバ１２０内にプラズマが生成され得る。特定の実施形態においては、プラズマ処理装置１００は、誘導コイル１３０のプラズマへの容量結合を低減するために、任意選択手段としての接地されたファラデーシールド１２８を含むことができる。
図８に示すように、分離グリッド２００は、プラズマチャンバ１２０を処理チャンバ１１０から分離している。分離グリッド２００を使用して、プラズマチャンバ１２０内のプラズマによって生成された混合物からのイオンフィルタリングを実施し、フィルタリングされた混合物を生成することができる。フィルタリングされた混合物は、処理チャンバ内のワークピース１１４に曝露され得る。
いくつかの実施形態においては、分離グリッド２００は、マルチプレート分離グリッドであってよい。例えば、分離グリッド２００は、互いに平行な関係で離間された第１のグリッドプレート２１０及び第２のグリッドプレート２２０を含み得る。第１のグリッドプレート２１０と第２のグリッドプレート２２０とは、所定の距離で分離可能である。
第１のグリッドプレート２１０は、複数の穴を有する第１のグリッドパターンを有し得る。第２のグリッドプレート２２０は、複数の穴を有する第２のグリッドパターンを有し得る。第１のグリッドパターンは、第２のグリッドパターンと同じであっても異なっていてもよい。荷電粒子は、分離グリッド内の各グリッドプレート２１０、２２０の穴を通る経路における壁上で再結合することができる。中性種（例えばラジカル）は、第１のグリッドプレート２１０及び第２のグリッドプレート２２０の穴を通って比較的自由に流れることができる。各グリッドプレート２１０及び２２０の穴のサイズ及び厚さは、荷電粒子及び中性粒子の両方の透過性に影響を及ぼし得る。
いくつかの実施形態においては、第１のグリッドプレート２１０は、金属（例えばアルミニウム）又は他の導電性材料で作製することができ、及び／又は、第２のグリッドプレート２２０は、導電性材料又は誘電体材料（例えば、石英、セラミックなど）のいずれかから作製することができる。いくつかの実施形態においては、第１のグリッドプレート２１０及び／又は第２のグリッドプレート２２０は、シリコン又は炭化ケイ素などの他の材料で作製することができる。グリッドプレートが金属又は他の導電性材料で作製されている場合、グリッドプレートは接地可能である。
図８の例示的なプラズマ処理装置６００は、プラズマチャンバ１２０内に第１のプラズマ６０２（例えば遠隔プラズマ）を生成し、処理チャンバ１１０内に第２のプラズマ６０４（例えば直接プラズマ）を生成するように動作可能である。図示しているように、プラズマ処理装置６００は、遠隔プラズマチャンバ１２０に関連する垂直側壁１２２から延在する、角度の付いた誘電体側壁６２２を含み得る。角度の付いた誘電体側壁６２２は、処理チャンバ１１０の一部を形成していてよい。
第２の誘導プラズマ源６３５を、誘電体側壁６２２に近接して配置することができる。第２の誘導プラズマ源６３５は、適当な整合回路網６１２を介してＲＦジェネレータ６１４に結合された誘導コイル６１０を含み得る。誘導コイル６１０は、ＲＦエネルギでエネルギを与えられると、処理チャンバ１１０内の混合物から、直接プラズマ６０４を誘導することができる。ファラデーシールド６２８は、誘導コイル６１０と側壁６２２との間に配置可能である。
ペデスタル１１２は、垂直方向Ｖに移動可能である。例えば、ペデスタル１１２は、ペデスタル１１２から分離グリッドアセンブリ２００までの距離を調整するように構成可能な垂直リフト６１６を含むことができる。一例として、ペデスタル１１２は、遠隔プラズマ６０２を使用して処理するための第１の垂直位置に配置することができる。ペデスタル１１２は、直接プラズマ６０４を使用して処理するための第２の垂直位置に位置することもできる。第１の垂直位置は、第２の垂直位置に対して分離グリッドアセンブリ２００により近づいていてよい。
図８のプラズマ処理装置６００は、ペデスタル１１２内にバイアス電極５１０を有するバイアス源を含む。バイアス電極５１０は、適当な整合回路網５１２を介してＲＦジェネレータ５１４に結合可能である。処理チャンバ１１０は、処理チャンバ１１０からガスを排出するためのガス排出ポート５１６を含み得る。本開示の例示的な態様による脱フッ素化プロセスで使用される水素ラジカルは、第１のプラズマ６０２及び／又は第２のプラズマ６０４を使用して生成することができる。
本主題をその特定の例示的な実施形態に関して詳細に説明してきたが、当業者であれば、前述した事柄の理解を得て、こうした実施形態の変更形態、変形形態及び等価形態を容易に形成できることを理解されたい。したがって、本開示の範囲は限定のためではなく例示のためのものであり、本主題の開示は、当業者にとって容易に明らかであるはずの本主題へのこうした修正、変形及び／又は追加の包含を排除するものではない。

Claims (20)

  1. ワークピースを処理するための方法であって、
    ワークピースをワークピース支持体上に支持することであって、前記ワークピースがフォトレジスト層を有し、前記ワークピースが前記ワークピースの表面上に１つ以上のフッ素残留物を有する、ことと、
    第１のプロセスガスから生成されたプラズマを少なくとも部分的に使用して、前記ワークピースにつき脱フッ素化プロセスを実施することであって、前記第１のプロセスガスが水素ガスを含む、ことと、
    前記脱フッ素化プロセスを実施することに続いて、前記ワークピースにつきプラズマストリッププロセスを実施して、前記ワークピースからフォトレジスト層を少なくとも部分的に除去することと、
    を含む、方法。
  2. 脱フッ素化プロセスを実施することは、
    プラズマ源を使用して、前記第１のプロセスガスからプラズマチャンバ内で１つ以上の水素ラジカルを生成することと、
    前記プラズマチャンバを処理チャンバから分離する分離グリッドで、前記プラズマを使用して生成されたイオンをフィルタリングすることと、
    前記ワークピースを前記処理チャンバ内の前記水素ラジカルに曝露させることと、
    を含む、
    請求項１に記載の方法。
  3. 前記第１のプロセスガスは、キャリアガスをさらに含み、前記キャリアガスは、窒素又は不活性ガスを含む、
    請求項１に記載の方法。
  4. 前記プラズマストリッププロセスは、
    プラズマ源を使用して、第２のプロセスガスからプラズマチャンバ内で１つ以上の種を生成することと、
    前記プラズマチャンバを処理チャンバから分離する分離グリッドを使用してイオンをフィルタリングして、１つ以上の中性ラジカルの通過を可能にすることと、
    前記ワークピースを前記処理チャンバ内の１つ以上の中性ラジカルに曝露させることと、
    を含み、
    前記第２のプロセスガスは、酸素を含む、
    請求項１に記載の方法。
  5. 前記脱フッ素化プロセスは、約５秒乃至約６０秒の範囲の処理時間にわたって実施される、
    請求項１に記載の方法。
  6. 前記脱フッ素化プロセスは、約３００ｍＴ乃至約４０００ｍＴの範囲の前記処理チャンバ内のプロセス圧で実施される、
    請求項１に記載の方法。
  7. 前記脱フッ素化プロセスは、約６００Ｗ乃至約５０００Ｗの範囲の源電力で実施される、
    請求項１に記載の方法。
  8. 前記脱フッ素化プロセスは、約９０℃乃至約４００℃の範囲のプロセス温度で、前記ワークピースにつき実施される、
    請求項１に記載の方法。
  9. 前記第１のプロセスガス内の１つ以上のキャリアガスに対する水素ガスの比率は、約２乃至約１００である、
    請求項１に記載の方法。
  10. 前記第２のプロセスガスは、酸素及び窒素を含む、
    請求項４に記載の方法。
  11. 前記ワークピースは、金属層を含む、
    請求項１に記載の方法。
  12. 前記金属層は、タングステンを含む、
    請求項１に記載の方法。
  13. 前記フッ素残留物は、エッチングプロセスから生じる、
    請求項１に記載の方法。
  14. 前記水素ラジカルは、前記１つ以上のフッ素残留物と反応してＨＦガスを生成する、
    請求項２に記載の方法。
  15. 前記方法は、前記プラズマストリッププロセスを実施する前に、前記処理チャンバからの前記ＨＦガスをポンピングすることをさらに含む、
    請求項１４に記載の方法。
  16. ワークピースにつき脱フッ素化プロセスを実施するための方法であって、前記ワークピースがフォトレジスト層を含み、前記ワークピースは、前記ワークピース上に１つ以上のフッ素残留物を有し、前記方法は、
    処理チャンバ内のワークピース支持体上に前記ワークピースを支持することと、
    １つ以上の水素ラジカルを生成することと、
    前記１つ以上の水素ラジカルを前記ワークピースに曝露して、前記水素ラジカルを前記１つ以上のフッ素残留物と反応させ、ＨＦガスを生成することと、
    前記処理チャンバから前記ＨＦガスを排出することと、
    を含む、方法。
  17. 前記１つ以上の水素ラジカルは、誘導結合プラズマ源を使用してプロセスガスから生成される、
    請求項１６に記載の方法。
  18. 前記１つ以上の水素ラジカルは、タングステンフィラメントを使用して生成される、
    請求項１６に記載の方法。
  19. 前記１つ以上の水素ラジカルは、プラズマ源の下流で水素ガスを１つ以上の励起された不活性ガス分子と混合することによって生成される、
    請求項１７に記載の方法。
  20. 前記処理チャンバは、分離グリッドによって前記プラズマ源から分離されており、前記水素ガスは、前記分離グリッドで又は分離グリッドの下方で、１つ以上の励起された不活性ガス分子と混合される、
    請求項１９に記載の方法。
JP2020572429A 2018-06-25 2019-05-07 エッチング後の脱フッ素化プロセス Pending JP2021530102A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862689475P 2018-06-25 2018-06-25
US62/689,475 2018-06-25
PCT/US2019/031001 WO2020005389A1 (en) 2018-06-25 2019-05-07 Post etch defluorination process

Publications (1)

Publication Number Publication Date
JP2021530102A true JP2021530102A (ja) 2021-11-04

Family

ID=68982019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020572429A Pending JP2021530102A (ja) 2018-06-25 2019-05-07 エッチング後の脱フッ素化プロセス

Country Status (7)

Country Link
US (2) US10872761B2 (ja)
JP (1) JP2021530102A (ja)
KR (1) KR20210003939A (ja)
CN (1) CN112272861A (ja)
SG (1) SG11202013022SA (ja)
TW (1) TW202018803A (ja)
WO (1) WO2020005389A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315801B2 (en) 2020-05-22 2022-04-26 Beijing E-Town Semiconductor Technology Co., Ltd Processing of workpieces using ozone gas and hydrogen radicals
CN113488368A (zh) * 2020-07-02 2021-10-08 北京屹唐半导体科技股份有限公司 工件的加工
CN115394637A (zh) * 2022-10-27 2022-11-25 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305453A (ja) * 1998-04-23 1999-11-05 Tokuyama Corp フォトレジストアッシング残滓洗浄除去剤
JP2009530861A (ja) * 2006-03-24 2009-08-27 アプライド マテリアルズ インコーポレイテッド 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
JP2012230936A (ja) * 2011-04-25 2012-11-22 Fujitsu Semiconductor Ltd シリコン酸化物加工方法
JP2014049529A (ja) * 2012-08-30 2014-03-17 Tokyo Electron Ltd プラズマ処理装置及び金属の酸化膜を洗浄する方法
JP2014057057A (ja) * 2012-08-27 2014-03-27 Lam Research Corporation 増強プラズマ処理システム内でのプラズマ強化エッチング

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5380401A (en) 1993-01-14 1995-01-10 Micron Technology, Inc. Method to remove fluorine residues from bond pads
US20020033233A1 (en) * 1999-06-08 2002-03-21 Stephen E. Savas Icp reactor having a conically-shaped plasma-generating section
US6566269B1 (en) 2000-07-14 2003-05-20 Lucent Technologies Inc. Removal of post etch residuals on wafer surface
US6967173B2 (en) * 2000-11-15 2005-11-22 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup processs for low dielectric constant materials
US6693043B1 (en) * 2002-09-20 2004-02-17 Novellus Systems, Inc. Method for removing photoresist from low-k films in a downstream plasma system
JP3657942B2 (ja) * 2003-01-16 2005-06-08 沖電気工業株式会社 半導体製造装置の洗浄方法、及び半導体装置の製造方法
US7226852B1 (en) * 2004-06-10 2007-06-05 Lam Research Corporation Preventing damage to low-k materials during resist stripping
US7049209B1 (en) 2005-04-01 2006-05-23 International Business Machines Corporation De-fluorination of wafer surface and related structure
CN101986777B (zh) 2007-12-27 2014-02-19 朗姆研究公司 斜面蚀刻工艺之后的铜脱色防止
US7915158B2 (en) * 2008-06-23 2011-03-29 International Business Machines Corporation Method for forming an on-chip high frequency electro-static discharge device
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
US20110143548A1 (en) * 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
US20160358784A1 (en) * 2011-09-07 2016-12-08 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
US20150072538A1 (en) * 2013-09-06 2015-03-12 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
JP6502160B2 (ja) 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
CN105742177A (zh) 2016-03-11 2016-07-06 上海华力微电子有限公司 一种去除虚拟栅极介质层的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305453A (ja) * 1998-04-23 1999-11-05 Tokuyama Corp フォトレジストアッシング残滓洗浄除去剤
JP2009530861A (ja) * 2006-03-24 2009-08-27 アプライド マテリアルズ インコーポレイテッド 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
JP2012230936A (ja) * 2011-04-25 2012-11-22 Fujitsu Semiconductor Ltd シリコン酸化物加工方法
JP2014057057A (ja) * 2012-08-27 2014-03-27 Lam Research Corporation 増強プラズマ処理システム内でのプラズマ強化エッチング
JP2014049529A (ja) * 2012-08-30 2014-03-17 Tokyo Electron Ltd プラズマ処理装置及び金属の酸化膜を洗浄する方法

Also Published As

Publication number Publication date
CN112272861A (zh) 2021-01-26
US20210111017A1 (en) 2021-04-15
US20190393027A1 (en) 2019-12-26
US10872761B2 (en) 2020-12-22
KR20210003939A (ko) 2021-01-12
WO2020005389A1 (en) 2020-01-02
SG11202013022SA (en) 2021-01-28
TW202018803A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
JP7021344B2 (ja) 有機ラジカルを使用したシリコンまたはシリコンゲルマニウム表面の表面処理
CN111527583B (zh) 等离子体处理设备和方法
US20210111017A1 (en) Post Etch Defluorination Process
US11387111B2 (en) Processing of workpieces with reactive species generated using alkyl halide
US10403492B1 (en) Integration of materials removal and surface treatment in semiconductor device fabrication
JP2022512802A (ja) ハードマスクを除去するための水蒸気ベースのフッ素含有プラズマ
KR102363121B1 (ko) 워크피스의 처리를 위한 수소 반응성 종의 생성
US11626269B2 (en) Chamber seasoning to improve etch uniformity by reducing chemistry
US20200075313A1 (en) Oxide Removal From Titanium Nitride Surfaces
CN114902386B (zh) 使用氢氟酸和臭氧气体的选择性刻蚀工艺
US20210202231A1 (en) Systems and Methods for Removal of Hardmask
US11164727B2 (en) Processing of workpieces using hydrogen radicals and ozone gas

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221005