CN112261781A - 一种封装模组及终端 - Google Patents

一种封装模组及终端 Download PDF

Info

Publication number
CN112261781A
CN112261781A CN202011124983.1A CN202011124983A CN112261781A CN 112261781 A CN112261781 A CN 112261781A CN 202011124983 A CN202011124983 A CN 202011124983A CN 112261781 A CN112261781 A CN 112261781A
Authority
CN
China
Prior art keywords
memory
application processor
controller
storage
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011124983.1A
Other languages
English (en)
Inventor
刘赵俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN202011124983.1A priority Critical patent/CN112261781A/zh
Publication of CN112261781A publication Critical patent/CN112261781A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例公开了一种封装模组，该封装模组包括衬底，应用处理器，运行内存和存储器；其中，应用处理器设置于衬底的一侧，应用处理器的一侧与衬底的一侧电连接，应用处理器的另一侧设置有运行内存和存储器，应用处理器，运行内存和存储器的任意两者之间通过预设的半导体工艺进行连接以建立有通信连接，应用处理器用于向运行内存和/或存储器传输数据，运行内存用于向应用处理器和/或存储器传输数据，存储器用于向应用处理器和/或运行内存传输数据。本申请实施例还同时提供了一种终端。

Description

一种封装模组及终端
技术领域
本申请涉及终端中芯片的封装技术，尤其涉及一种封装模组及终端。
背景技术
在移动终端中，应用处理器、运行内存和存储空间三部分分别位于印制电路板(PCB，Printed Circuit Board)之上，或者前者与后两者结合的封装分别位于PCB上，通过PCB多层互联线路来实现数据和信号的传输。
上述采用应用处理器和运行内存分离，中间由PCB走线或者堆叠装配(POP，Package on Package)工艺的锡球连接，由于这中间的连接线路的线宽和线距的约束，导致数据传输速率的限制和信号的完整性限制，同样的原因对信号和数据传输速率的限制等同于运行内容和存储空间之间，应用处理器和存储空间之间，并且，三者或者两者的分离布局在PCB上面积的占用上也不够最优；由此可以看出，现有的应用处理器、运行内存和存储空间的结构不利于提高数据的传输速率。
发明内容
本申请实施例提供一种封装模组及终端，能够提高数据的传输速率。
本申请的技术方案是这样实现的：
本申请实施例提供了一种封装模组，所述封装模组包括衬底，应用处理器，运行内存和存储器；
其中，所述应用处理器设置于所述衬底的一侧，所述应用处理器的一侧与所述衬底的一侧电连接，所述应用处理器的另一侧设置有所述运行内存和所述存储器，所述应用处理器，所述运行内存和所述存储器的任意两者之间通过预设的半导体工艺进行连接以建立有通信连接；
所述应用处理器用于向所述运行内存和/或所述存储器传输数据；
所述运行内存用于向所述应用处理器和/或所述存储器传输数据；
所述存储器用于向所述应用处理器和/或所述运行内存传输数据。
本申请实施例提供了一种终端，所述终端包括上述一个或多个实施例所述的封装模组。
本申请实施例提供了一种封装模组及终端，该封装模组包括衬底，应用处理器，运行内存和存储器，其中，应用处理器设置于衬底的一侧，应用处理器的一侧与衬底的一侧电连接，应用处理器的另一侧设置有运行内存和存储器，所述运行内存和所述存储器的任意两者之间通过预设的半导体工艺进行连接以建立有通信连接，应用处理器用于向运行内存和/或存储器传输数据，运行内存用于向应用处理器和/或存储器传输数据，存储器用于向应用处理器和/或运行内存传输数据；也就是说，在本申请实施例中，将应用处理器设置于衬底上，应用处理器的一侧与衬底的一侧电连接，并将运行内存和存储器放置于应用处理器的另一侧，并且应用处理器与运行内存和存储器任意两者之间通过预设的半导体工艺进行连接以能够进行通信，这样，采用半导体工艺将任意两者之间进行连接，由于半导体工艺中的线宽都是纳米级的，与现有的设置于PCB之上采用PCB排线的方式相比，不仅仅节省了应用处理器，运行内存和存储器三者所占用的终端内部的面积，还能够缩短任意两者之间的通信距离，并且，如此紧凑的排列方式还使得在不借助PCB的排线的基础上，应用处理器与运行内存和存储器之间的通信距离变得越来越短，可见，这里无需借助PCB的排线紧凑的排列方式就能够使得三者之间建立较短的通信距离，从而提高了三者之间的互相进行数据通信时的传输速率。
附图说明
图1为本申请实施例提供的一种可选的封装模组的结构示意图；
图2A为应用处理器，运行内存和存储器排布在PCB上的结构示意图一；
图2B为应用处理器，运行内存和存储器排布在PCB上的结构示意图二；
图2C为应用处理器，运行内存和存储器排布在PCB上的结构示意图三；
图3为CopperPillar工艺的流程示意图；
图4为本申请实施例提供的另一种可选的封装模组的结构示意图；
图5为贴片工艺的流程示意图；
图6为Wirebond工艺的流程示意图；
图7为TSV工艺的流程示意图；
图8为本申请实施例提供的一种可选的封装模组的实例的结构示意图一；
图9为本申请实施例提供的一种可选的封装模组的实例的结构示意图二；
图10为本申请实施例提供的一种可选的封装模组的实例的结构示意图三；
图11为本申请实施例提供的一种可选的终端的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
实施例一
本申请实施例提供了一种封装模组，图1为本申请实施例提供的一种可选的封装模组的结构示意图，如图1所示，该封装模组包括衬底11，应用处理器12，运行内存13和存储器14；
其中，应用处理器12设置于衬底11的一侧，应用处理器12的一侧与衬底11的一侧电连接，应用处理器12的另一侧设置有运行内存13和存储器14，应用处理器12，运行内存13和存储器14的任意两者之间通过预设的半导体工艺进行连接以建立有通信连接；
应用处理器12用于向运行内存13和/或存储器14传输数据；
运行内存13用于向应用处理器12和/或存储器14传输数据；
存储器14用于向应用处理器12和/或运行内存13传输数据。
目前，针对手机这样的移动终端，应用处理器，运行内存和存储器这三个部分分别分开排列在PCB之上，或者，应用处理器与后两者的结合分开排布在PCB之上，在此基础上，通过PCB的多层互连线路来实现数据的传输，图2A为应用处理器，运行内存和存储器排布在PCB上的结构示意图一，如图2A所示，动态随机存取存储器(DRAM，Dynamic Random AccessMemory)，应用处理器(AP，Application Processor)和UNIX文件系统UFS/嵌入式的多媒体存储片(eMMC，embedded Multi Media Card)分开排布在PCB之上，中间由PCB走线或者锡球相连接；图2B为应用处理器，运行内存和存储器排布在PCB上的结构示意图二，如图2B所示，AP和存储器(MCP，Multiple Chip Package)(相当于运行内存和存储器)分开排布在PCB之上，中间由PCB走线或者锡球相连接；图2C为应用处理器，运行内存和存储器排布在PCB上的结构示意图三，如图2C所示，PCB上第一层设置有AP和UFS/eMMC，在AP上设置有双倍速率同步动态随机存储器(DDR，Double Data Rate Synchronous Dynamic Random AccessMemory)，中间由PCB走线或者锡球相连接。
从图2A，图2B和图2C可以看出，上述应用处理器和运行内存，这三种连接线路由于受到线宽和线距的约束，导致数据传输的速率受到限制，同时信号的完整性也会受到限制，同样地，针对运行内存和存储器之间以及应用处理器和存储器之间也存在同样的问题，另外，上述三种布局在PCB上的方式占用PCB的面积较大，不够优化。
为了提高数据传输速率，本申请实施例提供一种封装模组，该封装模组中增加了衬底，并将应用处理器放置于衬底的一侧，将应用处理器的一侧与衬底的一侧电连接，在应用处理器的另一侧设置有运行内存和存储器，这样，将运行内存和存储器设置在应用处理器的另一侧，而并不是分离排布，不仅能够优化应用处理器，运行内存和存储器三者的占用面积，还使得三者之间结构更加紧凑，有利于缩短任意两者之间的线距，并且，应用处理器，运行内存和存储器的任意两者之间采用预设的半导体工艺进行连接以建立有通信连接，基于半导体工艺线宽为纳米级的优势，能够进一步缩短在任意两者之间所建立的通信连接时的线宽，那么，应用处理器在向运行内存和/或存储器传输数据，运行内存在向应用处理器和/或存储器传输数据，存储器在向应用处理器和/或运行内存传输数据时，能够提高数据的传输速率。
需要说明的是，上述预设的半导体工艺主要是以典型的互补金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)管的制造实例为基础的集成电路的制造过程及制造过程中对环境的要求及污染的控制，具体地，预设的半导体工艺可以包括铜柱(CopperPillar)工艺，金线键合(Wirebond)工艺和硅通孔技术(TSV，Through SiliconVia)工艺等等，这里，本申请实施例对此不作具体限定。
针对三者之间的数据传输，在一种可选的实施例中，应用处理器的一侧通过铜柱与衬底的一侧电连接。
具体来说，在实际应用中，这里，采用CopperPillar工艺，在应用处理器的一侧与衬底的一侧通过铜柱电连接，这样，在衬底和应用处理器之间可以互相传输数据。
需要说明的是，上述的铜柱是采用CopperPillar工艺制作的，图3为CopperPillar工艺的流程示意图，如图3所示，首先，第一步，晶圆来料Incoming wafer，第二步，种子层溅射Seed layer sputtering，可以得到钛薄膜和铜薄膜Ti film&Cu film，第三步，光刻胶涂层PR coating，第四步，曝光和显影PR exposing&developing，第五步，电镀Plating，第六步，去膜PR stripping，第七步，种子层刻蚀，第八步，回流焊Reflow。
为了建立应用处理器，运行内存和存储器中任意两者之间的连接，可以采用Wirebond工艺，也可以采用TSV工艺，这里，本申请实施例对此不作具体限定。
为了实现三者之间任意两者之间的连接，图4为本申请实施例提供的另一种可选的封装模组的结构示意图，如图4所示，在一种可选的实施例中，运行内存与衬底通过金线键合工艺制作的第一焊线连接，存储器与衬底通过金线键合工艺制作的第二焊线连接，以建立应用处理器，运行内存和存储器的任意两者之间建立有通信连接；
应用处理器用于依据铜柱和第一焊线，向运行内存传输数据，还用于依据铜柱和第二焊线，向存储器传输数据；
运行内存用于依据第一焊线和铜柱，向应用处理器传输数据，还用于依据第一焊线和第二焊线，向存储器传输数据；
存储器用于依据第二焊线和铜柱，向应用处理器传输数据，还用于依据第二焊线和第一焊线，向运行内存传输数据。
具体来说，这里采用Wirebond工艺，由于衬底与应用处理器之间已经通过铜柱连接，那么这里采用Wirebond工艺，使得运行内存与衬底通过第一焊线连接，存储器与衬底通过第二焊线连接，这样使得应用处理器，运行内存和存储器中的任意两者之间均建立有通信连接。
通过Wirebond工艺建立好通信连接之后，为了将数据从应用处理器传输至运行内或者存储器，应用处理器可以通过铜柱和第一焊线，将数据通过衬底传输至运行内存，应用处理器可以通过铜柱和第二焊线，将数据通过衬底传输至存储器；为了将数据从运行内存传输至应用处理器或者存储器，运行内存可以通过第一焊线和铜柱，将数据通过衬底传输至应用处理器，运行内存可以通过第一焊线和第二焊线，将数据通过衬底传输至存储器；为了将数据从存储器传输至应用处理器或者运行内存，存储器可以通过第二焊线和铜柱，将数据通过衬底传输至应用处理器，存储器还可以通过第二焊线和第一焊线，将数据通过衬底传输至运行内存，依次能够实现应用处理器，运行内存和存储器中任意两者之间的数据传输，采用焊线和铜柱的连接方式，使得数据传输所采用的线宽和线距缩短，从而提高了数据传输的速率。
为了实现三者之间任意两者之间的连接，在一种可选的实施例中，运行内存与应用处理器通过硅通孔工艺制作的第一金属线连接，存储器与应用处理器通过硅通孔工艺制作的第二金属线连接，运行内存与存储器通过硅通孔工艺制作的第三金属线连接，以建立应用处理器，运行内存和存储器的任意两者之间的通信连接；
应用处理器用于依据第一金属线，向运行内存传输数据，还用于依据第二金属线，向存储器传输数据；
运行内存用于依据第一金属线，向应用处理器传输数据，还用于依据第三金属线，向存储器传输数据；
存储器用于依据第二金属线，向应用处理器传输数据，还用于依据第三金属线，向运行内存传输数据。
具体来说，这里采用TSV工艺，由于衬底与应用处理器之间已经通过铜柱连接，那么这里采用TSV工艺，使得运行内存与应用处理器通过TSV制作出的第一金属线连接，存储器与应用处理器通过TSV制作出的第二金属线连接，运行内存与存储器通过TSV制作出的第三金属线连接，这样使得应用处理器，运行内存和存储器中的任意两者之间均建立有通信连接。
通过TSV工艺制作的金属线建立好通信连接之后，为了将数据从应用处理器传输至运行内或者存储器，应用处理器可以通过第一金属线，将数据传输至运行内存，应用处理器可以通过第二金属线，将数据传输至存储器；为了将数据从运行内存传输至应用处理器或者存储器，运行内存可以通过第一金属线，将数据传输至应用处理器，运行内存可以通过第三金属线，将数据传输至存储器；为了将数据从存储器传输至应用处理器或者运行内存，存储器可以通过第二金属线，将数据传输至应用处理器，存储器还可以通过第三金属线，将数据传输至运行内存，依次能够实现应用处理器，运行内存和存储器中任意两者之间的数据传输，采用金属线和铜柱的连接方式，使得数据传输所采用的线宽和线距缩短，从而提高了数据传输的速率。
需要说明的是，上述焊线是采用Wirebond工艺制作的，图5为贴片工艺的流程示意图，如图5所示，DRAM和AP之间采用粘合胶DAF粘贴。图6为Wirebond工艺的流程示意图，如图6所示，采用超声波压焊技术将DRAM与衬底用焊线连接起来。图7为TSV工艺的流程示意图，如图7所示，第一步，得到一个集成电路晶圆A wafer with CMOS circuits CMOS，第二步，通孔刻蚀Via etching，第三步，通孔填充Via filling，其中，包括：孔加工Via machining，蚀刻或激光钻孔By etching or laser drilling，第四步，晶圆研磨Wafer thinning，第五步，Micro bump forming微凸块成型，第六步，堆叠Stacking，从上往下依次是TSV硅通孔，微凸块和嵌入薄膜(ABF，Ajinomo to Built-in Film)。
另外为了实现数据的传输，在一种可选的实施例中，封装模组还包括控制器；
其中，控制器设置于应用处理器的另一侧，控制器分别与应用处理器，运行内存和存储器之间均建立有通信连接；
控制器用于向应用处理器，运行内存和/或存储器传输数据；
应用处理器还用于向控制器传输数据；
运行内存还用于向控制器传输数据；
存储器还用于向控制器传输数据。
具体来说，该封装模组中还包括控制器，同样地，该控制器与运行内存和存储器均放置于应用处理器的另一侧，并且能够与应用处理器，运行内存和存储器分别进行数据通信，其中，控制器分别与应用处理器，运行内存和存储器之间可以互相传输数据。
图8为本申请实施例提供的一种可选的封装模组的实例的结构示意图一，如图8所示，在PCB上用锡球连接有封装模组的，该封装模组中包括衬底substrate，AP，DRAM，闪存阵列NAND和控制器Controller，其中，衬底与PCB之间通过锡球连接，应用处理器设置于衬底的一侧，与应用处理器的一侧与衬底的一侧电连接，应用处理器的另一侧设置有DRAM和Controller，并将NAND设置于DRAM与AP相背离的一侧，并且，AP，DRAM，NAND和Controller中任意两个之间能够进行数据通信。
为了实现控制器分别与应用处理器，运行内存和存储器之间互相传输数据，可以采用Wirebond工艺，也可以采用TSV工艺，这里，本申请实施例对此不作具体限定。在一种可选的实施例中，控制器与衬底通过金线键合工艺制作的第三焊线连接，以建立控制器分别与应用处理器，运行内存和存储器之间的通信连接；
控制器用于依据第三焊线和铜柱，向应用处理器传输数据，还用于依据第三焊线和第一焊线，向运行内存传输数据，还用于依据第三焊线和第二焊线，向存储器传输数据；
应用处理器还用于依据铜柱和第三焊线，向控制器传输数据；
运行内存还用于依据第一焊线和第三焊线，向控制器传输数据；
存储器还用于依据第二焊线和第三焊线，向控制器传输数据。
具体来说，为了实现控制器分别与应用处理器，运行内存和存储器之间的通信连接，这里采用Wirebond工艺，控制器与衬底之间采用Wirebond工艺使得控制器与衬底之间通过Wirebond工艺制作出的第三焊线相连接，这样使得控制器分别与应用处理器，运行内存和存储器中之间均建立有通信连接。
通过Wirebond工艺建立好通信连接之后，为了将数据从控制器传输至应用处理器，运行内或者存储器，控制器可以通过第三焊线和铜柱，将数据通过衬底传输至应用处理器，控制器可以通过第三焊线和第一焊线，将数据通过衬底传输至运行内存，控制器可以通过第三焊线和第二焊线，将数据通过衬底传输至存储器；为了将数据从应用处理器传输至控制器，应用处理器可以通过铜柱和第三焊线，将数据通过衬底传输至控制器，为了将数据从运行内存传输至控制器，运行内存可以通过第一焊线和第三焊线，将数据通过衬底传输至控制器；为了将数据从存储器传输至控制器，存储器可以通过第二焊线和第三焊线，将数据通过衬底传输至控制器，依次能够实现控制器分别与应用处理器，运行内存和存储器之间的数据传输，采用焊线和铜柱的连接方式，使得数据传输所采用的线宽和线距缩短，从而提高了数据传输的速率。
图9为本申请实施例提供的一种可选的封装模组的实例的结构示意图二，如图9所示，在PCB上用锡球连接有封装模组的(图9中未示出PCB)，该封装模组中包括Substrate，AP，DRAM，NAND和Controller，其中，AP设置于Substrate的一侧，Substrate的一侧与AP的一侧通过铜柱相连接，AP的另一侧设置有DRAM，NAND和Controller，并将NAND设置于DRAM与AP相背离的一侧，并且，DRAM与Substrate通过第一焊线相连接，NAND与Substrate通过第二焊线相连接，Controller与Substrate通过第三焊线相连接，这样使得AP，DRAM，NAND和Controller中任意两个之间能够进行数据通信。
在实际应用中，AP的指令和数据通过铜柱传输到Substrate，再通过第一焊线/第二焊线传到DRAM/NAND的线路层实现三者的通信；Controller通过第三焊线将数据和指令传到Substrate，再通过第一焊线/第二焊线传到DRAM/NAND的新路层实现通信；AP通过铜柱将指令和数据传到Substrate，再通过第三焊线传到Controller。
为了实现控制器分别与应用处理器，运行内存和存储器之间互相传输数据，在一种可选的实施例中，控制器与衬底通过硅通孔工艺制作的第四金属线连接，以建立控制器分别与应用处理器，运行内存和存储器之间的通信连接；
控制器用于依据第四金属线，向应用处理器传输数据，还用于依据第四金属线和第一金属线，向运行内存传输数据，还用于依据第四金属线和第二金属线，向存储器传输数据；
应用处理器还用于依据第四金属线，向控制器传输数据；
运行内存还用于依据第一金属线和第四金属线，向控制器传输数据；
存储器还用于依据第二金属线和第四金属线，向控制器传输数据。
具体来说，为了实现控制器分别与应用处理器，运行内存和存储器之间的通信连接，这里采用TSV工艺，控制器与衬底之间采用TSV工艺使得控制器与应用处理器之间通过TSV工艺制作出的第四金属线相连接，这样使得控制器分别与应用处理器，运行内存和存储器中之间均建立有通信连接。
通过TSV工艺建立好通信连接之后，为了将数据从控制器传输至应用处理器，运行内或者存储器，控制器可以通过第四金属线，将数据传输至应用处理器，控制器可以通过第四金属线和第一金属线，将数据传输至运行内存，控制器可以通过第四金属线和第二金属线，将数据传输至存储器；为了将数据从应用处理器传输至控制器，应用处理器可以通过第四金属线，将数据传输至控制器，为了将数据从运行内存传输至控制器，运行内存可以通过第一金属线和第四金属线，将数据传输至控制器；为了将数据从存储器传输至控制器，存储器可以通过第二金属线和第四金属线，将数据传输至控制器，依次能够实现控制器分别与应用处理器，运行内存和存储器之间的数据传输，采用金属线和铜柱的连接方式，使得数据传输所采用的线宽和线距缩短，从而提高了数据传输的速率。
图10为本申请实施例提供的一种可选的封装模组的实例的结构示意图三，如图10所示，在PCB上用锡球连接有封装模组的(图10中未示出PCB)，该封装模组中包括Substrate，AP，DRAM，NAND和Controller，其中，AP设置于Substrate的一侧，Substrate的一侧与AP的一侧通过铜柱相连接，AP的另一侧设置有DRAM，NAND和控制器，并将NAND设置于DRAM与AP相背离的一侧，并且，DRAM与AP通过第一金属线相连接，NAND与AP通过第二金属线相连接，DRAM与NAND通过第三金属线相连接，Controller与AP通过第四金属线相连接，这样使得AP，DRAM，NAND和Controller中任意两个之间能够进行数据通信。
在实际应用中，AP的指令和数据通过第一金属线/第二金属线实现与DRAM/NAND的通信；DRAM的指令和数据通过第三金属线实现与NAND的通信；Controller通过第四金属线将数据和指令通过第四金属线通过AP，第一金属线/第二金属线实现与DRAM/NAND的通信。
进一步地，为了更加合理的设置封装模组中各个芯片的位置，在一种可选的实施例中，应用处理器的另一侧与运行内存的一侧相对放置，运行内存的另一侧与存储器的一侧相对放置。
也就是说，这里，将运行内存和存储器堆叠放置，那么，通过半导体工艺，运行内存与应用处理器的线距更短，使得封装模组中的应用处理器在运算时能够更加快速地从运行内存中调取数据，有利于提高数据的传输速率。
另外，将该封装模组设置于终端中时，在一种可选的实施例中，封装模组设置于PCB板之上。
这里，在终端内部，为了固定住封装模组，在终端内部设置有PCB，将封装模组设置在PCB之上，在实际应用中，可以采用锡球来固定，这样，可以将封装模组固定在PCB之上，使得封装模组能够稳定的设置于终端之中。
采用图9和图10的工艺制作出的封装模组，缩短了处理器和运行内存以及存储空间之间数据和信号传输的线宽和线距，从而可以提高数据传输速率以及信号完整性得到加强。突破现有技术对速率以及信号的局限，并且三者结合的封装模组可有效节省主板上50％-66％的占用面积。
本申请实施例还提供了一种终端，图11为本申请实施例提供的一种可选的终端的结构示意图，如图11所示，该终端1100的包括上述一个或多个实施例中任一项所述的封装模组。
本申请实施例提供了一种封装模组，该封装模组包括衬底，应用处理器，运行内存和存储器，其中，应用处理器设置于衬底的一侧，应用处理器的一侧与衬底的一侧电连接，应用处理器的另一侧设置有运行内存和存储器，所述运行内存和所述存储器的任意两者之间通过预设的半导体工艺进行连接以建立有通信连接，应用处理器用于向运行内存和/或存储器传输数据，运行内存用于向应用处理器和/或存储器传输数据，存储器用于向应用处理器和/或运行内存传输数据；也就是说，在本申请实施例中，将应用处理器设置于衬底上，应用处理器的一侧与衬底的一侧电连接，并将运行内存和存储器放置于应用处理器的另一侧，并且应用处理器与运行内存和存储器任意两者之间通过预设的半导体工艺进行连接以能够进行通信，这样，采用半导体工艺将任意两者之间进行连接，由于半导体工艺中的线宽都是纳米级的，与现有的设置于PCB之上采用PCB排线的方式相比，不仅仅节省了应用处理器，运行内存和存储器三者所占用的终端内部的面积，还能够缩短任意两者之间的通信距离，并且，如此紧凑的排列方式还使得在不借助PCB的排线的基础上，应用处理器与运行内存和存储器之间的通信距离变得越来越短，可见，这里无需借助PCB的排线紧凑的排列方式就能够使得三者之间能够建立较短的通信距离，从而提高了三者之间的互相进行数据通信时的传输速率。
其中，计算机可读存储介质可以是磁性随机存取存储器(ferromagnetic randomaccess memory，FRAM)、只读存储器(Read Only Memory，ROM)、可编程只读存储器(Programmable Read-Only Memory，PROM)、可擦除可编程只读存储器(ErasableProgrammable Read-Only Memory，EPROM)、电可擦除可编程只读存储器(ElectricallyErasable Programmable Read-Only Memory，EEPROM)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(Compact Disc Read-Only Memory，CD-ROM)等存储器。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

Claims (10)

1.一种封装模组，其特征在于，所述封装模组包括衬底，应用处理器，运行内存和存储器；
其中，所述应用处理器设置于所述衬底的一侧，所述应用处理器的一侧与所述衬底的一侧电连接，所述应用处理器的另一侧设置有所述运行内存和所述存储器，所述应用处理器，所述运行内存和所述存储器的任意两者之间通过预设的半导体工艺进行连接以建立有通信连接；
所述应用处理器用于向所述运行内存和/或所述存储器传输数据；
所述运行内存用于向所述应用处理器和/或所述存储器传输数据；
所述存储器用于向所述应用处理器和/或所述运行内存传输数据。
2.根据权利要求1所述的模组，其特征在于，所述应用处理器的一侧通过铜柱与所述衬底的一侧电连接。
3.根据权利要求2所述的模组，其特征在于，所述运行内存与所述衬底通过金线键合工艺制作的第一焊线连接，所述存储器与所述衬底通过金线键合工艺制作的第二焊线连接，以建立所述应用处理器，所述运行内存和所述存储器的任意两者之间的通信连接；
所述应用处理器用于依据所述铜柱和所述第一焊线，向所述运行内存传输数据，还用于依据所述铜柱和所述第二焊线，向所述存储器传输数据；
所述运行内存用于依据所述第一焊线和所述铜柱，向所述应用处理器传输数据，还用于依据所述第一焊线和所述第二焊线，向所述存储器传输数据；
所述存储器用于依据所述第二焊线和所述铜柱，向所述应用处理器传输数据，还用于依据所述第二焊线和所述第一焊线，向所述运行内存传输数据。
4.根据权利要求2所述的模组，其特征在于，所述运行内存与所述应用处理器通过硅通孔工艺制作的第一金属线连接，所述存储器与所述应用处理器通过硅通孔工艺制作的第二金属线连接，所述运行内存与所述存储器通过硅通孔工艺制作的第三金属线连接，以建立所述应用处理器，所述运行内存和所述存储器的任意两者之间的通信连接；
所述应用处理器用于依据所述第一金属线，向所述运行内存传输数据，还用于依据所述第二金属线，向所述存储器传输数据；
所述运行内存用于依据所述第一金属线，向所述应用处理器传输数据，还用于依据所述第三金属线，向所述存储器传输数据；
所述存储器用于依据所述第二金属线，向所述应用处理器传输数据，还用于依据所述第三金属线，向所述运行内存传输数据。
5.根据权利要求1至4任一项所述的模组，其特征在于，所述封装模组还包括控制器；
其中，所述控制器设置于所述应用处理器的另一侧，所述控制器分别与所述应用处理器，所述运行内存和所述存储器之间均建立有通信连接；
所述控制器用于向所述应用处理器，所述运行内存和/或所述存储器传输数据；
所述应用处理器还用于向所述控制器传输数据；
所述运行内存还用于向所述控制器传输数据；
所述存储器还用于向所述控制器传输数据。
6.根据权利要求5所述的模组，其特征在于，所述控制器与所述衬底通过金线键合工艺制作的第三焊线连接，以建立所述控制器分别与所述应用处理器，所述运行内存和所述存储器之间的通信连接；
所述控制器用于依据所述第三焊线和所述铜柱，向所述应用处理器传输数据，还用于依据所述第三焊线和所述第一焊线，向所述运行内存传输数据，还用于依据所述第三焊线和所述第二焊线，向所述存储器传输数据；
所述应用处理器还用于依据所述铜柱和所述第三焊线，向所述控制器传输数据；
所述运行内存还用于依据所述第一焊线和所述第三焊线，向所述控制器传输数据；
所述存储器还用于依据所述第二焊线和所述第三焊线，向所述控制器传输数据。
7.根据权利要求5所述的模组，其特征在于，所述控制器与所述衬底通过硅通孔工艺制作的第四金属线连接，以建立所述控制器分别与所述应用处理器，所述运行内存和所述存储器之间的通信连接；
所述控制器用于依据所述第四金属线，向所述应用处理器传输数据，还用于依据所述第四金属线和所述第一金属线，向所述运行内存传输数据，还用于依据所述第四金属线和所述第二金属线，向所述存储器传输数据；
所述应用处理器还用于依据所述第四金属线，向所述控制器传输数据；
所述运行内存还用于依据所述第一金属线和所述第四金属线，向所述控制器传输数据；
所述存储器还用于依据所述第二金属线和所述第四金属线，向所述控制器传输数据。
8.根据权利要求1所述的模组，其特征在于，所述应用处理器的另一侧与所述运行内存的一侧相对放置，所述运行内存的另一侧与所述存储器的一侧相对放置。
9.根据权利要求1所述的模组，其特征在于，所述封装模组设置于PCB板之上。
10.一种终端，其特征在于，所述终端包括上述权利要求1至9任一项所述的封装模组。
CN202011124983.1A 2020-10-20 2020-10-20 一种封装模组及终端 Pending CN112261781A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011124983.1A CN112261781A (zh) 2020-10-20 2020-10-20 一种封装模组及终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011124983.1A CN112261781A (zh) 2020-10-20 2020-10-20 一种封装模组及终端

Publications (1)

Publication Number Publication Date
CN112261781A true CN112261781A (zh) 2021-01-22

Family

ID=74245154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011124983.1A Pending CN112261781A (zh) 2020-10-20 2020-10-20 一种封装模组及终端

Country Status (1)

Country Link
CN (1) CN112261781A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224976A1 (en) * 2009-03-09 2010-09-09 Micron Technology, Inc. Method for embedding silicon die into a stacked package
CN101840917A (zh) * 2009-03-12 2010-09-22 苹果公司 集成电路及其封装器件及封装多个集成电路的方法和组件
US20160276316A1 (en) * 2011-10-03 2016-09-22 Invensas Corporation Stub minimization for wirebond assemblies without windows

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224976A1 (en) * 2009-03-09 2010-09-09 Micron Technology, Inc. Method for embedding silicon die into a stacked package
CN101840917A (zh) * 2009-03-12 2010-09-22 苹果公司 集成电路及其封装器件及封装多个集成电路的方法和组件
US20160276316A1 (en) * 2011-10-03 2016-09-22 Invensas Corporation Stub minimization for wirebond assemblies without windows

Similar Documents

Publication Publication Date Title
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
US6448661B1 (en) Three-dimensional multi-chip package having chip selection pads and manufacturing method thereof
CN1983533B (zh) 用于封装半导体器件的方法
JP6847863B2 (ja) パッケージオンパッケージ構造体用のインターポーザ
DE112012006625T5 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
US20090146283A1 (en) Stacked-type chip package structure and fabrication method thereof
CN104253115A (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
US10651160B2 (en) Low profile integrated package
JP2009111392A (ja) スタック・パッケージ及びその製造方法
JP2010538478A (ja) 高密度ｂｌｂｕ層および低密度またはコアレス基板を備えたｉｃパッケージ
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
KR20120078390A (ko) 적층형 반도체 패키지 및 그 제조방법
US10586780B2 (en) Semiconductor device modules including a die electrically connected to posts and related methods
US11222880B2 (en) Package structure for semiconductor device and manufacturing method thereof
US20090230548A1 (en) Semiconductor package and multi-chip package using the same
US20200402959A1 (en) Stacked semiconductor package having an interposer
US11682627B2 (en) Semiconductor package including an interposer
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US20090111213A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US11545464B2 (en) Diode for use in testing semiconductor packages
US20240088052A1 (en) Patternable die attach materials and processes for patterning
CN112261781A (zh) 一种封装模组及终端
CN111384020A (zh) 具有直通时钟迹线的半导体封装和相关联的装置、系统及方法
EP3414776B1 (en) Integrated device comprising flexible connector between integrated circuit (ic) packages
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210122