CN112259521B - 改善电极板接触应力的mim电容 - Google Patents

改善电极板接触应力的mim电容 Download PDF

Info

Publication number
CN112259521B
CN112259521B CN202011121177.9A CN202011121177A CN112259521B CN 112259521 B CN112259521 B CN 112259521B CN 202011121177 A CN202011121177 A CN 202011121177A CN 112259521 B CN112259521 B CN 112259521B
Authority
CN
China
Prior art keywords
layer
tan
mim capacitor
stress
dielectric barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011121177.9A
Other languages
English (en)
Other versions
CN112259521A (zh
Inventor
杨宏旭
刘俊文
牛忠彩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011121177.9A priority Critical patent/CN112259521B/zh
Publication of CN112259521A publication Critical patent/CN112259521A/zh
Application granted granted Critical
Publication of CN112259521B publication Critical patent/CN112259521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及半导体集成电路制造领域，具体涉及一种改善电极板接触应力的MIM电容。所述改善电极板接触应力的MIM电容形成于介质阻挡层上，包括：第一TaN导电层，所述第一TaN导电层位于所述介质阻挡层上，形成所述MIM电容的下极板；第二TaN导电层，所述第二TaN导电层位于所述第一TaN导电层上，形成所述MIM电容的上极板；介质层，所述介质层位于所述第一TaN导电层和所述第二TaN导电层之间；应力缓冲层，所述应力缓冲层包括相对的上表面和下表面，所述上表面与所述第一TaN导电层接触，所述下表面与所述介质阻挡层接触。可以解决相关技术中材料为TaN的下金属电极在与介质阻挡层接触时，出现应力不匹配，导致下金属电极发生剥落的问题。

Description

改善电极板接触应力的MIM电容
技术领域
本申请涉及半导体集成电路制造领域，具体涉及一种改善电极板接触应力的MIM电容。
背景技术
在如射频IC、单片微波IC等无源器件集成电路中，MIM电容器占据芯片面积的很大一部分。通常，MIM电容采用三明治结构，包括位于上层和下层的金属电极，上层金属电极和下层金属电极之间隔离有介质层。
随着超大规模集成电路的发展，对单位面积电容密度(ε0k/td)的要求与日俱增，其中ε0为真空绝对介电常数，k为介质层介电常数，td为介质层厚度。若一味地通过减小介质层厚度td的手段以增加MIM电容密度，则有可能会引起漏电流。为了创建高密度电容的同时确保器件的高水平性能，引入高介电常数(high k)材料的介质层是关键手段。
由于氮化钽(TaN)与高k材料的介质层具有良好的兼容性，相关技术通常TaN作为MIM电容的上、下金属电极。但是，材料为TaN的下金属电极，由于其表面应力过大，在与介质阻挡层接触时出现应力不匹配的问题，从而导致下金属电极发生剥落，对器件的良率产生不利影响。
发明内容
本申请提供了一种改善电极板接触应力的MIM电容，可以解决相关技术中材料为TaN的下金属电极在与介质阻挡层接触时，出现应力不匹配，导致下金属电极发生剥落的问题。
本申请提供一种改善电极板接触应力的MIM电容，所述改善电极板接触应力的MIM电容形成于介质阻挡层上，包括：
第一TaN导电层，所述第一TaN导电层位于所述介质阻挡层上，形成所述MIM电容的下极板；
第二TaN导电层，所述第二TaN导电层位于所述第一TaN导电层上，形成所述MIM电容的上极板；
介质层，所述介质层位于所述第一TaN导电层和所述第二TaN导电层之间；
应力缓冲层，所述应力缓冲层包括相对的上表面和下表面，所述上表面与所述第一TaN导电层接触，所述下表面与所述介质阻挡层接触。
可选的，所述应力缓冲层的材料为二氧化硅。
可选的，所述应力缓冲层的应力范围为100-400MPa。
可选的，所述应力缓冲层的厚度为400A-600A。
可选的，所述介质阻挡层的材料为掺杂碳化硅。
可选的，所述介质层包括氮化硅层，和位于所述氮化硅层上、下两侧的氧化层。
可选的，所述氧化层的材料为二氧化硅。
可选的，所述介质阻挡层的应力范围为500-2500MPa。
本申请技术方案，至少包括如下优点：通过在介质阻挡层与高表面应力的TaN导电层之间形成能够缓冲应力的应力缓冲层，能够避免因TaN导电层表面应力与介质阻挡层的表面应力不匹配，而使得TaN导电层出现剥落的问题，有利于提高器件的良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种改善电极板接触应力的MIM电容结构；
图2是本申请另一实施例提供的一种改善电极板接触应力的MIM电容结构。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1示出了本申请一实施例提供的一种改善电极板接触应力的MIM电容结构，参照图1，该改善电极板接触应力的MIM电容结构形成于介质阻挡层140上，包括：第一TaN导电层110、第二TaN导电层120、介质层130和应力缓冲层150和。
所述第一TaN导电层110位于所述介质阻挡层140上，形成所述MIM电容的下极板。
所述第二TaN导电层120位于所述第一TaN导电层110上，形成所述MIM电容的上极板。
所述介质层130位于第一TaN导电层110和第二TaN导电层120之间，形成所述MIM电容的中间绝缘层。
所述应力缓冲层150包括相对的上表面和下表面，所述上表面与所述第一TaN导电层110接触，所述下表面与所述介质阻挡层140接触。该应力缓冲层150的应力值介于第一TaN导电层110应力值和介质阻挡层140应力值之间。
该介质阻挡层140位于MIM电容和下层的金属互连层160之间，用于防止金属原子向介质中扩散，同时能够使得MIM电容和金属互连层160之间形成良好的粘合。
本实施例中，该介质阻挡层140的材料可以选择掺杂碳化硅(NDC，Nitride DopedSilicon Carbide)，NDC为低介电常数的材料。通过在介质阻挡层140与高表面应力的第一TaN导电层110之间形成能够缓冲应力的应力缓冲层150，能够避免因第一TaN导电层110表面应力与介质阻挡层140的表面应力不匹配，而使得第一TaN导电层110出现剥落的问题。
可选的，所述应力缓冲层150的材料为二氧化硅，应力范围为100-400Mpa。该应力缓冲层150的厚度为400A-600A。所述介质阻挡层的应力范围为500-2500MPa。
图2示出了本申请一实施例提供的一种改善电极板接触应力的MIM电容结构，参照图2，该改善电极板接触应力的MIM电容结构形成于介质阻挡层140上，包括：第一TaN导电层110、第二TaN导电层120、介质层130和应力缓冲层150。
所述第一TaN导电层110位于所述介质阻挡层140上，形成所述MIM电容的下极板。
所述第二TaN导电层120位于所述第一TaN导电层110上，形成所述MIM电容的上极板。
所述介质层130位于第一TaN导电层110和第二TaN导电层120之间，形成所述MIM电容的中间绝缘层。所述介质层130包括氮化硅层131，和位于所述氮化硅层131上、下两侧的氧化层132、133。
所述应力缓冲层150包括相对的上表面和下表面，所述上表面与所述第一TaN导电层110接触，所述下表面与所述介质阻挡层140接触。该应力缓冲层150的应力值介于第一TaN导电层110应力值和介质阻挡层140应力值之间。
该介质阻挡层140位于MIM电容和下层的金属互连层160之间，用于防止金属原子向介质中扩散，同时能够使得MIM电容和金属互连层160之间形成良好的粘合性。
可选的，所述应力缓冲层150的材料为二氧化硅，应力范围为100-400Mpa。该应力缓冲层150的厚度为400A-600A。所述介质阻挡层的应力范围为500-2500MPa。
本实施例中，氮化硅层131包括相对的上表面和下表面，该氮化硅层131的下表面与第一TaN导电层110之间形成第一氧化层132，该氮化硅层131的上表面与第二TaN导电层120之间形成第二氧化层133，该第一氧化层132和第二氧化层133的材料可以选择二氧化硅，通过材料为二氧化硅的氧化层能够在第一、第二TaN导电层110、120与氮化硅层131之间起到应力过渡作用，使得第一、第二TaN导电层110、120与氮化硅层131之间形成可靠接触。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (4)

1.一种改善电极板接触应力的MIM电容，其特征在于，所述改善电极板接触应力的MIM电容形成于介质阻挡层上，包括：
第一TaN导电层，所述第一TaN导电层位于所述介质阻挡层上，形成所述MIM电容的下极板；
第二TaN导电层，所述第二TaN导电层位于所述第一TaN导电层上，形成所述MIM电容的上极板；
介质层，所述介质层位于所述第一TaN导电层和所述第二TaN导电层之间；
应力缓冲层，所述应力缓冲层包括相对的上表面和下表面，所述上表面与所述第一TaN导电层接触，所述下表面与所述介质阻挡层接触；
所述应力缓冲层的应力范围为100-400MPa；
所述应力缓冲层的厚度为400A-600A；
所述介质层包括氮化硅层，和位于所述氮化硅层上、下两侧的氧化层；
所述介质阻挡层的应力范围为500-2500MPa。
2.如权利要求1所述的改善电极板接触应力的MIM电容，其特征在于，所述应力缓冲层的材料为二氧化硅。
3.如权利要求1所述的改善电极板接触应力的MIM电容，其特征在于，所述介质阻挡层的材料为掺杂碳化硅。
4.如权利要求1所述的改善电极板接触应力的MIM电容，其特征在于，所述氧化层的材料为二氧化硅。
CN202011121177.9A 2020-10-20 2020-10-20 改善电极板接触应力的mim电容 Active CN112259521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011121177.9A CN112259521B (zh) 2020-10-20 2020-10-20 改善电极板接触应力的mim电容

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011121177.9A CN112259521B (zh) 2020-10-20 2020-10-20 改善电极板接触应力的mim电容

Publications (2)

Publication Number Publication Date
CN112259521A CN112259521A (zh) 2021-01-22
CN112259521B true CN112259521B (zh) 2022-08-16

Family

ID=74245119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011121177.9A Active CN112259521B (zh) 2020-10-20 2020-10-20 改善电极板接触应力的mim电容

Country Status (1)

Country Link
CN (1) CN112259521B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909171A (zh) * 2021-02-24 2021-06-04 上海华虹宏力半导体制造有限公司 一种改善mim电容的击穿电压的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683174A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种提高金属-绝缘体-金属电容器介电质质量的方法
US20140151848A1 (en) * 2012-11-29 2014-06-05 Imec Mimcap structure in a semiconductor device package
CN111710658A (zh) * 2020-07-01 2020-09-25 华虹半导体(无锡)有限公司 防分层mim电容及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683174A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种提高金属-绝缘体-金属电容器介电质质量的方法
US20140151848A1 (en) * 2012-11-29 2014-06-05 Imec Mimcap structure in a semiconductor device package
CN111710658A (zh) * 2020-07-01 2020-09-25 华虹半导体(无锡)有限公司 防分层mim电容及其制作方法

Also Published As

Publication number Publication date
CN112259521A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
US20230317591A1 (en) Bonded structures with integrated passive component
US7960773B2 (en) Capacitor device and method for manufacturing the same
US10879347B2 (en) Capacitor
US7078811B2 (en) Semiconductor device and method for fabricating the device
US7884409B2 (en) Semiconductor device and method of fabricating the same
KR20000053364A (ko) Ｂｅｏｌ 감결합 커패시터
KR20040067784A (ko) 반도체 장치
US11955292B2 (en) Parallel-connected trench capacitor structure with multiple electrode layers and method of fabricating the same
CN112259521B (zh) 改善电极板接触应力的mim电容
JP2004071589A (ja) 薄膜キャパシタ、それを内蔵した配線基板、それを搭載した半導体集積回路および電子機器システム
CN108123039B (zh) Mim电容器及其制作方法
CN108091641B (zh) Mim电容器及其制作方法
US8247289B2 (en) Capacitor and manufacturing method thereof
CN101958235A (zh) 金属-绝缘体-金属电容器的制造方法
CN112259522B (zh) 包含mim电容的后端结构及其制作方法
JP2003142590A (ja) 容量素子
JP2000286383A (ja) 半導体装置およびその製造方法
CN108123041B (zh) Mim电容器及其制作方法
JP2003503854A (ja) 半導体デバイス
CN111933614A (zh) 一种半导体器件、集成电路及电子设备
CN111696953A (zh) Mim电容薄膜及器件
US20240105586A1 (en) Integrated passive device with via formed in isolation trench
JP3594874B2 (ja) 容量素子の製造方法
TWI232472B (en) Metal-insulator-metal (MIM) capacitor and fabrication method for making the same
CN108123038B (zh) Mim电容器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant