CN112255526A - 一种铜填充硅通孔电迁移测试结构制备方法及测试方法 - Google Patents

一种铜填充硅通孔电迁移测试结构制备方法及测试方法 Download PDF

Info

Publication number
CN112255526A
CN112255526A CN202010942379.3A CN202010942379A CN112255526A CN 112255526 A CN112255526 A CN 112255526A CN 202010942379 A CN202010942379 A CN 202010942379A CN 112255526 A CN112255526 A CN 112255526A
Authority
CN
China
Prior art keywords
silicon
copper
filled
test structure
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010942379.3A
Other languages
English (en)
Inventor
邢朝洋
赵雪薇
李男男
朱政强
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Aerospace Control Instrument Institute
Original Assignee
Beijing Aerospace Control Instrument Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Aerospace Control Instrument Institute filed Critical Beijing Aerospace Control Instrument Institute
Priority to CN202010942379.3A priority Critical patent/CN112255526A/zh
Publication of CN112255526A publication Critical patent/CN112255526A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2898Sample preparation, e.g. removing encapsulation, etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种铜填充硅通孔电迁移测试结构制备方法及测试方法,该方法将具有TSV菊花链测试结构的测试芯片,通过贴片胶及键合金丝连接至印制电路板;对载有测试芯片的印制电路板进行冷镶嵌,并通过磨抛获得TSV菊花链结构横截面,完成测试结构的制备;将测试结构放入管式炉中,向管式炉内通入保护气体;通过导线连接印制电路板的焊盘与直流电源,使测试结构处于通电状态,通过控制两端导线与电源连接的正负极来控制电流方向,通过控制通电电流的大小及TSV直径来控制电流密度,获得具有特定电流方向及特定电流密度的电流;测试期望通过对电流作用下铜填充TSV的显微组织演变行为进行表征,最终达到深入评价电流作用下铜填充TSV电迁移可靠性的目的。

Description

一种铜填充硅通孔电迁移测试结构制备方法及测试方法
技术领域
本发明涉及一种铜填充硅通孔电迁移测试结构制备方法及测试方法,属于材料制备与,应用于铜填充硅通孔(Through Silicon Via,TSV)结构的电学可靠性研究。
背景技术
随着电子产品向着微型化,多功能化的方向发展,集成电路中的互连形式面临更高密度电流、更快响应时间的挑战。TSV技术,作为一种新兴的互连技术,可以实现芯片垂直堆叠,是理论上具有更小体积以及最快响应时间的互连形式,在2.5D、3D封装中扮演着重要角色。
TSV具有多层界面以及高深宽比两个比较典型的结构特点。首先,通过TSV的制作过程可知,TSV中的每层材料在TSV的使用过程中都起着不可或缺的作用,这导致TSV成为由Si基体、SiO2绝缘层、阻挡层以及填充材料共同组成的一种多层界面结构。其次,随着电子器件的小型化,要求TSV具有小的直径、小的节距和大的深度,随着TSV发展过程中越来越高的应用要求,TSV的深宽比甚至可以达到50:1。TSV特殊的多层界面以及高深宽比结构,会给TSV带来与其他互连形式不同的电学可靠性问题,尤其是填充材料为铜或其他金属时,TSV面临着严峻的电迁移可靠性问题。
电迁移行为包括两个方面,在高密度电流作用下,结构的负极,即电子流入的位置会发生物质迁移,从而产生空洞;相反,结构的正极,即电子流出的位置会发生物质堆积,从而产生小丘。空洞及小丘这两种变形形式都可以造成TSV结构的电迁移失效。但是由于现阶段对TSV电迁移行为的研究中,只能在TSV失效后再对失效位置进行制样观察,无法对电迁移过程中TSV结构的微结构演化进行观察,无法确定所观察到的空洞是否产生于工艺加工过程,也无法对TSV结构在电迁移过程中产生小丘的行为进行详细的论证。因此,铜填充TSV电迁移测试结构的制备及测试具有重要意义。
发明内容
本发明所解决的技术问题是:克服现有技术的不足,提供一种铜填充硅通孔电迁移测试结构制备方法及测试方法,实现对焊点电迁移现象的观察,解决了铜填充硅通孔电迁移测试难以进行,铜填充硅通孔的电迁移现象难以观察的问题。
本发明的技术解决方案是:一种铜填充硅通孔电迁移测试结构制备方法,该方法包括如下步骤:
(1)、将带有铜填充硅通孔菊花链结构的测试芯片固定于印制电路板上;
(2)、采用键合金丝将测试芯片上铜填充硅通孔菊花链结构两端的焊盘分别与印制电路板上的两根独立的外接印制线的一端焊盘进行引线键合,以此实现电信号互连;
(3)、对载有铜填充硅通孔菊花链结构测试芯片的印制电路板进行树脂镶嵌,镶嵌过程中确保芯片垂直于镶嵌水平面,同时确保印制电路板上的两根外接印制线的另一端焊盘作为铜填充硅通孔电迁移测试结构外接导线焊盘,不被镶嵌树脂包覆;
(4)、对镶嵌了铜填充硅通孔菊花链结构测试芯片的树脂进行机械磨抛,露出铜填充硅通孔菊花链测试结构的横截面,并采用离子抛光的方式对所得铜填充硅通孔菊花链测试结构的横截面进行抛光处理,以消除机械抛光残余的应变层,获得可用于电迁移测试的横截面外露的铜填充硅通孔电迁移测试结构。
所述树脂镶嵌为冷镶嵌。
本发明的另一个技术解决方案是:基于上述测试结构的一种铜填充硅通孔电迁移测试方法,该方法包括如下步骤:
(s1)、采用万用表测量上述铜填充硅通孔电迁移测试结构的电阻,记录初始电阻值。
(s2)、将铜填充硅通孔电迁移测试结构放入管式炉中;
(s3)、在铜填充硅通孔电迁移测试结构两个外接导线焊盘上焊接导线,通过导线分别连接至管式炉的第一电极法兰和第二电极法兰;
(s4)、在管式炉石英管中通入保护气体,控制管式炉按照预设的升温速率升温至预设的温度值,并在峰值温度保温;
(s5)、通过由第一电极法兰和第二电极法兰引出的导线,在铜填充硅通孔电迁移测试结构两端分别连接直流电源的正极和负极;
(s6)、设置特定的通电电流方向和特定的通电电流密度,打开直流电源开关,使铜填充硅通孔电迁移测试结构处于通电状态;
(s7)经过预设的一段时间后,关闭直流电源开关,关闭管式炉加热装置,保持硅通孔电迁移测试结构仍然在保护气体中,使石英管以及其中的硅通孔电迁移测试结构自然降温至室温,关闭保护气体,取出硅通孔电迁移测试结构;
(s8)、采用万用表测量硅通孔电迁移测试结构的电阻,记录电阻值;
(s9)、采用扫描电子显微镜拍摄硅通孔电迁移测试结构横截面的显微照片,记录硅通孔电迁移测试结构横截面的显微形貌状态;
(s10)、通过硅通孔电迁移测试结构横截面的显微照片,观察测试结构在电迁移作用下产生的小丘及空洞,并对小丘及空洞的面积进行计算和记录;
(s11)、重复S1到S10,直至硅通孔电迁移测试结构的电阻变化值超过电阻初始值的20%;
所述保护气体为氩气、氦气、氮气。
所述氩气的纯度不低于99.99%。
所述步骤(s3)中预设的温度值取值范围为:优选25℃到150℃。
所述步骤(s6)中可控的电流密度范围为1×105A/cm2~1×106A/cm2
焊接步骤(s2)中焊接导线的焊料选择熔点在200℃以上Sn基无铅钎料,优选二元合金SnCu系列、SnAg系列,三元合金SnAgCu系列,四元合金SnAgBiIn系列无铅钎料。
本发明与现有技术相比的有益效果是:
(1)、本发明通过冷镶嵌和机械磨抛,得到铜填充硅通孔菊花链结构的横截面,实现了铜填充硅通孔电迁移测试结构的制备。
(2)、本发明通过对电流方向、电流密度以及通电时间的控制,实现了对铜填充硅通孔结构的电迁移测试,采用直接观察铜填充硅通孔结构测试结构横截面的方法,解决了铜填充硅通孔的电迁移现象难以观察的难题。
附图说明
图1(a)为本发明铜填充TSV菊花链结构测试芯片示意图;
图1(b)为本发明铜填充TSV菊花链结构横截面显微形貌;
图2为本发明载有测试芯片的印制电路板示意图;
图3(a)为本发明树脂镶嵌测试结构磨抛前示意图;
图3(b)为本发明树脂镶嵌测试结构磨抛后示意图;
图4为本发明电流作用下铜填充TSV电迁移测试示意图;
图5(a)为电迁移测试前铜填充TSV菊花链局部放大图;
图5(b)为图5(a)中位置在电流作用下产生的电迁移小丘;
图6(a)为电迁移测试前铜填充TSV菊花链局部放大图;
图6(b)为图6(a)中位置在电流作用下产生的电迁移空洞。
具体实施方式
下面结合实施例对本发明作进一步阐述,但本发明并不限于以下实施例。
本发明基于现有的用于铜填充TSV电迁移可靠性测试的方法中存在的问题,设计了可直接进行铜填充TSV电迁移现象观察的测试结构,通过控制电流方向、电流密度及通电时间,实现铜填充TSV结构的电迁移测试,通过对电流作用下铜填充TSV结构的显微形貌演变,达到深入评价电流作用下铜填充TSV可靠性的目的,解决了铜填充TSV电迁移测试难以进行,铜填充TSV的电迁移现象难以观察的问题。
本发明提供了一种铜填充硅通孔电迁移测试结构制备方法,该方法包括如下步骤:
(1)、将带有铜填充硅通孔菊花链结构的测试芯片固定于印制电路板上;可以采用贴片胶进行固定,以实现结构互连。
(2)、采用键合金丝将测试芯片上铜填充硅通孔菊花链结构两端的焊盘分别与印制电路板上的两根独立的外接印制线的一端焊盘进行引线键合,以此实现电信号互连;键合金丝直径优选1.5μm。
(3)、对载有铜填充硅通孔菊花链结构测试芯片的印制电路板进行树脂镶嵌,镶嵌过程中确保芯片垂直于镶嵌水平面,同时确保印制电路板上的两根外接印制线的另一端焊盘作为铜填充硅通孔电迁移测试结构外接导线焊盘,不被镶嵌树脂包覆;
(4)、对镶嵌了铜填充硅通孔菊花链结构测试芯片的树脂进行机械磨抛,露出铜填充硅通孔菊花链测试结构的横截面,并采用离子抛光的方式对所得铜填充硅通孔菊花链测试结构的横截面进行抛光处理,以消除机械抛光残余的应变层,获得可用于电迁移测试的横截面外露的铜填充硅通孔电迁移测试结构。
所述树脂镶嵌为冷镶嵌。冷镶嵌方法可以在室温实现树脂的固化,从而获得镶嵌样品,适用于印制电路板等热敏感及压力敏感的结构。
本发明还提供了基于上述铜填充硅通孔电迁移测试结构的一种铜填充硅通孔电迁移测试方法,该方法能够实现电流方向、电流密度和通电时间可控的铜填充TSV的电迁移测试,通过对电流作用前后铜填充TSV菊花链结构横截面的显微形貌变化观察。该方法具体包括如下步骤:
(s1)、采用万用表测量上述铜填充硅通孔电迁移测试结构的电阻,记录初始电阻值。
(s2)、将铜填充硅通孔电迁移测试结构放入管式炉中;
(s3)、在铜填充硅通孔电迁移测试结构两个外接导线焊盘上焊接导线,通过导线分别连接至管式炉的第一电极法兰和第二电极法兰;焊接导线的焊料选择熔点在200℃以上Sn基无铅钎料,优选二元合金SnCu系列、SnAg系列,三元合金SnAgCu系列,四元合金SnAgBiIn系列无铅钎料。
(s4)、在管式炉石英管中通入保护气体,用于防止铜填充硅通孔电迁移测试结构氧化,控制管式炉按照预设的升温速率升温至预设的温度值,并在峰值温度保温;所述保护气体为氩气、氦气、氮气。所述氩气的纯度不低于99.99%。预设的温度值取值范围为:优选25℃到150℃。
(s5)、通过由第一电极法兰和第二电极法兰引出的导线,在铜填充硅通孔电迁移测试结构两端分别连接直流电源的正极和负极;
(s6)、设置特定的通电电流方向和特定的通电电流密度,打开直流电源开关,使铜填充硅通孔电迁移测试结构处于通电状态;可控的电流密度范围为1×105A/cm2~1×106A/cm2
电流方向可以通过控制两端导线与电源连接的正负极来控制;电流密度可以通过通电电流的大小及TSV直径来控制。电流密度与通电电流和TSV直径的关系式为:
J=2I/[π(d/2)2]
其中,J为电流密度;I为电流;π为圆周率;d为TSV直径;
(s7)经过预设的一段时间后,关闭直流电源开关,关闭管式炉加热装置,保持硅通孔电迁移测试结构仍然在保护气体中,使石英管以及其中的硅通孔电迁移测试结构自然降温至室温,关闭保护气体,取出硅通孔电迁移测试结构;
(s8)、采用万用表测量硅通孔电迁移测试结构的电阻,记录电阻值;
(s9)、采用扫描电子显微镜拍摄硅通孔电迁移测试结构横截面的显微照片,记录硅通孔电迁移测试结构横截面的显微形貌状态;
(s10)、通过硅通孔电迁移测试结构横截面的显微照片,观察测试结构在电迁移作用下产生的小丘及空洞,并采用图像分析软件对小丘及空洞的面积进行计算和记录,用于评价电流作用下铜填充TSV电迁移可靠性。
(s11)、重复S1到S10,直至硅通孔电迁移测试结构的电阻变化值超过电阻初始值的20%。
本发明的优点在于能够实现可控电流方向、电流密度及通电时间的电流作用下对铜填充TSV电迁移可靠性的测试,通过对TSV菊花链测试结构截面的磨抛,达到观察电迁移小丘及空洞的目的,通过电迁移测试前后铜填充TSV结构的显微形貌变化,达到深入评价电流作用下铜填充TSV电迁移可靠性的目的。
实施例:
以下内容结合图1(a)、图1(b)、图2、图3和图4具体阐述铜填充硅通孔电迁移测试方法。
(1)带有铜填充硅通孔菊花链结构的测试芯片尺寸为5mm×2mm×0.2mm,其中硅通孔结构的直径为30μm,深度为200μm(结合图1(a)和图1(b));定制印制电路板尺寸为10mm×10mm×1mm;
(2)将带有铜填充硅通孔菊花链结构的测试芯片用贴片胶固定于印制电路板上,以此实现结构互连,采用直径为1.5μm的键合金丝将铜填充硅通孔菊花链结构测试芯片的焊盘与印制电路板上的印制电路进行引线键合,以此实现电信号互连(结合图2);
(3)采用直径为12mm的冷镶嵌模具,对载有铜填充硅通孔菊花链结构测试芯片的印制电路板进行树脂镶嵌,镶嵌过程中确保芯片垂直于镶嵌水平面,同时确保印制电路板上的两根外接印制电路的另一端焊盘作为铜填充硅通孔电迁移测试结构外接导线焊盘,不被镶嵌树脂包覆(结合图3(a));
(4)对镶嵌了铜填充硅通孔菊花链结构测试芯片的树脂进行机械磨抛,露出铜填充硅通孔菊花链测试结构的横截面,并采用离子抛光的方式对所得铜填充硅通孔菊花链测试结构的横截面进行抛光处理,以消除机械抛光残余的应变层,获得可用于电迁移测试的横截面外露的铜填充硅通孔电迁移测试结构。(结合图3(b));
(5)采用万用表测量权利要求1所述铜填充硅通孔电迁移测试结构的电阻,记录初始电阻值;
(6)将铜填充硅通孔电迁移测试结构放入管式炉中;
(7)在铜填充硅通孔电迁移测试结构两个外接导线焊盘上焊接导线,通过导线分别连接至管式炉的第一电极法兰和第二电极法兰;
(8)在管式炉石英管中通入99.99%的高纯氩气作为保护气体,打开升温开关,以10℃/min的升温速度将管式炉中的温度升至150℃,在峰值温度150℃保温;
(9)通过由第一电极法兰和第二电极法兰引出的导线,在铜填充硅通孔电迁移测试结构两端分别连接直流电源的正极和负极;
(10)设置通电电流方向,并设置电压为1.1V,打开直流电源开关,使铜填充硅通孔电迁移测试结构处于通电状态(结合图4),此时电流值为0.4A,硅通孔直径为3×10-3cm,根据公式:J=2I/[π(d/2)2],其中,J:电流密度;I:电流;π:圆周率;d:TSV直径,可计算获得通过此TSV结构的实际电流密度为1.14×105A/cm2。;
(11)通电5天后,关闭直流电源开关,关闭管式炉加热装置,保持硅通孔电迁移测试结构仍然在保护气体中,使石英管以及其中的硅通孔电迁移测试结构自然降温至室温,关闭保护气体,取出硅通孔电迁移测试结构;
(12)采用万用表测量硅通孔电迁移测试结构的电阻,记录电阻值;
(13)采用扫描电子显微镜拍摄硅通孔电迁移测试结构横截面的显微照片,记录硅通孔电迁移测试结构横截面的显微形貌状态,如图5(a)、图6(a);
(14)、通过硅通孔电迁移测试结构横截面的显微照片,观察测试结构在电迁移作用下产生的小丘及空洞,并采用图像分析软件对小丘及空洞的面积进行计算和记录,如图5(b)、图6(b);
(15)、重复(6)到(14),直至硅通孔电迁移测试结构的电阻变化值超过电阻初始值的20%;
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (8)

1.一种铜填充硅通孔电迁移测试结构制备方法,其特征在于包括如下步骤:
(1)、将带有铜填充硅通孔菊花链结构的测试芯片固定于印制电路板上;
(2)、采用键合金丝将测试芯片上铜填充硅通孔菊花链结构两端的焊盘分别与印制电路板上的两根独立的外接印制线的一端焊盘进行引线键合,以此实现电信号互连;
(3)、对载有铜填充硅通孔菊花链结构测试芯片的印制电路板进行树脂镶嵌,镶嵌过程中确保芯片垂直于镶嵌水平面,同时确保印制电路板上的两根外接印制电路的另一端焊盘作为铜填充硅通孔电迁移测试结构外接导线焊盘,不被镶嵌树脂包覆;
(4)、对镶嵌了铜填充硅通孔菊花链结构测试芯片的树脂进行机械磨抛,露出铜填充硅通孔菊花链测试结构的横截面,并采用离子抛光的方式对所得铜填充硅通孔菊花链测试结构的横截面进行抛光处理,以消除机械抛光残余的应变层,获得可用于电迁移测试的横截面外露的铜填充硅通孔电迁移测试结构。
2.根据权利要求1所述的一种铜填充硅通孔电迁移测试结构制备方法,其特征在于所述树脂镶嵌为冷镶嵌。
3.基于权利要求1所述测试结构的一种铜填充硅通孔电迁移测试方法,其特征在于包括如下步骤:
(s1)、采用万用表测量权利要求1所述铜填充硅通孔电迁移测试结构的电阻,记录初始电阻值。
(s2)、将铜填充硅通孔电迁移测试结构放入管式炉中;
(s3)、在铜填充硅通孔电迁移测试结构两个外接导线焊盘上焊接导线,通过导线分别连接至管式炉的第一电极法兰和第二电极法兰;
(s4)、在管式炉石英管中通入保护气体,控制管式炉按照预设的升温速率升温至预设的温度值,并在峰值温度保温;
(s5)、通过由第一电极法兰和第二电极法兰引出的导线,在铜填充硅通孔电迁移测试结构两端分别连接直流电源的正极和负极;
(s6)、设置特定的通电电流方向和特定的通电电流密度,打开直流电源开关,使铜填充硅通孔电迁移测试结构处于通电状态;
(s7)经过预设的一段时间后,关闭直流电源开关,关闭管式炉加热装置,保持硅通孔电迁移测试结构仍然在保护气体中,使石英管以及其中的硅通孔电迁移测试结构自然降温至室温,关闭保护气体,取出硅通孔电迁移测试结构;
(s8)、采用万用表测量硅通孔电迁移测试结构的电阻,记录电阻值;
(s9)、采用扫描电子显微镜拍摄硅通孔电迁移测试结构横截面的显微照片,记录硅通孔电迁移测试结构横截面的显微形貌状态;
(s10)、通过硅通孔电迁移测试结构横截面的显微照片,观察测试结构在电迁移作用下产生的小丘及空洞,并对小丘及空洞的面积进行计算和记录;
(s11)、重复S1到S10,直至硅通孔电迁移测试结构的电阻变化值超过电阻初始值的20%。
4.根据权利要求3所述的一种铜填充硅通孔电迁移测试方法,其特征在于所述保护气体为氩气、氦气、氮气。
5.根据权利要求3所述的一种铜填充硅通孔电迁移测试方法,其特征在于所述氩气的纯度不低于99.99%。
6.根据权利要求3所述的一种铜填充硅通孔电迁移测试方法,其特征在于所述步骤(s3)中预设的温度值取值范围为:优选25℃到150℃。
7.根据权利要求3所述的一种铜填充硅通孔电迁移测试方法,其特征在于所述步骤(s6)中可控的电流密度范围为1×105A/cm2~1×106A/cm2
8.根据权利要求3所述的一种铜填充硅通孔电迁移测试方法,其特征在于焊接步骤(s2)中焊接导线的焊料选择熔点在200℃以上Sn基无铅钎料,优选二元合金SnCu系列、SnAg系列,三元合金SnAgCu系列,四元合金SnAgBiIn系列无铅钎料。
CN202010942379.3A 2020-09-09 2020-09-09 一种铜填充硅通孔电迁移测试结构制备方法及测试方法 Pending CN112255526A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010942379.3A CN112255526A (zh) 2020-09-09 2020-09-09 一种铜填充硅通孔电迁移测试结构制备方法及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010942379.3A CN112255526A (zh) 2020-09-09 2020-09-09 一种铜填充硅通孔电迁移测试结构制备方法及测试方法

Publications (1)

Publication Number Publication Date
CN112255526A true CN112255526A (zh) 2021-01-22

Family

ID=74231671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010942379.3A Pending CN112255526A (zh) 2020-09-09 2020-09-09 一种铜填充硅通孔电迁移测试结构制备方法及测试方法

Country Status (1)

Country Link
CN (1) CN112255526A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053772A (zh) * 2021-03-18 2021-06-29 西安电子科技大学 用于封装后硅通孔叠层芯片的测试结构
CN113471168A (zh) * 2021-07-09 2021-10-01 中国人民解放军国防科技大学 基于引线键合的tsv多应力可靠性试验芯片结构、装置
CN113540039A (zh) * 2021-07-09 2021-10-22 中国人民解放军国防科技大学 基于倒装焊的tsv多应力可靠性试验芯片结构、装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201399721Y (zh) * 2009-04-30 2010-02-10 重庆大学 机械磨抛/振动抛光夹具
CN102386169A (zh) * 2011-10-21 2012-03-21 华中科技大学 一种硅通孔金属互联线电迁移测试结构
US8237288B1 (en) * 2011-02-09 2012-08-07 International Business Machines Corporation Enhanced electromigration resistance in TSV structure and design
CN103346143A (zh) * 2013-07-03 2013-10-09 上海华力微电子有限公司 一种金属层电迁移的测试结构
CN104091792A (zh) * 2014-06-20 2014-10-08 华进半导体封装先导技术研发中心有限公司 提高tsv转接板电迁移可靠性的结构和制备方法
CN205506513U (zh) * 2016-03-15 2016-08-24 杭州市特种设备检测研究院 一种试件镶嵌装置
CN205542717U (zh) * 2016-01-22 2016-08-31 中芯国际集成电路制造(北京)有限公司 一种硅通孔的电迁移测试结构
CN106990270A (zh) * 2017-05-05 2017-07-28 北京工业大学 微型钎焊接头电迁移测试结构及制备方法
CN107097012A (zh) * 2017-05-05 2017-08-29 北京工业大学 一种晶粒取向一致的对接接头电迁移测试方法
CN206574554U (zh) * 2016-12-14 2017-10-20 东莞令特电子有限公司 带tco的管状mov
CN107658264A (zh) * 2017-09-28 2018-02-02 江苏师范大学 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法
CN111077004A (zh) * 2019-12-27 2020-04-28 华瑞(江苏)燃机服务有限公司 一种燃气轮机耐高温合金试样高效的金相试样腐蚀工艺
CN111474035A (zh) * 2020-04-03 2020-07-31 安徽沃伯特测量仪器有限公司 一种便于组装的镶嵌机

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201399721Y (zh) * 2009-04-30 2010-02-10 重庆大学 机械磨抛/振动抛光夹具
US8237288B1 (en) * 2011-02-09 2012-08-07 International Business Machines Corporation Enhanced electromigration resistance in TSV structure and design
CN102386169A (zh) * 2011-10-21 2012-03-21 华中科技大学 一种硅通孔金属互联线电迁移测试结构
CN103346143A (zh) * 2013-07-03 2013-10-09 上海华力微电子有限公司 一种金属层电迁移的测试结构
CN104091792A (zh) * 2014-06-20 2014-10-08 华进半导体封装先导技术研发中心有限公司 提高tsv转接板电迁移可靠性的结构和制备方法
CN205542717U (zh) * 2016-01-22 2016-08-31 中芯国际集成电路制造(北京)有限公司 一种硅通孔的电迁移测试结构
CN205506513U (zh) * 2016-03-15 2016-08-24 杭州市特种设备检测研究院 一种试件镶嵌装置
CN206574554U (zh) * 2016-12-14 2017-10-20 东莞令特电子有限公司 带tco的管状mov
CN106990270A (zh) * 2017-05-05 2017-07-28 北京工业大学 微型钎焊接头电迁移测试结构及制备方法
CN107097012A (zh) * 2017-05-05 2017-08-29 北京工业大学 一种晶粒取向一致的对接接头电迁移测试方法
CN107658264A (zh) * 2017-09-28 2018-02-02 江苏师范大学 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法
CN111077004A (zh) * 2019-12-27 2020-04-28 华瑞(江苏)燃机服务有限公司 一种燃气轮机耐高温合金试样高效的金相试样腐蚀工艺
CN111474035A (zh) * 2020-04-03 2020-07-31 安徽沃伯特测量仪器有限公司 一种便于组装的镶嵌机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵雪薇: "铜填充硅通孔在热、电条件下的微结构演化及机理研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053772A (zh) * 2021-03-18 2021-06-29 西安电子科技大学 用于封装后硅通孔叠层芯片的测试结构
CN113471168A (zh) * 2021-07-09 2021-10-01 中国人民解放军国防科技大学 基于引线键合的tsv多应力可靠性试验芯片结构、装置
CN113540039A (zh) * 2021-07-09 2021-10-22 中国人民解放军国防科技大学 基于倒装焊的tsv多应力可靠性试验芯片结构、装置
CN113471168B (zh) * 2021-07-09 2022-10-11 中国人民解放军国防科技大学 基于引线键合的tsv多应力可靠性试验芯片结构、装置

Similar Documents

Publication Publication Date Title
CN112255526A (zh) 一种铜填充硅通孔电迁移测试结构制备方法及测试方法
JP2994375B2 (ja) モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス
US7300819B2 (en) Semiconductor device, method for mounting the same, and method for repairing the same
CN104134643B (zh) 具有超细间距倒装芯片凸点的基板
US20120161326A1 (en) Composition for filling through silicon via (tsv), tsv filling method and substrate including tsv plug formed of the composition
KR101284363B1 (ko) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
JPH05183019A (ja) 半導体装置およびその製造方法
KR20150069492A (ko) 반도체 구조 및 그 제조 방법
JP6887396B2 (ja) 異方導電性部材の製造方法
TW201735276A (zh) 傳導性基體嵌入式互連件
WO2021033467A1 (ja) 構造体の製造方法
Wei et al. Performance and reliability study of TGV interposer in 3D integration
TW200416915A (en) Wirebonding insulated wire
KR20080068334A (ko) 주석 비아 또는 솔더 비아와 이의 접속부를 구비한 칩 스택패키지 및 그 제조방법
JP2715793B2 (ja) 半導体装置及びその製造方法
TW473739B (en) Electrically conducting adhesives for via fill applications
JP2008177215A (ja) 基板貼り合わせ方法および基板貼り合わせ装置
TW200400574A (en) Initial ball forming method of wire bonding lead and wire bonding apparatus
US20220001475A1 (en) Method for connection by brazing enabling improved fatigue resistance of brazed joints
Stam et al. Micro-nano interconnect between gold bond pads and copper nano-wires embedded in a polymer template
JP2757594B2 (ja) フィルムキャリア装置
JP3257953B2 (ja) 混成集積回路用基板の製造方法
Xu Real time resistance monitoring technology for microjoining process and reliability test
JP3381602B2 (ja) 電子部品製造方法
Steiner et al. Copper and silver sintered die-attach compared in HV-H3TRB and thermal shock cycling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210122

RJ01 Rejection of invention patent application after publication