CN112216745A - 高压非对称结构ldmos器件及其制备方法 - Google Patents

高压非对称结构ldmos器件及其制备方法 Download PDF

Info

Publication number
CN112216745A
CN112216745A CN202011433850.2A CN202011433850A CN112216745A CN 112216745 A CN112216745 A CN 112216745A CN 202011433850 A CN202011433850 A CN 202011433850A CN 112216745 A CN112216745 A CN 112216745A
Authority
CN
China
Prior art keywords
region
gate dielectric
area
dielectric layer
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011433850.2A
Other languages
English (en)
Other versions
CN112216745B (zh
Inventor
郁文
陈燕宁
付振
刘芳
王帅鹏
邓永峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical State Grid Information and Telecommunication Co Ltd
Priority to CN202011433850.2A priority Critical patent/CN112216745B/zh
Publication of CN112216745A publication Critical patent/CN112216745A/zh
Application granted granted Critical
Publication of CN112216745B publication Critical patent/CN112216745B/zh
Priority to PCT/CN2021/105687 priority patent/WO2022121306A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种高压非对称结构LDMOS器件及其制备方法。该LDMOS器件包括：漂移区和体区；漂移区的表面划分有第一区域和第二区域；体区的表面划分有第三区域和第四区域，第二区域和第四区域被第一栅介质层延伸覆盖；第一栅介质层的表面划分有第七区域，第七区域位于漂移区上方且被第二栅介质层覆盖；第二栅介质层的表面划分有第六区域和第五区域，第五区域以及第七区域以外的第一栅介质层被多晶硅栅延伸覆盖；漂移区的第一区域由表面向内形成有漏区；体区的第三区域由表面向内形成有源区，漏区深度大于源区深度。双层栅介质结构保障器件在高电压大电流条件下的工作可靠性。漏区结深大于源区结深，有效提升漏区对导电沟道的控制能力。

Description

高压非对称结构LDMOS器件及其制备方法
技术领域
本发明涉及半导体集成电路技术领域，具体地涉及一种高压非对称结构LDMOS器件以及一种高压非对称结构LDMOS器件的制备方法。
背景技术
随着时代发展，如今功率半导体器件已经渗透进了国民经济生活的各个方面。近年来，节能环保已成为全球日益关注的话题，半导体的应用领域也已从传统的工业控制、通信、计算机、消费电子扩展到了新能源、智能电网、轨道交通、汽车电子等新领域。功率半导体器件追求的是对电能的处理，要求其本身具有高耐压和大电流特性。
LDMOS（Lateral Double-Diffused MOSFET）作为一种横向功率器件，其电极均位于器件表面，易于通过内部连接实现与低压信号电路以及其它器件的单片集成，同时又具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。尤为关键的是，LDMOS结构设计的优劣以及LDMOS自身工作的可靠性决定了整个功率集成电路的性能。
双扩散的工艺特点使得LDMOS在不需要高精度的光刻工艺的时候依然能做出很短的沟道，因此，LDMOS的跨导和频率特性显著提高。LDMOS的设计主要围绕着击穿电压和特征导通电阻之间的合理折衷来进行，通过增长漂移区长度来提高器件耐压会导致器件导通电阻急剧增加。因此，亟需通过器件的优化设计和工艺改进全面保障器件的电特性和可靠性。
发明内容
本发明实施方式的目的是提供一种高压非对称结构LDMOS器件及其制备方法，该LDMOS器件在漂移区主体部分设置双层栅介质结构，并且和多晶硅栅叠加而成的栅极结构对漂移区的表面电场起到场板调制作用，提高器件击穿电压，保障器件在高电压大电流条件下的工作可靠性；设置了源漏非对称结构，漏区结深大于源区结深，有效提升漏区对导电沟道的控制能力，从而显著提升器件的电特性，该制备方法扩大离子注入深度，形成漏区结深要大于源区结深，从而有效提升漏区对导电沟道的控制能力，保证载流子从源区出发经由体区和漂移区依然能够被漏区有效收集，从而显著提升器件的电特性。
为了实现上述目的，本发明第一方面提供一种高压非对称结构LDMOS器件，所述LDMOS器件包括：所述LDMOS器件具有：漂移区和体区；所述漂移区的表面划分有第一区域和第二区域；所述体区的表面划分有第三区域和第四区域，所述第二区域和所述第四区域被第一栅介质层延伸覆盖；所述第一栅介质层的表面划分有第七区域，所述第七区域位于所述漂移区上方且被第二栅介质层覆盖；所述第二栅介质层的表面划分有第六区域和第五区域，所述第五区域以及所述第七区域以外的所述第一栅介质层被多晶硅栅延伸覆盖；所述漂移区的第一区域由表面向内形成有漏区；所述体区的第三区域由表面向内形成有源区，所述漏区深度大于所述源区深度。
可选的，所述LDMOS器件还包括衬底，所述衬底划分有第九区域、用于形成所述漂移区的第十区域以及用于形成所述体区的第八区域；所述第十区域与所述第八区域相接触或由所述第九区域间隔开。
进一步地，所述漂移区为第一导电类型的漂移区，所述体区为第二导电类型的体区，所述衬底为第二导电类型的衬底。
可选地，所述第一导电类型为N型，所述第二导电类型为P型，在这种配型下LDMOS器件为N型器件；或者所述第一导电类型为P型，所述第二导电类型为N型，在这种配型下LDMOS器件为P型器件。
可选的，所述第一栅介质层为SiO2层，所述第二栅介质层为高介电常数栅介质层。第二栅介质层生长厚度小于第一栅介质层，且仅纵向来看仅能覆盖漂移区的部分区域，针对漂移区的耐压设计提出双层栅介质结构有助于提升器件在大电压和大电流应力下的可靠性。
本发明第二方面提供一种高压非对称结构LDMOS器件的制备方法，所述制备方法包括：
S1：在衬底上划分出第八区域，形成体区；划分出第十区域，形成漂移区；
S2：在所述漂移区表面划分出第一区域和第二区域；在所述体区的表面划分出第三区域和第四区域，所述第二区域与所述第四区域相临接；
S3：在与所述漂移区和所述体区相接触一侧的所述衬底表面生长第一栅介质；
S4：去除所述第一栅介质位于所述第二区域之外且位于第四区域之外的部分，得到第一栅介质层；
S5：在所述第一栅介质层表面划分出第七区域；
S6：在所述第一栅介质层表面一侧生长第二栅介质；
S7：去除所述第二栅介质位于所述第七区域之外的部分，得到第二栅介质层；
S8：在所述第二栅介质层表面划分出第五区域和第六区域；
S9：在所述第二栅介质层表面一侧生长多晶硅；
S10：去除所述多晶硅位于第五区域之外且位于第一栅介质层表面之外的部分，得到多晶硅栅；
S11：在所述体区的第三区域由表面向内形成源区，在所述漂移区的第一区域由表面向内形成漏区，所述漏区深度大于所述源区深度。
可选的，所述漂移区和所述体区通过离子注入工艺形成；所述源区和所述漏区通过重掺杂离子注入工艺形成。
进一步地，所述衬底为第二导电类型的衬底，所述漂移区注入第一导电类型的离子，所述体区注入第二导电类型的离子，所述源区和所述漏区分别注入第一导电类型的离子。
进一步地，所述漏区离子注入量大于所述源区离子注入量，且所述漏区离子注入能量相比所述源区离子注入能量上升三个能量梯度。通过加大漏区的离子注入剂量和能量获得较大的结深。
可选的，步骤S4中，去除所述第一栅介质位于所述第二区域之外且位于第四区域之外的部分，得到第一栅介质层，包括：
光刻定义出所述第二区域和所述第四区域，采用刻蚀工艺去除第一栅介质位于所述第二区域之外且位于所述第四区域之外的部分，得到第一栅介质层；
步骤S7中，去除所述第二栅介质位于所述第七区域之外的部分，得到第二栅介质层，包括：
光刻定义出所述第七区域，采用刻蚀工艺去除所述第二栅介质位于所述第七区域之外的部分，得到第二栅介质层；
步骤S10中，去除所述多晶硅位于第五区域之外且位于第一栅介质层表面之外的部分，得到多晶硅栅，包括：
光刻定义出第五区域，采用刻蚀工艺去除所述多晶硅位于第五区域之外且位于第一栅介质层表面之外的部分，得到多晶硅栅。
通过上述技术方案，对LDMOS器件的栅介质层进行了有针对性的设计，在漂移区的主体部分采用了双层栅介质层，第一栅介质为SiO2，第二栅介质为高介电常数栅介质。与漂移区和体区相接触的材料采用SiO2，充分利用SiO2和硅基材料良好的界面接触特性，第二栅介质则充分利用high-k材料较好的绝缘属性，且能够在栅和硅底层通道之间产生较高的场效应。
通过双层栅介质结构的设置，和现有结构相比，保障器件在高电压大电流条件下的工作可靠性。此外，位于漂移区的双层栅介质和多晶硅栅叠加而成的栅极结构对漂移区的表面电场起到场板调制作用，从而提高器件击穿电压，保障整个功率集成电路在复杂应力环境下的性能。
创新了漏区的形成工艺，通过调整漏区的离子注入能量和剂量扩大离子注入深度，形成漏区结深要大于源区结深，从而有效提升漏区对导电沟道的控制能力，保证载流子从源区出发经由体区和漂移区依然能够被漏区有效收集，从而显著提升器件的电特性。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明第一种实施方式提供的高压非对称结构LDMOS器件结构示意图；
图2是本发明第一种实施方式提供的高压非对称结构LDMOS器件分解示意图A；
图3是本发明第一种实施方式提供的高压非对称结构LDMOS器件分解示意图B；
图4是本发明第一种实施方式提供的高压非对称结构LDMOS器件分解示意图C；
图5是本发明第一种实施方式提供的高压非对称结构LDMOS器件分解示意图D；
图6本发明第一种实施方式提供的高压非对称结构LDMOS器件分解示意图E；
图7本发明第一种实施方式提供的高压非对称结构LDMOS器件分解示意图F；
图8是本发明第二种实施方式提供的高压非对称结构LDMOS器件结构示意图；
图9是本发明一种实施方式提供的高压非对称结构LDMOS器件的制备方法流程图。
附图标记说明
图中，1-衬底，101-第十区域，102-第八区域，103-第九区域，2-漂移区，201-第一区域，202-第二区域，3-体区，301-第三区域，302-第四区域，4-第一栅介质层，401-第七区域，5-第二栅介质层，501-第五区域，502-第六区域，6-多晶硅栅，7-源区，8-漏区。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本申请实施例中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指基于附图所示的方位或位置关系。术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施例一
图1是本发明第一种实施方式提供的高压非对称结构LDMOS器件结构示意图。在本实施例中，LDMOS器件的漂移区2和体区3横向接触。
具体参考图1到图7所示，所述LDMOS器件具有：漂移区2和体区3；所述漂移区2的表面划分有第一区域201和第二区域202；所述体区3的表面划分有第三区域301和第四区域302，所述第二区域202和所述第四区域302被第一栅介质层4延伸覆盖；所述第一栅介质层4的表面划分有第七区域401，所述第七区域401位于所述漂移区2上方且被第二栅介质层5覆盖；所述第二栅介质层5的表面划分有第六区域502和第五区域501，所述第五区域501以及所述第七区域401以外的所述第一栅介质层4被多晶硅栅6延伸覆盖；所述漂移区2第一区域201由表面向内形成有漏区8；所述体区3的第三区域301由表面向内形成有源区7，所述漏区8深度大于所述源区7深度。源区7和漏区8采用非对称结构，且源区7和漏区8不是同时注入形成，漏区8离子注入剂量和能量都在源区7的基础上加大，能够获得较大的结深，从而有效提升漏区8对导电沟道的控制能力，保证载流子从源区7出发经由体区3和漂移区2依然能够被漏区8有效收集，从而显著提升器件的电特性。
所述LDMOS器件还包括衬底1，所述衬底1划分有第九区域103、用于形成所述漂移区2的第十区域101以及用于形成所述体区3的第八区域102；在本实施例中所述第十区域101与所述第八区域102相接触。
进一步地，所述漂移区2为第一导电类型的漂移区，所述体区3为第二导电类型的体区，所述衬底1为第二导电类型的衬底。
所述第一导电类型为N型，所述第二导电类型为P型，在这种配型下LDMOS器件为N型器件；或者所述第一导电类型为P型，所述第二导电类型为N型，在这种配型下LDMOS器件为P型器件。
所述第一栅介质层4为高温热氧化生长的SiO2层，与漂移区2和体区3的表面接触并覆盖第二区域202和第四区域302。所述第二栅介质层5为高介电常数栅介质层。高介电常数栅介质可选用Al2O3，Al2O3通过原子层沉积工艺生长在第一栅介质4上。第二栅介质5生长厚度小于第一栅介质4，且仅纵向来看仅能覆盖漂移区2的部分区域，针对提升器件的耐压特性，在漂移区上方局部区域进行了双层栅介质结构的设计，有助于提升器件在大电压和大电流应力下的可靠性。
实施例二
图8是本发明第二种实施方式提供的高压非对称结构LDMOS器件结构示意图。在本实施例中，LDMOS器件的漂移区2和体区3横向相间隔，通过衬底1的第九区域103间隔开。
图9是本发明一种实施方式提供的高压非对称结构LDMOS器件的制备方法流程图，如图9所示，所述制备方法包括：
S1：在衬底上划分出第八区域102，形成体区3；划分出第十区域101，形成漂移区2；
S2：在所述漂移区2表面划分出第一区域201和第二区域202；在所述体区3的表面划分出第三区域301和第四区域302，所述第二区域202与所述第四区域302相临接；
S3：在与所述漂移区2和所述体区3接触一侧的所述衬底1表面生长第一栅介质；
S4：去除所述第一栅介质位于所述第二区域202之外且位于第四区域302之外的部分，得到第一栅介质层4，包括：
光刻定义出所述第二区域202和所述第四区域302，采用刻蚀工艺去除第一栅介质位于所述第二区域202之外且位于所述第四区域302之外的部分，得到第一栅介质层4；
S5：在所述第一栅介质层4表面划分出第七区域401；
S6：在所述第一栅介质层4表面一侧生长第二栅介质；
S7：去除所述第二栅介质位于所述第七区域401之外的部分，得到第二栅介质层5，包括：
光刻定义出所述第七区域401，采用刻蚀工艺去除所述第二栅介质位于所述第七区域401之外的部分，得到第二栅介质层5；
S8：在所述第二栅介质层5表面划分出第五区域501和第六区域502；
S9：在所述第二栅介质层5表面一侧生长多晶硅；
S10：去除所述多晶硅位于第五区域501之外且位于第一栅介质层4表面之外的部分，得到多晶硅栅6，包括：
光刻定义出第五区域501，采用刻蚀工艺去除所述多晶硅位于第五区域501之外且位于第一栅介质层4表面之外的部分，得到多晶硅栅6；
S11：在所述体区3的第三区域301由表面向内形成源区7，在所述漂移区2的第一区域201由表面向内形成漏区8，所述漏区8深度大于所述源区7深度。
所述漂移区2和所述体区3通过离子注入工艺形成；所述源区7和所述漏区8通过重掺杂离子注入工艺形成。
所述衬底1为第二导电类型的衬底，所述漂移区2注入第一导电类型的离子，所述体区3注入第二导电类型的离子，所述源区7和所述漏区8分别注入第一导电类型的离子。
所述漏区8离子注入量大于所述源区7离子注入量，且所述漏区8离子注入能量相比所述源区7离子注入能量上升三个能量梯度。通过加大漏区8的离子注入剂量和能量获得较大的结深。
通过上述技术方案，对LDMOS器件的栅介质层进行了有针对性的设计，在漂移区的主体部分采用了双层栅介质层，第一栅介质为SiO2，第二栅介质为高介电常数栅介质。与漂移区和体区相接触的材料采用SiO2，充分利用SiO2和硅基材料良好的界面接触特性，第二栅介质则充分利用high-k材料较好的绝缘属性，且能够在栅和硅底层通道之间产生较高的场效应。
通过双层栅介质结构的设置，和现有结构相比，保障器件在高电压大电流条件下的工作可靠性。此外，位于漂移区的双层栅介质和多晶硅栅叠加而成的栅极结构对漂移区的表面电场起到场板调制作用，从而提高器件击穿电压，保障整个功率集成电路在复杂应力环境下的性能。
创新了漏区的形成工艺，通过调整漏区的离子注入能量和剂量扩大离子注入深度，形成漏区结深要大于源区结深，从而有效提升漏区对导电沟道的控制能力，保证载流子从源区出发经由体区和漂移区依然能够被漏区有效收集，从而显著提升器件的电特性。
需要说明的是，图1-图8所示为LDMOS器件的一种典型示例，具体的漂移区、体区、第一栅介质覆盖区域、第二栅介质覆盖区域、多晶硅栅覆盖区域、源区以及漏区的具体尺寸根据LDMOS器件的需求参数不同而不同。另一方面，本发明中所使用的离子注入工艺、重掺杂离子注入工艺、高温热氧化生长工艺、原子层沉积工艺、光刻、刻蚀工艺均为现有的工艺方法，在本发明中不作详细阐述。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。

Claims (10)

1.一种高压非对称结构LDMOS器件，其特征在于，所述LDMOS器件具有：漂移区和体区；所述漂移区的表面划分有第一区域和第二区域；所述体区的表面划分有第三区域和第四区域，所述第二区域和所述第四区域被第一栅介质层延伸覆盖；所述第一栅介质层的表面划分有第七区域，所述第七区域位于所述漂移区上方且被第二栅介质层覆盖；所述第二栅介质层的表面划分有第六区域和第五区域，所述第五区域以及所述第七区域以外的所述第一栅介质层被多晶硅栅延伸覆盖；所述漂移区的第一区域由表面向内形成有漏区；所述体区的第三区域由表面向内形成有源区，所述漏区深度大于所述源区深度。
2.根据权利要求1所述的高压非对称结构LDMOS器件，其特征在于，所述LDMOS器件还包括衬底，所述衬底划分有第九区域、用于形成所述漂移区的第十区域以及用于形成所述体区的第八区域；所述第十区域与所述第八区域相接触或由所述第九区域间隔开。
3.根据权利要求2所述的高压非对称结构LDMOS器件，其特征在于，所述漂移区为第一导电类型的漂移区，所述体区为第二导电类型的体区，所述衬底为第二导电类型的衬底。
4.根据权利要求3所述的高压非对称结构LDMOS器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
5.根据权利要求1所述的高压非对称结构LDMOS器件，其特征在于，所述第一栅介质层为SiO2层，所述第二栅介质层为高介电常数栅介质层。
6.一种高压非对称结构LDMOS器件的制备方法，其特征在于，所述制备方法包括：
S1：在衬底上划分出第八区域，形成体区；划分出第十区域，形成漂移区；
S2：在所述漂移区表面划分出第一区域和第二区域；在所述体区的表面划分出第三区域和第四区域，所述第二区域与所述第四区域相临接；
S3：在与所述漂移区和所述体区相接触一侧的所述衬底表面生长第一栅介质；
S4：去除所述第一栅介质位于所述第二区域之外且位于第四区域之外的部分，得到第一栅介质层；
S5：在所述第一栅介质层表面划分出第七区域；
S6：在所述第一栅介质层表面一侧生长第二栅介质；
S7：去除所述第二栅介质位于所述第七区域之外的部分，得到第二栅介质层；
S8：在所述第二栅介质层表面划分出第五区域和第六区域；
S9：在所述第二栅介质层表面一侧生长多晶硅；
S10：去除所述多晶硅位于第五区域之外且位于第一栅介质层表面之外的部分，得到多晶硅栅；
S11：在所述体区的第三区域由表面向内形成源区，在所述漂移区的第一区域由表面向内形成漏区，所述漏区深度大于所述源区深度。
7.根据权利要求6所述的高压非对称结构LDMOS器件的制备方法，其特征在于，所述漂移区和所述体区通过离子注入工艺形成；所述源区和所述漏区通过重掺杂离子注入工艺形成。
8.根据权利要求7所述的高压非对称结构LDMOS器件的制备方法，其特征在于，所述衬底为第二导电类型的衬底，所述漂移区注入第一导电类型的离子，所述体区注入第二导电类型的离子，所述源区和所述漏区分别注入第一导电类型的离子。
9.根据权利要求8所述的高压非对称结构LDMOS器件的制备方法，其特征在于，所述漏区离子注入量大于所述源区离子注入量，且所述漏区离子注入能量相比所述源区离子注入能量上升三个能量梯度。
10.根据权利要求6所述的高压非对称结构LDMOS器件的制备方法，其特征在于，步骤S4中，去除所述第一栅介质位于所述第二区域之外且位于第四区域之外的部分，得到第一栅介质层，包括：
光刻定义出所述第二区域和所述第四区域，采用刻蚀工艺去除第一栅介质上位于所述第二区域之外且位于所述第四区域之外的部分，得到第一栅介质层；
步骤S7中，去除所述第二栅介质位于所述第七区域之外的部分，得到第二栅介质层，包括：
光刻定义出所述第七区域，采用刻蚀工艺去除所述第二栅介质位于所述第七区域之外的部分，得到第二栅介质层；
步骤S10中，去除所述多晶硅位于第五区域之外且位于第一栅介质层表面之外的部分，得到多晶硅栅，包括：
光刻定义出第五区域，采用刻蚀工艺去除所述多晶硅位于第五区域之外且位于第一栅介质层表面之外的部分，得到多晶硅栅。
CN202011433850.2A 2020-12-10 2020-12-10 高压非对称结构ldmos器件及其制备方法 Active CN112216745B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011433850.2A CN112216745B (zh) 2020-12-10 2020-12-10 高压非对称结构ldmos器件及其制备方法
PCT/CN2021/105687 WO2022121306A1 (zh) 2020-12-10 2021-07-12 高压非对称结构ldmos器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011433850.2A CN112216745B (zh) 2020-12-10 2020-12-10 高压非对称结构ldmos器件及其制备方法

Publications (2)

Publication Number Publication Date
CN112216745A true CN112216745A (zh) 2021-01-12
CN112216745B CN112216745B (zh) 2021-03-09

Family

ID=74067950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011433850.2A Active CN112216745B (zh) 2020-12-10 2020-12-10 高压非对称结构ldmos器件及其制备方法

Country Status (2)

Country Link
CN (1) CN112216745B (zh)
WO (1) WO2022121306A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121306A1 (zh) * 2020-12-10 2022-06-16 北京芯可鉴科技有限公司 高压非对称结构ldmos器件及其制备方法
CN115274858A (zh) * 2022-09-30 2022-11-01 北京芯可鉴科技有限公司 Ldmos器件、ldmos器件制造方法及芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101378075A (zh) * 2007-08-31 2009-03-04 谭健 Ldmos及集成ldmos与cmos的半导体器件
US7718448B1 (en) * 2005-05-27 2010-05-18 National Semiconductor Corporation Method of monitoring process misalignment to reduce asymmetric device operation and improve the electrical and hot carrier performance of LDMOS transistor arrays
CN101740367A (zh) * 2008-11-27 2010-06-16 中芯国际集成电路制造(上海)有限公司 阶梯式栅氧化层的制造方法及半导体器件
CN102468166A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 晶体管及其制造方法
CN103871860A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 双层栅介质层结构及其制备方法
CN104465404A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 射频ldmos器件的制造方法
CN104992974A (zh) * 2015-05-15 2015-10-21 西安交通大学 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN105097917A (zh) * 2014-05-05 2015-11-25 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164537A1 (en) * 2007-01-04 2008-07-10 Jun Cai Integrated complementary low voltage rf-ldmos
US20110241113A1 (en) * 2010-03-31 2011-10-06 Zuniga Marco A Dual Gate LDMOS Device with Reduced Capacitance
KR101883010B1 (ko) * 2012-08-06 2018-07-30 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
KR102177431B1 (ko) * 2014-12-23 2020-11-11 주식회사 키 파운드리 반도체 소자
CN106206735B (zh) * 2016-07-19 2019-12-10 上海华虹宏力半导体制造有限公司 Mosfet及其制造方法
CN108511528B (zh) * 2018-04-11 2020-11-06 西安电子科技大学 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法
CN112216745B (zh) * 2020-12-10 2021-03-09 北京芯可鉴科技有限公司 高压非对称结构ldmos器件及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718448B1 (en) * 2005-05-27 2010-05-18 National Semiconductor Corporation Method of monitoring process misalignment to reduce asymmetric device operation and improve the electrical and hot carrier performance of LDMOS transistor arrays
CN101378075A (zh) * 2007-08-31 2009-03-04 谭健 Ldmos及集成ldmos与cmos的半导体器件
CN101740367A (zh) * 2008-11-27 2010-06-16 中芯国际集成电路制造(上海)有限公司 阶梯式栅氧化层的制造方法及半导体器件
CN102468166A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 晶体管及其制造方法
CN103871860A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 双层栅介质层结构及其制备方法
CN105097917A (zh) * 2014-05-05 2015-11-25 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其制作方法
CN104465404A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 射频ldmos器件的制造方法
CN104992974A (zh) * 2015-05-15 2015-10-21 西安交通大学 金刚石基双层绝缘栅介质场效应晶体管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121306A1 (zh) * 2020-12-10 2022-06-16 北京芯可鉴科技有限公司 高压非对称结构ldmos器件及其制备方法
CN115274858A (zh) * 2022-09-30 2022-11-01 北京芯可鉴科技有限公司 Ldmos器件、ldmos器件制造方法及芯片
CN115274858B (zh) * 2022-09-30 2023-01-17 北京芯可鉴科技有限公司 Ldmos器件、ldmos器件制造方法及芯片

Also Published As

Publication number Publication date
WO2022121306A1 (zh) 2022-06-16
CN112216745B (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
US9412733B2 (en) MOSFET with integrated schottky diode
CN102231390B (zh) 一种超结结构的纵向双扩散金属氧化物半导体功率器件
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN102610643A (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN110649096B (zh) 一种高压n沟道HEMT器件
CN109461774B (zh) 一种含高介电系数介质块的hemt器件
CN112216745B (zh) 高压非对称结构ldmos器件及其制备方法
CN114361244B (zh) Ldmosfet器件、制作方法及芯片
CN110649097B (zh) 一种高压p沟道HFET器件
CN110534576B (zh) 一种分裂栅4H-SiC VDMOS器件
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
US20230019004A1 (en) Lateral double-diffused metal oxide semiconductor field effect transistor
CN110534558B (zh) 一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管
CN115642182B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN112750911B (zh) 一种三向电场可控的ldmos及其制备方法
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN114843332A (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN107359193B (zh) 一种ldmos器件
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
CN115084245B (zh) Ldmos器件及其制备方法以及芯片
CN108962890B (zh) 集成半导体器件
CN211700290U (zh) 高压半导体功率装置的边缘终接的结构
CN113410300B (zh) 一种高耐压的p沟道LDMOS器件及其制备方法
CN110212033B (zh) 一种栅控双极-场效应复合碳化硅ldmos
CN115020478B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20210112

Assignee: CHINA GRIDCOM Co.,Ltd.

Assignor: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Contract record no.: X2023980033363

Denomination of invention: High voltage asymmetric structure LDMOS device and its preparation method

Granted publication date: 20210309

License type: Common License

Record date: 20230308