CN112204495A - 用于初始化带隙电路的系统及方法 - Google Patents

用于初始化带隙电路的系统及方法 Download PDF

Info

Publication number
CN112204495A
CN112204495A CN201880093968.XA CN201880093968A CN112204495A CN 112204495 A CN112204495 A CN 112204495A CN 201880093968 A CN201880093968 A CN 201880093968A CN 112204495 A CN112204495 A CN 112204495A
Authority
CN
China
Prior art keywords
switches
circuit
voltage
node
voltage source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880093968.XA
Other languages
English (en)
Other versions
CN112204495B (zh
Inventor
褚炜路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112204495A publication Critical patent/CN112204495A/zh
Application granted granted Critical
Publication of CN112204495B publication Critical patent/CN112204495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种半导体装置(10)可包含输出参考电压(Vbgr)的带隙电路(40)。所述半导体装置(10)还可包含耦合到所述带隙电路(40)的启动电路(50)。响应于所述带隙电路(40)被初始化，所述启动电路(50)可将电压源连接到对应于所述带隙电路(40)的输出的节点。所述启动电路(50)还可响应于所述参考电压大于阈值而将所述电压源与所述节点断开连接。

Description

用于初始化带隙电路的系统及方法
技术领域
本发明的实施例大体上涉及带隙电路领域。更具体来说，本发明的实施例涉及用以初始化带隙电路的启动电路。
背景技术
电子装置，例如半导体装置、存储器芯片、微处理器芯片、图像芯片及类似物可使用参考电压来执行各种任务及操作。举例来说，参考电压用以提供一致的电力供应及电流供应，使得对应电子装置(例如，存储器装置)可准确地执行其操作。因而，带隙参考电路可与电子装置合并以提供参考电压，这是归因于带隙参考电路维持不会随温度及供应电压而变化的稳定输出电压的能力。当初始化带隙参考电路时，可采用启动电路以使带隙参考电路将其输出电压斜变到某个值，此后，带隙参考电路可能够维持恒定参考电压输出。由于启动电路的电路组件(例如，开关)由各个制造商更频繁地并使用各种工艺来生产，因此不同启动电路可根据不同电性质(例如，输入电压、阈值电压)来操作。考虑到这一点，期望提供用于初始化带隙参考电路的改进系统及方法。
附图说明
图1是说明根据本发明的实施例的包含带隙电路的半导体装置的简化框图；
图2是说明根据本发明的实施例的具有可为图1的半导体装置的部分的启动电路的带隙电路的示意图；
图3是说明根据本发明的实施例的可为图2的带隙电路的部分的差分放大器的晶体管级视图的示意图；
图4是说明根据本发明的实施例的可为图2的带隙电路的部分的启动电路的晶体管级视图的示意图；
图5是说明根据本发明的实施例的图4的启动电路的输出部分的示意图；及
图6是根据本发明的实施例的表示使用图4的启动电路的图2的带隙电路的操作场景的数个波形的时序图。
具体实施方式
下文将描述一或多个特定实施例。为了提供这些实施例的简明描述，本说明书中未描述实际实施方案的全部特征。应了解，在任何此实际实施方案的研发中(如在任何工程或设计项目中)，必须进行许多实施方案特定决策以实现研发者的可随实施方案变化的特定目标，例如符合系统相关及业务相关约束。此外，应了解，此研发努力可能是复杂的且耗时的，但对于获益于本发明的所属领域的一般技术人员来说仍将为常规设计、制作及制造任务。
某些半导体装置(例如，存储器装置)可使用带隙电路来提供恒定的参考电压，借此使半导体装置能够准确地执行其操作。一般来说，带隙电路输出稳定在某个电压电平处的电压(Vbgr)，使得不管电力供应变化、温度变化、各种电路负载及类似者如何，输出电压Vbgr都是固定的(例如，恒定)。在带隙电路输出稳定输出电压Vbgr之前，可使用启动电路使输出电压Vbgr斜升直到带隙电路达到使带隙电路能够在稳定状态下操作的操作状态(例如，电压)。也就是说，带隙电路在正常操作状态及初始状态下操作，在正常状态中输出电压Vbgr是恒定电压(例如，1.25伏)，而在初始状态中带隙电路不输出电压。
考虑到这一点，在带隙电路正在斜升其电力时，启动电路可辅助带隙电路初始化自身。然而，如果启动电路没有以预期方式斜升带隙电路的电力，那么带隙电路可能无法准确地操作。也就是说，如果带隙电路不能正确地启动，那么其可能输出可能与待由其它电路组件接收的预期电压不匹配的参考电压Vbgr，借此致使对应电子装置无效或不正确地操作。
在某些情况下，启动电路可能无法跨各种工艺、电压、温度(PVT)角或值持续地操作，借此阻止带隙电路正确地启动。特定来说，随着针对启动电路及带隙电路中的电路组件的过程变动变化，启动电路可能无法持续地致使带隙电路使其电压斜升到正常操作状态。考虑到这一点，本文描述的实施例包含跨越一定范围的PVT角更一致地操作的启动电路。举例来说，启动电路可包含比较器电路，其为在带隙电路中使用的放大器电路的按比例缩小复制品。启动电路的复制品设计可允许启动电路模仿带隙电路的操作，借此使两个电路能够彼此结合操作。
在某些实施例中，启动电路可初始化低电压栅极信号并将其输出到P型开关，所述P型开关可将电压源VPP耦合到耦合到输出电压Vbgr的节点。当启动电路初始化输出电压Vbgr时，带隙电路可同时使其电压斜升。在电流Ibgr达到其峰值之后，带隙电路可在没有在电压源VPP与输出电压Vbgr之间提供连接的启动电路的辅助的情况下操作。因而，启动电路可经设计使得其比较器电路可在输出电压Vbgr达到某个电压值之后输出高电压栅极信号，所述电压值对应于能够维持其正常操作的带隙电路。高电压栅极信号可被提供到P型开关，其可将电压源VPP耦合到耦合到输出电压Vbgr的节点，借此使电压源VPP与耦合到输出电压Vbgr的节点断开连接且使启动电路掉电。
通过在启动电路中并入比较器电路，所述比较器电路是带隙电路中的放大器电路的按比例缩小(例如，1/8)的复制电路，启动电路可镜像带隙电路的操作以在适当时间关断以允许带隙电路执行输出输出电压Vbgr。此外，本文描述的启动电路可辅助带隙电路的放大器组件以跨越各种工艺、电压及温度条件范围一致地操作。下面将参照图1到6描述有关初始化带隙电路的操作的额外细节。
现在转到图式，图1是根据本发明的实施例的半导体装置的框图。也就是说，举例来说，半导体装置10可使用带隙电路来执行各种操作。尽管将在存储器装置的上下文中描述半导体装置及带隙电路的以下描述，但应注意，本文中有关带隙电路描述的实施例可用于任何合适电子装置。实际上，提供下面的存储器装置的描述以解释本发明的带隙电路及启动电路的某些方面，并且因此，本文描述的实施例不应限于存储器装置。
现在参考图1，举例来说，半导体装置10可为任何合适存储器装置，例如集成到单个半导体芯片中的低功率双倍数据速率类型4(LPDDR4)同步动态随机存取存储器(SDRAM)。半导体装置10可安装在作为存储器模块衬底、母板或类似物的外部衬底2上。半导体装置10可包含多个存储器存储体，其各自具有多个存储器单元阵列11。每一存储器单元阵列11可包含多个字线WL、多个位线BL及布置在多个字线WL与多个位线BL的相交处的多个存储器单元MC。字线WL的选择由行解码器12执行，且位线BL的选择由列解码器13执行。感测放大器18耦合到对应的位线BL并连接到本地输入/输出(I/O)线对LIOT/B。本地IO线对LIOT/B经由用作开关的转移门TG 19连接到主IO线对MIOT/B。
转向对包含在半导体装置10中的多个外部端子的解释，所述多个外部端子包含地址端子21、命令端子22、数据选通(DQS)端子23、数据(DQ)端子24及电力供应端子25及26。数据端子24可耦合到用于存储器的读取操作的输出缓冲器。替代地，数据端子24可耦合到用于存储器的读取/写入存取的输入缓冲器。
地址端子21被供应有地址信号ADD及存储体地址信号BADD。供应到地址端子21的地址信号ADD及存储体地址信号BADD经由地址输入电路31转移到地址解码器32。地址解码器32接收地址信号ADD，并将经解码行地址信号XADD供应到行解码器12，并将经解码列地址信号YADD供应到列解码器13。地址解码器32还接收存储体地址信号BADD，并将存储体地址信号BADD供应到行解码器12及列解码器13。
命令端子22被供应有命令信号COM。命令信号COM可包含一或多个单独信号。输入到命令端子22的命令信号COM经由命令输入电路33输入到命令解码器34。命令解码器34对命令信号COM进行解码以产生各种内部命令信号。举例来说，内部命令可包含用以选择字线的行命令信号及用以选择位线的列命令信号(例如读取命令或写入命令)。
尽管在图1中将地址端子21及命令端子22说明为单独端子，但应注意在一些实施例中，地址输入电路31及命令输入电路33可经由一或多个地址及命令端子接收地址信号ADD及命令信号COM。也就是说，可经由同一端子将地址信号ADD及命令信号COM提供到半导体装置10。例如，地址及命令端子可在下降时钟沿(例如，与时钟下降沿同步)提供地址信号，且在上升时钟沿(例如，与时钟上升沿同步)处提供地址信号。考虑到这一点，应理解，出于论述的目的包含本发明中提供的具有单独地址端子21及命令端子22的描述，并且本文描述的技术不应限于使用单独地址端子21及命令端子22。
因此，当发出读取命令并且及时向行地址及列地址供应读取命令时，从由这些行地址及列地址指定的存储器单元阵列11中的存储器单元MC读取读取数据。读取数据DQ经由读取/写入放大器15及输入/输出(IO)电路17从数据端子24输出到外部。类似地，当发出写入命令并且及时向行地址及列地址供应写入命令，且接着将写入数据DQ供应到数据端子24时，写入数据DQ经由输入/输出电路17及读取/写入放大器15被供应到存储器单元阵列11并写入由行地址及列地址指定的存储器单元MC。
根据一个实施例，输入/输出电路17可包含输入缓冲器。输入/输出电路17接收外部时钟信号作为用于确定写入数据DQ的输入时序及读取数据DQ的输出时序的时序信号。电力供应电势VDDQ及VSSQ被提供到输入/输出电路17。电力供应电势VDDQ及VSSQ可为分别与供应到电力供应端子25的电力供应电势VDD及VSS相同的电势，这将在下面描述。然而，专用电力供应电势VDDQ及VSSQ可用于输入/输出电路17，使得由输入/输出电路17产生的电力供应噪声不会传播到其它电路块。
电力供应端子25被供应有电力供应电势VDD及VSS。这些电力供应电势VDD及VSS被供应到带隙电路40。在一些实施例中，带隙电路40可为参考电压电路，其输出独立于电力供应变化、温度改变、电路负载、工艺变化及类似者的恒定(例如，固定)电压。在一些实施例中，带隙电路40可产生各种内部电势VPP、VOD、VARY、VPERI及类似者，以提供到半导体装置10的各种电路组件。举例来说，内部电势VPP可主要用在行解码器12中，内部电势VOD及VARY可主要用在包含在存储器单元阵列11中的感测放大器18中，并且内部电势VPERI可用在许多其它电路块中。
通过实例的方式，图2说明根据本文描述的实施例的带隙电路40的示意图。如图2中所展示，带隙电路40可包含差分运算放大器电路42、电阻器44及二极管46。如上文提及，带隙电路40可产生输出电压Vbgr，其可为恒定电压。带隙电路40还可包含启动电路50，其可在带隙电路40已使其电压斜升以在稳态中操作从而产生输出电压Vbgr之前在初始化周期期间辅助带隙电路40初始化及产生输出电压Vbgr。下面将参考图4及5描述有关启动电路50的额外细节。
图3说明作为带隙电路40的部分的差分运算放大器电路42的晶体管级视图。如图3中所展示，差分运算放大器电路42包含数个P型开关52、54、56、58、60及多个N型开关62、64、66、68、70、72、74。应注意，本文描述的P型开关及N型开关可包含任何合适晶体管型开关，例如双极结型晶体管、场效应晶体管及类似物。另外，尽管本文描述的某些实施例被描绘为使用P型开关或N型开关，但应理解，可通过反转输入信号的极性、连接及类似者来反转开关的极性。
通过操作的方式，将电压源nbias提供到开关62的栅极，并且将电压源Vin提供到开关72及74的栅极。电压源nbias及Vin可为高于相应开关62、72及74的阈值电压的稳定正电压。因而，开关62、72及74可在接收相应栅极电压之后闭合，借此将节点78连接到开关70的源极并将节点80连接到开关66的源极。
牢记这一点，正端子82及负端子84对应于差分运算放大器电路42的输入端子，如图2中所展示。因而，当正端子82对应于高于开关64及66的栅极阈值的正电压时，开关64及66闭合并将电压源VSS(例如，电接地、负电压)耦合到节点80。当节点80达到对应于电压源VSS的电压值时，开关60可闭合，借此将电压源VDD(例如，高电压、正电压)连接到节点76，并产生输出电压Vbgr。在差分运算放大器电路42产生输出电压Vbgr之后，其可使自身稳定以产生恒定输出电压Vbgr。
然而，在带隙电路40的初始化期间，输出电压Vbgr可能不会达到某个电压电平(例如，Von)以使差分运算放大器电路42能够将输出电压Vbgr上拉并使其自身稳定。也就是说，归因于工艺、电压及温度的变化，差分运算放大器电路42可能无法以一致方式表现或操作。因而，在某些实施例中，启动电路50可使带隙电路40能够在差分运算放大器电路42的初始化期间增加输出电压Vbgr，并且当差分运算放大器电路42稳定并独立输出输出电压Vbgr时在差分运算放大器电路42达到某个电压电平之后关闭。
牢记这一点，图4说明启动电路50的第一部分的电路图。如图4中所展示，启动电路50可包含模仿带隙电路40的差分运算放大器电路42的比较器电路92。在某些实施例中，比较器电路92可为差分运算放大器电路42的按比例缩小(例如，第1/8)版本。与差分运算放大器电路42中的开关相比较，差分运算放大器电路42的按比例缩小版本可包含在大小及额定值上更小的开关。此外，除具有按比例缩小电压及电流电平之外，启动电路50可类似于差分运算放大器电路42那样操作。通过使用模仿差分运算放大器电路42的操作的比较器电路92，比较器电路92可以与差分运算放大器电路42相同的方式操作，借此减少差分运算放大器电路42的制造中的工艺、电压及温度变化的影响。
尽管将比较器电路92描述为差分运算放大器电路42的按比例缩小版本，但应注意，比较器电路92可采用任何合适大小。然而，可能希望使用差分运算放大器电路42的按比例缩小复制品来减少启动电路50的电流消耗并减小启动电路50的大小。
返回参考图2，启动电路50还可包含电流镜电路94，其产生通过耦合到二极管98的可变电阻器96传导的1μA电流。跨越可变电阻器96的1μA电流可在节点100处产生本地电压Vbe。本地电压Vbe可耦合到N型开关102及104的栅极，并且可致使开关102及104闭合。应注意，本文提供可变电阻器96以允许启动电路50改变本地电压Vbe以适应不同的工艺、电压及温度变化。另外，应注意，电流镜电路94中的开关由电压源nbias及电压源pbias控制，除具有相反极性之外，电压源pbias类似于电压源nbias那样操作。
如图4中所展示，电压源nbias可耦合到N型开关106的栅极，并且电压源Vin可耦合到N型开关108及110的栅极。另外，输出电压Vbgr可耦合到N型开关112及114。
通过操作的方式，当带隙电路40被初始化时，输出电压Vbgr最初为0伏。因而，开关112及114断开。然而，归因于跨越可变电阻器96的1μA电流，本地电压Vbe可致使开关102及104闭合，借此将节点116耦合到电压源VSS。节点116可对应于比较器电路92的输出(cmpout)。简要参照图5，比较器输出(cmpout)可耦合到第一反相器118，其可耦合到第二反相器120。第二反相器120的输出可耦合到可控制电压源VDD与节点76之间的连接的P型开关122，其对应于输出电压Vbgr。第一反相器118及第二反相器120可包含在启动电路50中以更好地隔离比较器输出(cmpout)信号。因而，在一些实施例中，第一反相器118及第二反相器120可不包含在比较器输出(cmpout)与开关122的栅极之间。
在任何情况下，如上文提及，当带隙电路40初始化时，比较器输出(cmpout)可耦合到电压源VSS，借此向开关122的栅极提供低(例如，负)电压信号。因而，开关122可闭合并将节点76耦合到电压源VDD，并致使输出电压Vbgr增加到对应于由电压源VDD提供的电压电平的电压电平。以此方式，一旦带隙电路40被初始化，输出电压Vbgr就由启动电路50上拉到由电压源VDD提供的电压电平。
随着输出电压Vbgr增加，提供到开关112及114的栅极的电压可增加到超过相应栅极阈值并致使开关112及114闭合。因此，比较器电路92的节点124可耦合到电压源VSS，借此致使P型开关126、128、130、132经由节点134及136闭合。在开关126、128、130、132闭合之后，电压源VDD可耦合到比较器输出(cmpout)，并且可致使比较器输出(cmpout)的电压电平增加。再次参考图5，随着比较器输出(cmpout)的电压电平增加，提供到开关122的栅极的电压可能不再处于阈值电平以致使开关122保持闭合。因此，开关122可断开并且启动电路50可处于关断状态。然而，由于在启动电路处于导通状态时输出电压Vbgr已经增加，所以带隙电路40可开始使用差分运算放大器电路42上拉输出电压Vbgr并维持期望电压电平。
图6是说明启动电路50关于由带隙电路40在操作期间产生的输出电流Ibgr(例如，参见图2)的操作的时序图。如图6中所展示，在时间0，启动电路50可导通。也就是说，如线142所表示，比较器输出(cmpout)的电压可为相对较低的电压。如上文论述，可将比较器输出(cmpout)的低电压提供到开关122的栅极，借此将电压源VDD连接到节点76，并增加输出电压Vbgr的电压。
在启动电路50将电压源VDD连接到节点76之后，输出电流Ibgr开始增加，如由线144所展示。在时间t1，输出电压Vbgr可达到带隙电路40可开始将输出电压Vbgr自身上拉以实现恒定输出电压的阈值水平。因而，在输出电压Vbgr达到某个阈值之后，启动电路50应被断电。举例来说，在时间t2，当输出电流Ibgr达到其峰值时，输出电压Vbgr可超过致使开关112及114闭合的阈值，借此增加比较器输出(cmpout)的电压以致使开关122断开。在时间t3，输出电流Ibgr达到0，并且输出电压Vbgr稳定在设计电压值(例如，1.2伏)处。
通过使用本文描述的启动电路50，在带隙电路40被偏置到其正常操作的大约25％之后，带隙电路40可开始操作以上拉输出电压Vbgr。也就是说，如果带隙电路40的正常操作包含2μA的偏置电流，那么通过使用启动电路50，带隙电路40可在其被偏置为0.5μA之后开始上拉其输出电压Vbgr。
此外，与不模仿相应带隙电路的操作的启动电路相比较，通过采用本文描述的启动电路50，带隙电路40可跨越工艺、电压及温度值的范围变化。实际上，由于本文描述的启动电路50是带隙电路40中的主放大器的复制电路，因此启动电路50模仿差分运算放大器电路42的操作以更好地联结两个电路的操作。
虽然本发明可易于以各种修改及替代形式呈现，但特定实施例已通过图式中的实例展示且已在本文中详细描述。然而，应了解，本发明并不希望限于所揭示的特定形式。而是，本发明希望涵盖落于如由所附权利要求书定义的本发明的精神及范围内的全部修改、等效物及替代物。
本文中提出及主张的技术被引用并应用于可论证地改进本技术领域的具实用性的实物及具体实例，且因而并非是抽象的、无形的或纯理论的。此外，如果附加于本说明书末尾的任何权利要求书含有指定为“用于[执行功能]的构件”或“用于[执行功能]的步骤”的一或多个要素，那么这些元件希望根据35U.S.C.112(f)解释。然而，对于含有以任何其它方式指定的元件的任何权利要求书，此类要素并不希望根据35U.S.C.112(f)来解释。

Claims (20)

1.一种启动电路，其包括：
第一组开关，其经配置以将第一电压源耦合到第一节点；
第二组开关，其经配置以将第二电压源耦合到第一节点；
第三组开关，其经配置以控制所述第二组开关，其中所述第三组开关经配置以基于由带隙电路输出的电压而闭合；
电阻器，其经配置以耦合到所述第一组开关，其中所述电阻器的末端节点对应于经配置以控制所述第一组开关的本地电压，其中所述第一节点经配置以接收对应于所述第一电压源的第一电压，直到由所述带隙电路输出的所述电压超过与所述第三组开关闭合相关联的阈值为止，其中用于所述第二组开关的一组栅极经配置以响应于所述第三组开关闭合而接收所述第一电压，其中所述第二组开关经配置以响应于所述第二组开关闭合而致使所述第一节点接收对应于所述第二电压源的第二电压；及
开关，其经配置以将所述第二电压源耦合到耦合到由所述带隙电路输出的所述电压的第二节点，其中所述开关经配置以响应于所述第一节点具有所述第一电压而闭合。
2.根据权利要求1所述的启动电路，其中所述第一组开关、所述第二组开关及所述第三组开关模拟所述带隙电路的多个开关。
3.根据权利要求2所述的启动电路，其中与所述带隙电路的所述多个开关相比，所述第一组开关、所述第二组开关及所述第三组开关按比例缩小。
4.根据权利要求1所述的启动电路，其中所述电阻器包括可变电阻器。
5.根据权利要求1所述的启动电路，其包括与所述第一节点及所述开关的栅极串联耦合的第一反相器及第二反相器。
6.根据权利要求1所述的启动电路，其中所述第一组开关及所述第三组开关包括多个N型开关，且其中所述第二组开关包括多个P型开关。
7.根据权利要求1所述的启动电路，其中所述电阻器经配置以耦合到电流镜电路。
8.根据权利要求1所述的启动电路，其中所述开关经配置以响应于所述第一节点耦合到所述第二电压源而断开。
9.根据权利要求1所述的启动电路，其包括经配置以将所述第二组开关耦合到所述第一组开关及所述第三组开关的第四组开关。
10.一种半导体装置，其包括：
带隙电路，其经配置以输出参考电压；
启动电路，其耦合到所述带隙电路，其中所述启动电路经配置以：
响应于所述带隙电路被初始化而将电压源连接到对应于所述带隙电路的输出的节点；及
响应于所述参考电压大于阈值而将所述电压源与所述节点断开连接。
11.根据权利要求10所述的半导体装置，其中所述启动电路经配置以响应于所述带隙电路被初始化而通过经由多个开关将第二电压源连接到第二节点来将所述电压源连接到所述节点，其中所述第二节点的电压经配置以致使耦合在所述电压源与所述节点之间的开关闭合。
12.根据权利要求11所述的半导体装置，其中所述多个开关经配置以基于跨越经配置以耦合到电流镜电路的电阻器的电压而将所述第二电压源耦合到所述第二节点。
13.根据权利要求11所述的半导体装置，其中所述启动电路经配置以：响应于所述参考电压大于所述阈值，通过经由第二多个开关将所述电压源连接到所述第二节点，来将所述电压源与所述节点断开连接，其中所述第二节点的所述电压经配置以由于所述电压源耦合到所述第二节点而致使耦合在所述电压源与所述节点之间的开关断开。
14.根据权利要求10所述的半导体装置，其中所述带隙电路包括差分运算放大器电路，且其中所述启动电路包括以模拟所述差分运算放大器电路的操作的方式布置的多个开关。
15.根据权利要求10所述的半导体装置，其中所述带隙电路经配置以将所述参考电压提供到存储器装置的一或多个组件。
16.根据权利要求10所述的半导体装置，其中所述参考电压被用作到所述启动电路的输入。
17.一种方法，其包括：
经由电路，经由第一组开关将第一电压源耦合到第一节点，其中所述第一组开关经配置以基于经由电流镜电路及电阻器提供的本地电压而闭合；
响应于所述第一电压源耦合到所述第一节点而经由所述电路将第二电压源耦合到第二节点，其中所述第二节点对应于由带隙电路输出的电压，且其中所述第一电压源经配置以辅助所述带隙电路增加所述电压输出；
经由所述电路将所述第一电压源耦合到对应于第二组开关的一组栅极，其中所述第一电压源经配置以经由第三组开关耦合到所述组栅极，且其中所述第三组开关经配置以基于所述电压输出来操作；
响应于所述第二组开关闭合而经由所述电路将所述第二电压源耦合到所述第一节点，其中所述第二组开关经配置以响应于所述第一电压源耦合到所述组栅极而闭合；及
响应于所述第二电压源耦合到所述第一节点，经由所述电路将所述第二电压源与所述第二节点断开连接。
18.根据权利要求17所述的方法，其中所述第一组开关及所述第三组开关包括N型开关，且其中所述第二组开关包括P型开关。
19.根据权利要求17所述的方法，其中所述第一电压源包括负电压源或电接地。
20.根据权利要求19所述的方法，其包括经由所述电路调整所述电阻器的电阻，其中所述电阻器包括可变电阻器。
CN201880093968.XA 2018-08-28 2018-08-28 用于初始化带隙电路的系统及方法 Active CN112204495B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/102762 WO2020041980A1 (en) 2018-08-28 2018-08-28 Systems and methods for initializing bandgap circuits

Publications (2)

Publication Number Publication Date
CN112204495A true CN112204495A (zh) 2021-01-08
CN112204495B CN112204495B (zh) 2021-12-03

Family

ID=69644791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880093968.XA Active CN112204495B (zh) 2018-08-28 2018-08-28 用于初始化带隙电路的系统及方法

Country Status (3)

Country Link
US (1) US11262783B2 (zh)
CN (1) CN112204495B (zh)
WO (1) WO2020041980A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115701567A (zh) * 2021-08-02 2023-02-10 美光科技公司 用于初始化带隙电路的系统和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11815927B1 (en) * 2022-05-19 2023-11-14 Changxin Memory Technologies, Inc. Bandgap reference circuit and chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080007244A1 (en) * 2006-07-07 2008-01-10 Dieter Draxelmayr Electronic Circuits and Methods for Starting Up a Bandgap Reference Circuit
CN101183272A (zh) * 2006-11-16 2008-05-21 因芬奈昂技术股份有限公司 涉及带隙电路的系统、设备和方法
CN101989096A (zh) * 2009-07-31 2011-03-23 台湾积体电路制造股份有限公司 用于启动带隙基准电路的启动电路
CN107305400A (zh) * 2016-04-25 2017-10-31 精工半导体有限公司 基准电压产生电路以及具有该电路的dcdc转换器
CN107656569A (zh) * 2017-10-10 2018-02-02 杭州百隆电子有限公司 一种带隙基准源

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867013A (en) * 1997-11-20 1999-02-02 Cypress Semiconductor Corporation Startup circuit for band-gap reference circuit
US6933769B2 (en) 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
US7208929B1 (en) * 2006-04-18 2007-04-24 Atmel Corporation Power efficient startup circuit for activating a bandgap reference circuit
US7605577B2 (en) * 2006-11-29 2009-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Start-up circuit for a bandgap circuit
CN101470458B (zh) * 2007-12-26 2010-10-27 中国科学院微电子研究所 带隙基准电压参考电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080007244A1 (en) * 2006-07-07 2008-01-10 Dieter Draxelmayr Electronic Circuits and Methods for Starting Up a Bandgap Reference Circuit
CN101183272A (zh) * 2006-11-16 2008-05-21 因芬奈昂技术股份有限公司 涉及带隙电路的系统、设备和方法
CN101989096A (zh) * 2009-07-31 2011-03-23 台湾积体电路制造股份有限公司 用于启动带隙基准电路的启动电路
CN107305400A (zh) * 2016-04-25 2017-10-31 精工半导体有限公司 基准电压产生电路以及具有该电路的dcdc转换器
CN107656569A (zh) * 2017-10-10 2018-02-02 杭州百隆电子有限公司 一种带隙基准源

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115701567A (zh) * 2021-08-02 2023-02-10 美光科技公司 用于初始化带隙电路的系统和方法

Also Published As

Publication number Publication date
WO2020041980A1 (en) 2020-03-05
CN112204495B (zh) 2021-12-03
US11262783B2 (en) 2022-03-01
US20210232171A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
US7319361B2 (en) Internal voltage generation circuit of a semiconductor device
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
KR102193622B1 (ko) 전압 생성 회로
JPH0831171A (ja) 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
JP2002015574A (ja) 半導体装置
US10998010B2 (en) Systems for discharging leakage current over a range of process, voltage, temperature (PVT) conditions
US20050068062A1 (en) Semiconductor device and level conversion circuit
US10516384B2 (en) Circuit for generating voltage
US7969797B2 (en) Semiconductor memory device and method for operating the same
CN112204495B (zh) 用于初始化带隙电路的系统及方法
JPH0541086A (ja) 半導体メモリー装置のセンスアンプ制御回路
US7804326B1 (en) Voltage level shifter
US9870817B2 (en) SRAM module and writing control method thereof
KR102166913B1 (ko) 셀프 바이어스 버퍼 회로 및 이를 포함하는 메모리 장치
US20120218019A1 (en) Internal voltage generating circuit and testing method of integrated circuit using the same
US11829177B2 (en) Systems and methods for initializing bandgap circuits
JPH1092199A (ja) 内部電圧発生回路
US9001610B2 (en) Semiconductor device generating internal voltage
US10083726B2 (en) Input circuit and semiconductor device including the same
JP2008226384A (ja) 半導体記憶装置及びその試験方法
TWI559308B (zh) 內部電源電壓產生電路、半導體記憶裝置及半導體裝置
US20230253928A1 (en) Current tracking bulk voltage generator
KR100935729B1 (ko) 센스앰프 오버드라이빙 전압 공급 장치
KR100718037B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
JP2001283593A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant