CN112201698A - 肖特基二极管及其制作方法 - Google Patents

肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN112201698A
CN112201698A CN202011018692.4A CN202011018692A CN112201698A CN 112201698 A CN112201698 A CN 112201698A CN 202011018692 A CN202011018692 A CN 202011018692A CN 112201698 A CN112201698 A CN 112201698A
Authority
CN
China
Prior art keywords
region
substrate
junction field
sub
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011018692.4A
Other languages
English (en)
Inventor
倪炜江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Xinta Electronic Technology Co.,Ltd.
Original Assignee
Wuhu Qiyuan Microelectronics Technology Partnership LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Qiyuan Microelectronics Technology Partnership LP filed Critical Wuhu Qiyuan Microelectronics Technology Partnership LP
Priority to CN202011018692.4A priority Critical patent/CN112201698A/zh
Publication of CN112201698A publication Critical patent/CN112201698A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了肖特基二极管及其制作方法。肖特基二极管包括：位于衬底一侧的外延层，包括漂移区、第二掺杂类型区和多个孤立的结型场效应区，漂移区和结型场效应区具有第一掺杂类型，第二掺杂类型区和结型场效应区位于漂移区远离衬底的一侧，第二掺杂类型区环绕结型场效应区设置且连通，第二掺杂类型区中的第一子区域和第二子区域分别位于相邻两个结型场效应区之间，第二子区域的面积大于第一子区域的面积；第一金属层位于外延层远离衬底的一侧，并与第二掺杂类型区形成欧姆接触；第二金属层覆盖外延层和第一金属层，并与结型场效应区形成肖特基接触；阳极和阴极，阴极位于衬底远离外延层的一侧，阳极位于第二金属层远离外延层的一侧。

Description

肖特基二极管及其制作方法
技术领域
本发明涉及半导体技术领域，具体地，涉及肖特基二极管及其制作方法。
背景技术
肖特基二极管因无反向恢复电荷，可用于高频开关电路中，具有比PN二极管低得多的损耗，应用领域非常广泛。其中，SiC肖特基二极管由于SiC材料的宽禁带宽度、高临界电场和高热导率性能，具有耐高温、高压和高工作频率的应用优势。
然而，目前的肖特基二极管及其制作方法仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
发明人发现，目前的肖特基二极管由于没有PN结，导致肖特基二极管存在抗浪涌电流能力较差的问题。或者，肖特基二极管中具有PN结，但PN结在大电流下不容易开启，导致肖特基二极管仍存在抗浪涌电流能力较差的问题，影响肖特基二极管的使用。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种肖特基二极管。所述肖特基二极管包括：衬底；外延层，所述外延层位于所述衬底的一侧，所述外延层包括漂移区、第二掺杂类型区和多个孤立的结型场效应区，所述漂移区和所述结型场效应区具有第一掺杂类型，所述第二掺杂类型区和所述结型场效应区位于所述漂移区远离所述衬底的一侧，所述第二掺杂类型区环绕所述结型场效应区设置且连通，所述第二掺杂类型区包括第一子区域和第二子区域，所述第一子区域和所述第二子区域分别位于相邻两个所述结型场效应区之间，且所述第二子区域的面积大于所述第一子区域的面积；第一金属层，所述第一金属层位于所述外延层远离所述衬底的一侧，并与所述第二掺杂类型区形成欧姆接触；第二金属层，所述第二金属层覆盖所述外延层和所述第一金属层，并与所述结型场效应区形成肖特基接触；以及阳极和阴极，所述阴极位于所述衬底远离所述外延层的一侧，所述阳极位于所述第二金属层远离所述外延层的一侧。由此，在保证肖特基二极管具有好的导通电阻和阻断电压的情况下，有效提高肖特基二极管的抗浪涌电流能力，使得肖特基二极管具有良好的使用性能。
进一步地，所述第二子区域的面积大于所述结型场效应区的面积。
进一步地，所述第一金属层在所述衬底上的正投影，位于所述第二子区域在所述衬底上的正投影范围内。
进一步地，所述第二子区域具有朝向所述衬底的凸起，以及环绕所述凸起的环绕部，所述凸起的宽度大于所述环绕部的宽度。
进一步地，所述外延层远离所述衬底的一侧具有凹槽，所述凹槽在所述衬底上的正投影，与所述凸起在所述衬底上的正投影重合。
进一步地，所述第一金属层设置在所述凹槽中。
进一步地，所述第二子区域具有多个所述凸起，多个所述凸起在沿所述外延层厚度的方向上依次排列且连通。
进一步地，每个所述凸起的深度小于1微米。
进一步地，所述结型场效应区和所述第二掺杂类型区位于所述肖特基二极管的有源区内，在所述有源区内，所述结型场效应区的总面积大于所述凸起的总面积。
进一步地，所述结型场效应区的掺杂浓度大于等于所述漂移区的掺杂浓度。
在本发明的另一方面，本发明提出了一种制作肖特基二极管的方法。所述方法包括：在衬底的一侧形成外延层，在所述外延层中形成漂移区、第二掺杂类型区和多个孤立的结型场效应区，所述漂移区和所述结型场效应区具有第一掺杂类型，所述第二掺杂类型区和所述结型场效应区位于所述漂移区远离所述衬底的一侧，所述第二掺杂类型区环绕所述结型场效应区设置且连通，所述第二掺杂类型区包括第一子区域和第二子区域，所述第一子区域和所述第二子区域分别位于相邻两个所述结型场效应区之间，且所述第二子区域的面积大于所述第一子区域的面积；在所述外延层远离所述衬底的一侧形成第一金属层，所述第一金属层与所述第二掺杂类型区形成欧姆接触；形成覆盖所述外延层和所述第一金属层的第二金属层，所述第二金属层与所述结型场效应区形成肖特基接触；形成阳极和阴阴极，所述阴极位于所述衬底远离所述外延层的一侧，所述阳极位于所述第二金属层远离所述外延层的一侧。由此，利用简单的方法即可获得具有良好抗浪涌能力的肖特基二极管，且该肖特基二极管具有好的导通电阻和阻断电压。
进一步地，所述第二子区域具有朝向所述衬底的凸起，形成所述第二掺杂类型区包括：在所述外延层远离所述衬底的一侧形成凹槽；基于预定形状的掩膜，对所述外延层的预定区域进行离子注入掺杂并退火，以形成所述第二掺杂类型区，并形成所述凸起，其中，所述预定区域包括所述凹槽，所述凸起在所述衬底上的正投影，与所述凹槽在所述衬底上的正投影重合，所述掩膜的遮挡区在所述衬底上的正投影，与所述结型场效应区在所述衬底上的正投影重合。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的肖特基二极管的俯视示意图；
图2显示了沿图1中A-A’截面剖开的截面示意图；
图3显示了根据本发明另一个实施例的肖特基二极管的俯视示意图；
图4显示了沿图3中B-B’截面剖开的截面示意图；
图5显示了根据本发明另一个实施例的肖特基二极管的俯视示意图；
图6显示了根据本发明一个实施例的制作肖特基二极管的方法的流程示意图。
附图标记说明：
100：衬底；200：外延层；210：结型场效应区；220：第二掺杂类型区；221：第一子区域；222：第二子区域；230：漂移区；300：第一金属层；400：第二金属层；500：阳极；600：阴极；700：缓冲层；1：凸起；2：环绕部；10：有源区；20：结终端区。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种肖特基二极管。根据本发明的实施例，参考图1和图2，该肖特基二极管包括：衬底100、外延层200、第一金属层300、第二金属层400、阳极500和阴极600，其中，外延层200位于衬底100的一侧，外延层200包括漂移区230、第二掺杂类型区220和多个孤立的结型场效应区(JFET区)210，漂移区230和结型场效应区210具有第一掺杂类型，第二掺杂类型区220和结型场效应区210位于漂移区230远离衬底100的一侧，第二掺杂类型区220环绕结型场效应区210设置且连通(参考图1)，第二掺杂类型区220包括第一子区域221和第二子区域222，第一子区域221和第二子区域222分别位于相邻两个结型场效应区210之间，第二子区域222的面积大于第一子区域221的面积，第一金属层300位于外延层200远离衬底100的一侧，并与第二掺杂类型区220形成欧姆接触，第二金属层400覆盖外延层200和第一金属层300，并与结型场效应区210形成肖特基接触，阴极600位于衬底100远离外延层200的一侧，阳极500位于第二金属层400远离外延层200的一侧。由此，在保证肖特基二极管具有好的导通电阻和阻断电压的情况下，有效提高肖特基二极管的抗浪涌电流能力，使得肖特基二极管具有良好的使用性能。
需要说明的是，“第二子区域的面积”为第二子区域在衬底上正投影的面积，“第一子区域的面积”为第一子区域在衬底上正投影的面积。
为了便于理解，下面首先对根据本发明实施例的肖特基二极管进行简单说明：
发明人发现，目前嵌入有PN结的肖特基二极管中，第二掺杂类型区面积较小，且为孤岛结构，导致PN结在大电流下不容易开启，开启电压偏高，从而导致肖特基二极管的抗浪涌能力较差。本发明通过对肖特基二极管的结构进行优化，具体的，令第二掺杂类型区的部分区域(如第二子区域)具有较大的面积，且第二掺杂类型区为连通的网络状结构(参考图1)，在肖特基二极管的电流比较大时，由于第二子区域的面积比较大，电流经过结型场效应区后再到第二子区域底部时，经过的路径比较长，电阻比较大，因此电压降更大。因此，第二子区域处的PN结将先开始导通，注入少子进行电导率调制，随着电流的进一步增大，PN结将从第二子区域向周围的第一子区域处逐渐导通，随着PN结导通面积的逐渐增加，电导率调制也增加，因此，导通电阻将会减少，肖特基二极管的抗浪涌能力提高。
根据本发明的实施例，令第二掺杂类型区的部分区域(第二子区域)具有较大的面积，在提高肖特基二极管的抗浪涌能力的同时，几乎不影响肖特基二极管正常工作电流下的导通电阻。
关于漂移区、结型场效应区和第二掺杂类型区具体的掺杂类型不受特别限制，例如，漂移区和结型场效应区可以为N型掺杂，第二掺杂类型区可以为P型掺杂，或者，漂移区和结型场效应区为P型掺杂，第二掺杂类型区为N型掺杂。
下面根据本发明的具体实施例，对该肖特基二极管的各个部分进行详细说明：
根据本发明的实施例，第二子区域222的面积大于结型场效应区210的面积。由此，可进一步提高肖特基二极管的抗浪涌能力。需要说明的是，“结型场效应区的面积”为结型场效应区在衬底上正投影的面积。关于结型场效应区和第二子区域、第一子区域的具体尺寸不受特别限制，本领域技术人员可以根据肖特基二极管的具体使用要求以及制作工艺进行设计。
根据本发明的实施例，第一金属层300在衬底100上的正投影，位于第二子区域222在衬底100上的正投影范围内。由此，第一金属层与第二子区域形成欧姆接触，实现PN结与外部良好的电连接，且可省去第一子区域处第一金属层的制作，降低制作难度。关于第一金属层的具体材料不受特别限制，只要可以与第二掺杂类型区形成欧姆接触即可，本领域技术人员可以根据形成欧姆接触的常用金属材料进行设计。
根据本发明的实施例，参考图3和图4，第二子区域222具有朝向衬底100的凸起1，以及环绕凸起1的环绕部2，也即是说，第二子区域222形成阶梯状结构(参考图4)，且凸起1的宽度(如图4中所示出的D)大于环绕部2的宽度(如图4中所示出的d)。一方面，相较于环绕部，凸起处更深且具有较大的面积，在肖特基二极管的电流比较大时，由于凸起处的面积比较大，因此，凸起处的PN结将先开始导通，随着电流的进一步增大，PN结将从凸起处向周围的环绕部处逐渐导通，并逐渐向周围的第一子区域处导通，随着PN结导通面积的逐渐增加，导通电阻不断减少，使得肖特基二极管的抗浪涌能力提高；另一方面，凸起使PN结的深度加深，更有利于PN结在大电流下的开启，进一步提高肖特基二极管的抗浪涌能力。
此外，发明人发现，目前的肖特基二极管还存在抗雪崩能力差的问题，具体的，雪崩击穿往往发生在PN结边缘，由于目前肖特基二极管的回路电阻大，并且受到边缘表面的影响，使得目前的肖特基二极管的抗雪崩能力较差。本发明通过在第二子区域中形成凸起，该凸起可以分担一部分电场，减少PN结边缘的电场集中，提升肖特基二极管的抗雪崩能力。
根据本发明的实施例，参考图4，外延层200远离衬底100的一侧具有凹槽，凹槽在衬底100上的正投影，与凸起1在衬底100上的正投影重合。在制作第二子区域的过程中，预先在外延层远离沉底的一侧形成凹槽，随后进行离子注入掺杂，以在第二子区域中形成凸起，形成具有阶梯状结构的第二子区域。
根据本发明的实施例，如前所述，第一金属层300在衬底100上的正投影，位于第二子区域222在衬底100上的正投影范围内，参考图4，当第二子区域222具有凸起1时，第一金属层300可以设置在外延层200的凹槽中，或者，第一金属层300不仅覆盖外延层200的凹槽，还延伸至环绕部2处。根据本发明的优选实施例，第一金属层300设置在外延层200的凹槽中。由此，可以实现PN结与外部良好的电连接，且可以降低制作难度。
根据本发明的实施例，第二子区域222可以具有多个凸起1，多个凸起1在沿外延层200厚度的方向上依次排列且连通(图中未示出)，也即是说，第二子区域形成多级阶梯状的结构。由此，可进一步提高肖特基二极管的抗浪涌能力以及抗雪崩能力。根据本发明的实施例，由于凸起是通过预先在外延层远离衬底的一侧形成凹槽，后续进行离子注入掺杂形成的，因此，当第二子区域具有多个凸起时，外延层远离衬底的一侧对应具有多个凹槽，多个凹槽在沿外延层厚度的方向上依次排列且连通。
根据本发明的实施例，每个凸起1的深度(如图4中所示出的h)小于1微米。发明人发现，若凸起的深度过大(如大于1微米)，会导致第二子区域阶梯的台阶变大，从而导致对第二子区域边缘电场的降低效应减弱。本发明通过将凸起的深度设置在上述范围内，可显著提高肖特基二极管的抗雪崩能力。如前所述，第二子区域中的凸起是借助外延层中的凹槽形成的，因此，凹槽的深度也小于1微米。
关于结型场效应区和凸起的截面形状不受特别限制，例如，可以为六边形。
根据本发明的实施例，构成外延层的材料可以包括SiC、Si、GaN或者Ga2O3。由此，可以使多种半导体材料的肖特基二极管均具有良好的抗浪涌能力。
根据本发明的实施例，结型场效应区和第二掺杂类型区位于肖特基二极管的有源区10内(参考图5)，在有源区10内，结型场效应区的总面积大于凸起的总面积。由此，可以提供足够大的肖特基接触面积，减小肖特基二极管在正常工作电流下的导通电阻。
根据本发明的实施例，参考图5，结型场效应区和第二掺杂类型区位于肖特基二极管的有源区10内，肖特基二极管还具有围绕有源区10设置的结终端区20。关于结终端区的具体形式不受特别限制，例如，结终端区可以是场限环、结终端扩展或者其他形式。其中，场限环中的第二掺杂类型区可以具有前面描述的凸起。由此，可以进一步提高肖特基二极管的使用性能。
根据本发明的实施例，结型场效应区210的掺杂浓度大于等于漂移区230的掺杂浓度。由此，可降低结型场效应区的导通电阻。
根据本发明的实施例，参考图2和图4，该肖特基二极管还包括缓冲层700，缓冲层700位于衬底100和外延层200之间。由此，可降低衬底缺陷对外延层的影响，提升外延层的质量。
根据本发明的实施例，该肖特基二极管还可以包括场氧化层和钝化层(图中未示出)，其中，场氧化层覆盖肖特基二极管的结终端区，用于保护肖特基二极管的终端，钝化层覆盖场氧化层和部分有源区上的金属。
根据本发明的实施例，场氧化层的厚度大于0.5微米，场氧化层的构成材料可以包括SiO2，钝化层的构成材料可以包括SiO2、SiN和聚酰亚胺的至少之一。由此，可对肖特基二极管起到良好的保护作用。
在本发明的另一方面，本发明提出了一种制作肖特基二极管的方法。根据本发明的实施例，由该方法制作的肖特基二极管可以为前面描述的肖特基二极管，由此，由该方法制作的肖特基二极管可以具有与前面描述的肖特基二极管相同的特征以及优点，在此不再赘述。
根据本发明的实施例，参考图6，该方法包括：
S100：在衬底的一侧形成外延层，并在外延层中形成漂移区、第二掺杂类型区和多个孤立的结型场效应区
在该步骤中，在衬底的一侧形成外延层，并在外延层中形成漂移区、第二掺杂类型区和多个孤立的结型场效应区。根据本发明的实施例，漂移区和结型场效应区具有第一掺杂类型，第二掺杂类型区和结型场效应区位于漂移区远离衬底的一侧，第二掺杂类型区环绕结型场效应区设置且连通，第二掺杂类型区包括第一子区域和第二子区域，第一子区域和第二子区域分别位于相邻两个结型场效应区之间，且第二子区域的面积大于第一子区域的面积。由此，第二掺杂类型区的部分区域(如第二子区域)具有较大的面积，且第二掺杂类型区为连通的网络状结构，在肖特基二极管的电流比较大时，由于第二子区域的面积比较大，因此，第二子区域处的PN结将先开始导通，随着电流的进一步增大，PN结将从第二子区域向周围的第一子区域处逐渐导通，随着PN结导通面积的逐渐增加，电导率调制也增加，导通电阻减少，从而提高肖特基二极管的抗浪涌能力。
根据本发明的实施例，结型场效应区是在外延层中注入第一掺杂类型离子形成的，第二掺杂类型区是在外延层中注入第二掺杂类型离子形成的，外延层除去结型场效应区和第二掺杂类型区以外的区域构成漂移区。
根据本发明的实施例，第二子区域具有朝向衬底的凸起，具有上述凸起的第二掺杂类型区可以是通过以下步骤形成的：首先，在外延层远离衬底的一侧形成凹槽，随后，基于预定形状的掩膜，对外延层的预定区域进行离子注入掺杂并退火，以形成第二掺杂类型区，并形成上述凸起，其中，预定区域包括上述凹槽，凸起在衬底上的正投影，与凹槽在衬底上的正投影重合，掩膜的遮挡区在衬底上的正投影，与结型场效应区在衬底上的正投影重合。由此，可形成连通的网络状第二掺杂类型区，并借助凹槽，在有凹槽的地方离子注入的更深，因此在第二类型掺杂区的第二子区域中形成上述凸起，工艺方法简单可控，降低成本。
关于凹槽的形成工艺不受特别限制，例如，可以是以光刻胶或介质为掩膜，对外延层进行图案化处理(如刻蚀)形成的。
根据本发明的实施例，形成的凹槽的侧壁与凹槽的底部之间的夹角可以为钝角，有利于后续工艺的开展，例如，便于第一金属层和第二金属层的沉积。
关于第二子区域与结型场效应区面积的关系，第二子区域中凸起与环绕部宽度的关系，凸起的个数、排列和深度，结型场效应区和漂移区掺杂浓度的关系，以及结型场效应区与凸起总面积的关系，前面已经进行了详细描述，在此不再赘述。
根据本发明的实施例，肖特基二极管具有有源区和环绕有源区的结终端区，结型场效应区和第二掺杂类型区位于有源区内，在该步骤中，形成第二掺杂类型区之后，还包括形成场氧化层，场氧化层覆盖结终端区。关于场氧化层的形成方法不受特别限制，例如，采用化学气相沉积法(CVD)形成场氧化层。
S200：在外延层远离衬底的一侧形成第一金属层
在该步骤中，在外延层远离衬底的一侧形成第一金属层。根据本发明的实施例，第一金属层与第二掺杂类型区形成欧姆接触。关于第一金属层的设置位置，前面已经进行了详细描述，在此不再赘述。
S300：形成覆盖外延层和第一金属层的第二金属层
在该步骤中，形成覆盖外延层和第一金属层的第二金属层。根据本发明的实施例，第二金属层与结型场效应区形成肖特基接触。关于第二金属层的具体材料不受特别限制，只要与结型场效应区形成肖特基接触，并且根据设计的肖特基势垒高度即可，本领域技术人员可以根据肖特基接触常用的金属材料进行设计。
S400：形成阳极和阴极
在该步骤中，形成阳极和阴极。根据本发明的实施例，阳极位于第二金属层远离外延层的一侧，阴极位于衬底远离外延层的一侧。关于阳极和阴极的具体形成方式，本领域技术人员可以根据具体情况进行设计。
根据本发明的实施例，在该步骤中，形成阳极之后，还包括形成钝化层，钝化层覆盖结终端区以及部分有源区的金属。关于钝化层的具体形成方法不受特别限制，本领域技术人员可以根据具体情况进行设计。关于钝化层的构成材料，前面已经进行了详细描述，在此不再赘述。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种肖特基二极管，其特征在于，包括：
衬底；
外延层，所述外延层位于所述衬底的一侧，所述外延层包括漂移区、第二掺杂类型区和多个孤立的结型场效应区，所述漂移区和所述结型场效应区具有第一掺杂类型，所述第二掺杂类型区和所述结型场效应区位于所述漂移区远离所述衬底的一侧，所述第二掺杂类型区环绕所述结型场效应区设置且连通，所述第二掺杂类型区包括第一子区域和第二子区域，所述第一子区域和所述第二子区域分别位于相邻两个所述结型场效应区之间，且所述第二子区域的面积大于所述第一子区域的面积；
第一金属层，所述第一金属层位于所述外延层远离所述衬底的一侧，并与所述第二掺杂类型区形成欧姆接触；
第二金属层，所述第二金属层覆盖所述外延层和所述第一金属层，并与所述结型场效应区形成肖特基接触；以及
阴极和阳极，所述阴极位于所述衬底远离所述外延层的一侧，所述阳极位于所述第二金属层远离所述外延层的一侧。
2.根据权利要求1所述的肖特基二极管，其特征在于，所述第二子区域的面积大于所述结型场效应区的面积。
3.根据权利要求1所述的肖特基二极管，其特征在于，所述第一金属层在所述衬底上的正投影，位于所述第二子区域在所述衬底上的正投影范围内。
4.根据权利要求1或3所述的肖特基二极管，其特征在于，所述第二子区域具有朝向所述衬底的凸起，以及环绕所述凸起的环绕部，所述凸起的宽度大于所述环绕部的宽度。
5.根据权利要求4所述的肖特基二极管，其特征在于，所述外延层远离所述衬底的一侧具有凹槽，所述凹槽在所述衬底上的正投影，与所述凸起在所述衬底上的正投影重合。
6.根据权利要求5所述的肖特基二极管，其特征在于，所述第一金属层设置在所述凹槽中。
7.根据权利要求4所述的肖特基二极管，其特征在于，所述第二子区域具有多个所述凸起，多个所述凸起在沿所述外延层厚度的方向上依次排列且连通。
8.根据权利要求7所述的肖特基二极管，其特征在于，每个所述凸起的深度小于1微米。
9.根据权利要求4所述的肖特基二极管，其特征在于，所述结型场效应区和所述第二掺杂类型区位于所述肖特基二极管的有源区内，在所述有源区内，所述结型场效应区的总面积大于所述凸起的总面积。
10.根据权利要求1所述的肖特基二极管，其特征在于，所述结型场效应区的掺杂浓度大于等于所述漂移区的掺杂浓度。
11.一种制作肖特基二极管的方法，其特征在于，包括：
在衬底的一侧形成外延层，在所述外延层中形成漂移区、第二掺杂类型区和多个孤立的结型场效应区，所述漂移区和所述结型场效应区具有第一掺杂类型，所述第二掺杂类型区和所述结型场效应区位于所述漂移区远离所述衬底的一侧，所述第二掺杂类型区环绕所述结型场效应区设置且连通，所述第二掺杂类型区包括第一子区域和第二子区域，所述第一子区域和所述第二子区域分别位于相邻两个所述结型场效应区之间，且所述第二子区域的面积大于所述第一子区域的面积；
在所述外延层远离所述衬底的一侧形成第一金属层，所述第一金属层与所述第二掺杂类型区形成欧姆接触；
形成覆盖所述外延层和所述第一金属层的第二金属层，所述第二金属层与所述结型场效应区形成肖特基接触；
形成阳极和阴极，所述阴极位于所述衬底远离所述外延层的一侧，所述阳极位于所述第二金属层远离所述外延层的一侧。
12.根据权利要求11所述的方法，其特征在于，所述第二子区域具有朝向所述衬底的凸起，形成所述第二掺杂类型区包括：
在所述外延层远离所述衬底的一侧形成凹槽；
基于预定形状的掩膜，对所述外延层的预定区域进行离子注入掺杂并退火，以形成所述第二掺杂类型区，并形成所述凸起，
其中，所述预定区域包括所述凹槽，所述凸起在所述衬底上的正投影，与所述凹槽在所述衬底上的正投影重合，所述掩膜的遮挡区在所述衬底上的正投影，与所述结型场效应区在所述衬底上的正投影重合。
CN202011018692.4A 2020-09-24 2020-09-24 肖特基二极管及其制作方法 Pending CN112201698A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011018692.4A CN112201698A (zh) 2020-09-24 2020-09-24 肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011018692.4A CN112201698A (zh) 2020-09-24 2020-09-24 肖特基二极管及其制作方法

Publications (1)

Publication Number Publication Date
CN112201698A true CN112201698A (zh) 2021-01-08

Family

ID=74007171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011018692.4A Pending CN112201698A (zh) 2020-09-24 2020-09-24 肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN112201698A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779689A (zh) * 2023-08-24 2023-09-19 珠海格力电子元器件有限公司 Mps二极管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779689A (zh) * 2023-08-24 2023-09-19 珠海格力电子元器件有限公司 Mps二极管及其制作方法

Similar Documents

Publication Publication Date Title
KR100765924B1 (ko) 트렌치 쇼트키 정류기 및 이 정류기를 형성하는 방법
US9059284B2 (en) Semiconductor device
US10847659B2 (en) Termination structure for insulated gate semiconductor device and method
US7183575B2 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US9018698B2 (en) Trench-based device with improved trench protection
US20150144965A1 (en) Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device
US11380805B2 (en) Termination structure for insulated gate semiconductor device and method
US8105911B2 (en) Bipolar junction transistor guard ring structures and method of fabricating thereof
KR20220070882A (ko) Mosfet 소자 및 그 제조 방법
JP4440542B2 (ja) トレンチショットキーバリア整流器、及びその製造方法
KR102281493B1 (ko) 전력 반도체 소자 및 그 제조 방법
US11888037B2 (en) Self-aligned field plate mesa FPM SiC schottky barrier diode
CN112201698A (zh) 肖特基二极管及其制作方法
CN116779648A (zh) 一种肖特基二极管版图结构及其制作方法
TWI790141B (zh) 寬能隙半導體元件與其製造方法
CN213184303U (zh) 肖特基二极管
CN111164759A (zh) 具有高电流容量的馈线设计
US11769841B2 (en) Junction barrier Schottky diode device and method for fabricating the same
US20230420577A1 (en) Semiconductor device with selectively grown field oxide layer in edge termination region
JP7479157B2 (ja) ダイオード
KR20160116294A (ko) 쇼트키 다이오드
CN115799300A (zh) 功率半导体器件及其制备方法
CN117790583A (zh) 碳化硅半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210723

Address after: 241002 1804 floor, building 3, Service Outsourcing Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province

Applicant after: Anhui Xinta Electronic Technology Co.,Ltd.

Address before: 241003 104-1, building 1, science and Technology Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province

Applicant before: Wuhu Qiyuan microelectronics technology partnership (L.P.)

TA01 Transfer of patent application right