CN112201570A - 一种减少光刻胶中毒的工艺方法 - Google Patents

一种减少光刻胶中毒的工艺方法 Download PDF

Info

Publication number
CN112201570A
CN112201570A CN202011014995.9A CN202011014995A CN112201570A CN 112201570 A CN112201570 A CN 112201570A CN 202011014995 A CN202011014995 A CN 202011014995A CN 112201570 A CN112201570 A CN 112201570A
Authority
CN
China
Prior art keywords
nitrogen
silicon carbide
doped silicon
carbide film
plasma treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011014995.9A
Other languages
English (en)
Inventor
魏想
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011014995.9A priority Critical patent/CN112201570A/zh
Publication of CN112201570A publication Critical patent/CN112201570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种减少光刻胶中毒的工艺方法，提供半导体结构，在半导体结构上沉积掺氮碳化硅薄膜；对掺氮碳化硅薄膜进行硅烷等离子体处理；对掺氮碳化硅薄膜进行氧气等离子体处理。本发明的工艺方法在形成掺氮碳化硅薄膜后，增加硅烷等离子体后处理以防止氮活性组分扩散从而减少光刻胶中毒，使可游离活性氮组分与硅自由基结合生成硅氮键合的较为稳定的氮化硅成份分布于掺氮碳化硅薄膜内部与表面，可以有效地抑制掺氮碳化硅中活性氮组分的扩散，从而可减小光刻胶中毒现象；之后增加氧气等离子体后处理去除多余的硅自由基避免形成不规则成核的颗粒缺陷。

Description

一种减少光刻胶中毒的工艺方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种减少光刻胶中毒的工艺方法。
背景技术
随着集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运用到器件制造工艺中，用以改善器件性能，碳氮化硅(NDC)以其具有同氧化硅薄膜之间有着较大的刻蚀选择比的特性，使得NDC被广泛应用在90/55/40/28/14nm等各技术节点中作为刻蚀阻挡层以及刻蚀硬掩膜层，随着各个技术节点的关键尺寸持续减小，对光刻准确度需求便愈来愈高，众所周知，氮活性组分可以使光刻胶中毒，从而大大会大大影响光刻胶定义图形的准确度。
因此，需要提出一种新的工艺方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种减少光刻胶中毒的工艺方法，用于解决现有技术中由于碳氮化硅中的氮活性组分可以使光刻胶中毒，从而导致影响光刻胶定义图形准确度的问题。
为实现上述目的及其他相关目的，本发明提供一种减少光刻胶中毒的工艺方法，该工艺方法至少包括以下步骤：
步骤一、提供半导体结构，在所述半导体结构上沉积掺氮碳化硅薄膜；
步骤二、对所述掺氮碳化硅薄膜进行硅烷等离子体处理，并且所述硅烷等离子体处理的压力为1-3torr；通入的氦流量为1000-10000sccm；通入的硅烷流量100-1000sccm；所述硅烷等离子体处理的环境温度为350-400℃；
步骤三、对所述掺氮碳化硅薄膜进行氧气等离子体处理，并且所述氧气等离子体处理的压力为1-3torr；通入的氦流量为1000-10000sccm；通入的氧气流量为100-1000sccm；所述氧气等离子体处理的环境温度为350-400℃。
优选地，步骤一中的所述半导体结构为半导体衬底。
优选地，步骤一中在所述半导体衬底上沉积所述掺氮碳化硅薄膜作为刻蚀阻挡层。
优选地，步骤一中的所述半导体结构包括：半导体衬底；位于所述半导体衬底上的介电层，贯通所述介电层的金属线。
优选地，步骤一中在所述半导体结构上沉积所述掺氮碳化硅薄膜作为刻蚀阻挡层。
优选地，步骤一中的所述半导体结构中至少包括介电层。
优选地，步骤一种在所述半导体结构的所述介电层上沉积所述掺氮碳化硅薄膜作为硬掩膜层。
优选地，步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的高频射频为100-1000瓦特。
优选地，步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的低频射频为100-1000瓦特。
优选地，步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理的时间为1-20秒。
优选地，步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体处理采用的高频射频为100-1000瓦特。
优选地，步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体的处理时间为1-20秒。
如上所述，本发明的减少光刻胶中毒的工艺方法，具有以下有益效果：本发明的工艺方法在形成掺氮碳化硅薄膜后，增加硅烷等离子体后处理以防止氮活性组分扩散从而减少光刻胶中毒，使可游离活性氮组分与硅自由基结合生成硅氮键合的较为稳定的氮化硅成份分布于掺氮碳化硅薄膜内部与表面，可以有效地抑制掺氮碳化硅中活性氮组分的扩散，从而可减小光刻胶中毒现象；之后增加氧气等离子体后处理去除多余的硅自由基避免形成不规则成核的颗粒缺陷。
附图说明
图1显示为本发明的减少光刻胶中毒的工艺方法流程图；
图2显示为本发明的实施例一中的半导体衬底上形成掺氮碳化硅薄膜后的结构示意图；
图3显示为本发明的实施例二中的半导体结构上形成掺氮碳化硅薄膜后的结构示意图；
图4显示为本发明的实施例三中的半导体结构上形成掺氮碳化硅薄膜后的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
步骤一、提供半导体结构，在所述半导体结构上沉积掺氮碳化硅薄膜；本发明进一步地，本实施例的步骤一中的所述半导体结构为半导体衬底。如图2所示，图2显示为本发明的实施例一中的半导体衬底上形成掺氮碳化硅薄膜后的结构示意图。本实施例的步骤一提供所述半导体衬底01，在所述半导体衬底01上沉积所述掺氮碳化硅薄膜02，本发明进一步地，步骤一中在所述半导体衬底01上沉积所述掺氮碳化硅薄膜02作为刻蚀阻挡层。
步骤二、对所述掺氮碳化硅薄膜进行硅烷等离子体处理，并且所述硅烷等离子体处理的压力为1-3torr(托，真空压强单位)；通入的氦流量为1000-10000sccm(standardcubic centimeter per minute，每分钟立方厘米)；通入的硅烷流量100-1000sccm(standard cubic centimeter per minute，每分钟立方厘米)；所述硅烷等离子体处理的环境温度为350-400℃。
本发明进一步地，本实施例的步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的高频射频为100-1000瓦特。再进一步地，本实施例的步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的低频射频为100-1000瓦特。更进一步地，本实施例的步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理的时间为1-20秒。
本发明的步骤二对所述掺氮碳化硅薄膜进行硅烷等离子体处理，以防止氮活性组分扩散从而减少光刻胶中毒。
步骤三、对所述掺氮碳化硅薄膜进行氧气等离子体处理，并且所述氧气等离子体处理的压力为1-3torr(托，真空压强单位)；通入的氦流量为1000-10000sccm(standardcubic centimeter per minute，每分钟立方厘米)；通入的氧气流量为100-1000sccm(standard cubic centimeter per minute，每分钟立方厘米)；所述氧气等离子体处理的环境温度为350-400℃。
本发明进一步地，本实施例的步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体处理采用的高频射频为100-1000瓦特。本发明再进一步地，本实施例的步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体的处理时间为1-20秒。
本发明的步骤三对所述掺氮碳化硅薄膜进行氧气等离子体处理，用来去除多余的硅自由基，可以避免不规则成核形成的颗粒缺陷。
实施例二
步骤一、提供半导体结构，在所述半导体结构上沉积掺氮碳化硅薄膜；本发明进一步地，本实施例的步骤一中的所述半导体结构包括：半导体衬底；位于所述半导体衬底上的介电层，贯通所述介电层的金属线。如图3所示，图3显示为本发明的实施例二中的半导体结构上形成掺氮碳化硅薄膜后的结构示意图。本实施例的步骤一提供所述半导体结构，所述半导体结构包括半导体衬底，位于所述半导体衬底上的介电层04，贯通所述介电层04的金属线03；所述掺氮碳化硅薄膜02沉积于所述半导体结构上表面。
本发明进一步地，步骤一中在所述半导体结构上沉积所述掺氮碳化硅薄膜02作为刻蚀阻挡层。
步骤二、对所述掺氮碳化硅薄膜进行硅烷等离子体处理，并且所述硅烷等离子体处理的压力为1-3torr(托，真空压强单位)；通入的氦流量为1000-10000sccm(standardcubic centimeter per minute，每分钟立方厘米)；通入的硅烷流量100-1000sccm(standard cubic centimeter per minute，每分钟立方厘米)；所述硅烷等离子体处理的环境温度为350-400℃。
本发明进一步地，本实施例的步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的高频射频为100-1000瓦特。再进一步地，本实施例的步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的低频射频为100-1000瓦特。更进一步地，本实施例的步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理的时间为1-20秒。本发明的步骤二对所述掺氮碳化硅薄膜进行硅烷等离子体处理，以防止氮活性组分扩散从而减少光刻胶中毒。
步骤三、对所述掺氮碳化硅薄膜进行氧气等离子体处理，并且所述氧气等离子体处理的压力为1-3torr(托，真空压强单位)；通入的氦流量为1000-10000sccm(standardcubic centimeter per minute，每分钟立方厘米)；通入的氧气流量为100-1000sccm(standard cubic centimeter per minute，每分钟立方厘米)；所述氧气等离子体处理的环境温度为350-400℃。
本发明进一步地，本实施例的步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体处理采用的高频射频为100-1000瓦特。本发明再进一步地，本实施例的步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体的处理时间为1-20秒。本发明的步骤三对所述掺氮碳化硅薄膜进行氧气等离子体处理，用来去除多余的硅自由基，可以避免不规则成核形成的颗粒缺陷。
实施例三
步骤一、提供半导体结构，在所述半导体结构上沉积掺氮碳化硅薄膜；本发明进一步地，本实施例的步骤一中的所述半导体结构至少包括介电层。如图4所示，图4显示为本发明的实施例三中的半导体结构上形成掺氮碳化硅薄膜后的结构示意图。
本实施例的步骤一提供所述半导体结构，所述半导体结构在本实施例中包括半导体衬底、位于所述半导体衬底上的介电层04，贯通所述介电层04的金属线03，沉积于所述介电层04以及所述金属线03上表面的掺氮碳化硅薄膜02；位于所述掺氮碳化硅薄膜02上表面的介电层05,；本实施例的步骤一中在所述半导体结构的所述介电层05上沉积掺氮碳化硅薄膜06；
本发明进一步地，步骤一中在所述半导体结构上沉积所述掺氮碳化硅薄膜06作为硬掩膜层。
步骤二、对所述掺氮碳化硅薄膜进行硅烷等离子体处理，并且所述硅烷等离子体处理的压力为1-3torr(托，真空压强单位)；通入的氦流量为1000-10000sccm(standardcubic centimeter per minute，每分钟立方厘米)；通入的硅烷流量100-1000sccm(standard cubic centimeter per minute，每分钟立方厘米)；所述硅烷等离子体处理的环境温度为350-400℃。
本发明进一步地，本实施例的步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的高频射频为100-1000瓦特。再进一步地，本实施例的步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的低频射频为100-1000瓦特。更进一步地，本实施例的步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理的时间为1-20秒。本发明的步骤二对所述掺氮碳化硅薄膜进行硅烷等离子体处理，以防止氮活性组分扩散从而减少光刻胶中毒。
步骤三、对所述掺氮碳化硅薄膜进行氧气等离子体处理，并且所述氧气等离子体处理的压力为1-3torr(托，真空压强单位)；通入的氦流量为1000-10000sccm(standardcubic centimeter per minute，每分钟立方厘米)；通入的氧气流量为100-1000sccm(standard cubic centimeter per minute，每分钟立方厘米)；所述氧气等离子体处理的环境温度为350-400℃。
本发明进一步地，本实施例的步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体处理采用的高频射频为100-1000瓦特。本发明再进一步地，本实施例的步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体的处理时间为1-20秒。本发明的步骤三对所述掺氮碳化硅薄膜进行氧气等离子体处理，用来去除多余的硅自由基，可以避免不规则成核形成的颗粒缺陷。
综上所述，本发明的工艺方法在形成掺氮碳化硅薄膜后，增加硅烷等离子体后处理以防止氮活性组分扩散从而减少光刻胶中毒，使可游离活性氮组分与硅自由基结合生成硅氮键合的较为稳定的氮化硅成份分布于掺氮碳化硅薄膜内部与表面，可以有效地抑制掺氮碳化硅中活性氮组分的扩散，从而可减小光刻胶中毒现象；之后增加氧气等离子体后处理去除多余的硅自由基避免形成不规则成核的颗粒缺陷。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种减少光刻胶中毒的工艺方法，其特征在于，该工艺方法至少包括以下步骤：
步骤一、提供半导体结构，在所述半导体结构上沉积掺氮碳化硅薄膜；
步骤二、对所述掺氮碳化硅薄膜进行硅烷等离子体处理，并且所述硅烷等离子体处理的压力为1-3torr；通入的氦流量为1000-10000sccm；通入的硅烷流量100-1000sccm；
所述硅烷等离子体处理的环境温度为350-400℃；
步骤三、对所述掺氮碳化硅薄膜进行氧气等离子体处理，并且所述氧气等离子体处理的压力为1-3torr；通入的氦流量为1000-10000sccm；通入的氧气流量为100-1000sccm；所述氧气等离子体处理的环境温度为350-400℃。
2.根据权利要求1所述的减少光刻胶中毒的工艺方法，其特征在于：步骤一中的所述半导体结构为半导体衬底。
3.根据权利要求2所述的减少光刻胶中毒的工艺方法，其特征在于：步骤一中在所述半导体衬底上沉积所述掺氮碳化硅薄膜作为刻蚀阻挡层。
4.根据权利要求1所述的减少光刻胶中毒的工艺方法，其特征在于：步骤一中的所述半导体结构包括：半导体衬底；位于所述半导体衬底上的介电层，贯通所述介电层的金属线。
5.根据权利要求4所述的减少光刻胶中毒的工艺方法，其特征在于：步骤一中在所述半导体结构上沉积所述掺氮碳化硅薄膜作为刻蚀阻挡层。
6.根据权利要求1所述的减少光刻胶中毒的工艺方法，其特征在于：步骤一中的所述半导体结构中至少包括介电层。
7.根据权利要求6所述的减少光刻胶中毒的工艺方法，其特征在于：步骤一中在所述半导体结构的所述介电层上沉积所述掺氮碳化硅薄膜作为硬掩膜层。
8.根据权利要求1所述的减少光刻胶中毒的工艺方法，其特征在于：步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的高频射频为100-1000瓦特。
9.根据权利要求1所述的减少光刻胶中毒的工艺方法，其特征在于：步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理采用的低频射频为100-1000瓦特。
10.根据权利要求1所述的减少光刻胶中毒的工艺方法，其特征在于：步骤二中对所述掺氮碳化硅薄膜进行硅烷等离子体处理的时间为1-20秒。
11.根据权利要求1所述的减少光刻胶中毒的工艺方法，其特征在于：步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体处理采用的高频射频为100-1000瓦特。
12.根据权利要求1所述的减少光刻胶中毒的工艺方法，其特征在于：步骤三中对所述掺氮碳化硅薄膜进行氧气等离子体的处理时间为1-20秒。
CN202011014995.9A 2020-09-24 2020-09-24 一种减少光刻胶中毒的工艺方法 Pending CN112201570A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011014995.9A CN112201570A (zh) 2020-09-24 2020-09-24 一种减少光刻胶中毒的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011014995.9A CN112201570A (zh) 2020-09-24 2020-09-24 一种减少光刻胶中毒的工艺方法

Publications (1)

Publication Number Publication Date
CN112201570A true CN112201570A (zh) 2021-01-08

Family

ID=74016178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011014995.9A Pending CN112201570A (zh) 2020-09-24 2020-09-24 一种减少光刻胶中毒的工艺方法

Country Status (1)

Country Link
CN (1) CN112201570A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394080A (zh) * 2021-05-10 2021-09-14 上海华力集成电路制造有限公司 双重图形工艺减少光刻胶中毒的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309418A (zh) * 2000-01-19 2001-08-22 特利康控股有限公司 在基片上成膜的方法和装置
US20030003765A1 (en) * 2001-06-28 2003-01-02 Gibson Gerald W. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
CN1493087A (zh) * 2000-12-26 2004-04-28 ����Τ�����ʹ�˾ 消去光刻胶与osg之间的反应的方法
CN101593689A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 光刻图案的形成方法和双镶嵌结构的制造方法
CN102437093A (zh) * 2011-08-04 2012-05-02 上海华力微电子有限公司 一种避免光阻中毒的碳化硅薄膜制备新方法
CN102683199A (zh) * 2012-05-28 2012-09-19 上海华力微电子有限公司 碳化硅薄膜制作方法以及金属阻挡层制作方法
CN107578982A (zh) * 2016-07-01 2018-01-12 朗姆研究公司 用于沉积阻挡层以防止光致抗蚀剂中毒的衬底处理方法
CN110313051A (zh) * 2016-12-16 2019-10-08 朗姆研究公司 使用远程等离子体处理使碳化硅膜致密化

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309418A (zh) * 2000-01-19 2001-08-22 特利康控股有限公司 在基片上成膜的方法和装置
CN1493087A (zh) * 2000-12-26 2004-04-28 ����Τ�����ʹ�˾ 消去光刻胶与osg之间的反应的方法
US20030003765A1 (en) * 2001-06-28 2003-01-02 Gibson Gerald W. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
CN101593689A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 光刻图案的形成方法和双镶嵌结构的制造方法
CN102437093A (zh) * 2011-08-04 2012-05-02 上海华力微电子有限公司 一种避免光阻中毒的碳化硅薄膜制备新方法
CN102683199A (zh) * 2012-05-28 2012-09-19 上海华力微电子有限公司 碳化硅薄膜制作方法以及金属阻挡层制作方法
CN107578982A (zh) * 2016-07-01 2018-01-12 朗姆研究公司 用于沉积阻挡层以防止光致抗蚀剂中毒的衬底处理方法
CN110313051A (zh) * 2016-12-16 2019-10-08 朗姆研究公司 使用远程等离子体处理使碳化硅膜致密化

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394080A (zh) * 2021-05-10 2021-09-14 上海华力集成电路制造有限公司 双重图形工艺减少光刻胶中毒的方法

Similar Documents

Publication Publication Date Title
US7314838B2 (en) Method for forming a high density dielectric film by chemical vapor deposition
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
JPH0786242A (ja) 半導体装置の製造方法
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
US8138096B2 (en) Plasma etching method
US20050032367A1 (en) Passivation processes for use with metallization techniques
US6531755B1 (en) Semiconductor device and manufacturing method thereof for realizing high packaging density
CN108565216A (zh) 双大马士革通孔工艺的返工方法
JP3400918B2 (ja) 半導体装置の製造方法
CN112201570A (zh) 一种减少光刻胶中毒的工艺方法
JP3472196B2 (ja) エッチング方法及びそれを用いた半導体装置の製造方法
JPWO2007135906A1 (ja) 層間絶縁膜のドライエッチング方法
JP3038953B2 (ja) 配線形成方法
JP2950110B2 (ja) プラズマエッチング方法
JPH04264729A (ja) 金属薄膜の平坦化形成方法
CN112038286A (zh) 改善铜互连工艺中丘状凸起缺陷的方法
CN115050694A (zh) 一种改善丘状凸起缺陷的工艺方法
CN108666209B (zh) 一种半导体衬底的制作方法
CN112760615A (zh) 一种二氧化硅薄膜及其低温制备方法
CN113936996A (zh) 一种改善双大马士革刻蚀工艺中光刻胶厚度不足的方法
US6150285A (en) Method for simultaneous deposition and sputtering of TEOS
US20240222132A1 (en) DENSIFICATION AND REDUCTION OF SELECTIVELY DEPOSITED Si PROTECTIVE LAYER FOR MASK SELECTIVITY IMPROVEMENT IN HAR ETCHING
JPH1012734A (ja) 半導体装置の製造方法
TW408370B (en) A method for improving the consistence of L-L capacitance of the high-density plasma enhanced chemical vapor deposition (HDP-CVD) layer
CN117096102B (zh) 一种干法刻蚀通孔的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210108

RJ01 Rejection of invention patent application after publication