CN113394080A - 双重图形工艺减少光刻胶中毒的方法 - Google Patents
双重图形工艺减少光刻胶中毒的方法 Download PDFInfo
- Publication number
- CN113394080A CN113394080A CN202110504900.XA CN202110504900A CN113394080A CN 113394080 A CN113394080 A CN 113394080A CN 202110504900 A CN202110504900 A CN 202110504900A CN 113394080 A CN113394080 A CN 113394080A
- Authority
- CN
- China
- Prior art keywords
- layer
- patterning process
- double patterning
- photoresist poisoning
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 230000008569 process Effects 0.000 title claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 38
- 238000000059 patterning Methods 0.000 title claims abstract description 35
- 231100000572 poisoning Toxicity 0.000 title claims abstract description 35
- 230000000607 poisoning effect Effects 0.000 title claims abstract description 35
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910000077 silane Inorganic materials 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000009832 plasma treatment Methods 0.000 claims abstract description 14
- 238000013461 design Methods 0.000 claims abstract description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 230000009977 dual effect Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 12
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 12
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 238000012938 design process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002574 poison Substances 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种双重图形工艺减少光刻胶中毒的方法，包括以下步骤：按设计流片流程依次沉积第一NDC层、TEOS层、ULK层、第二NDC层、第一NFDARC层、TIN层和第二NFDARC层；双重硬掩膜曝光，第一重通孔曝光刻蚀,使第二NDC层裸露在第一重通孔侧壁；执行硅烷等离子体处理；执行后续设计流片流程。本发明通过对第一重通孔刻蚀后裸露的掺氮碳化硅薄膜做后处理来获取氮组分更稳定的掺氮碳化硅薄膜从而减少光刻胶中毒，使可游离活性氮组分与硅自由基结合生成硅氮键合的较为稳定的氮化硅成份分布于掺氮碳化硅薄膜内部与表面，进而有效地抑制掺氮碳化硅中活性氮组分的扩散，从而可减小光刻胶中毒现象。本发明能提高图形定义的准确性,使器件能满足设计要求，提高器件性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种用于双重图形工艺减少光刻胶中毒的工艺方法。
背景技术
随着集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运用到器件制造工艺中，用以改善器件性能，NDC(碳氮化硅)以其具有同氧化硅薄膜之间有着较大的刻蚀选择比的特性，使得NDC被广泛应用在55nm、40nm、28nm、22nm、14nm、7nm及以下等各技术节点中作为刻蚀阻挡层以及刻蚀硬掩膜层。
随着各个技术节点的关键尺寸持续减小，对光刻准确度需求便愈来愈高，到22nm、14nm、7nm及以下技术节点阶段，双重图形工艺被广泛应用。双重图形工艺是将同一层较密集的图形拆分到两张光罩经过两次曝光刻蚀而最终获得全部图形的技术。双重图形工艺要求只有当两次曝光刻蚀出的图形之间具备较好的匹配度时，才能较好的匹配两次曝光刻蚀得到电路的电性。众所周知，掺氮碳化硅中活性氮组分的扩散可以使光刻胶中毒，从而大大会大大影响光刻胶定义图形的准确度；例如，光刻胶中毒造成图形定义准确度不足，导致双重通孔之间关键尺寸缩小，无法满足设计要求，严重影响器件性能。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种用于双重图形工艺，能避免掺氮碳化硅中活性氮组分扩散造成光刻胶中毒的方法。
为解决上述技术问题，本发明提供的双重图形工艺减少光刻胶中毒的方法，包括以下步骤：
S1，按设计流片流程依次沉积第一NDC层、TEOS(氧化石墨烯)层、ULK(超低k电介质)层、第二NDC层、第一NFDARC(无氮抗反射涂层)层、TIN层和第二NFDARC层；
S2，双重硬掩膜曝光，第一重通孔曝光刻蚀,使第二NDC层裸露在第一重通孔侧壁；
S3，执行硅烷等离子体处理；
S4，执行后续设计流片流程。
可选择的，进一步改进所述的双重图形工艺减少光刻胶中毒的方法，所述第二NDC层作为硬掩膜层。
可选择的，进一步改进所述的双重图形工艺减少光刻胶中毒的方法，步骤S3中，所述硅烷等离子体处理压力范围为1torr-3torr(托，真空压强单位)。
可选择的，进一步改进所述的双重图形工艺减少光刻胶中毒的方法，步骤S3中，所述硅烷等离子体处理通入的氦流量为1000sccm-10000sccm(standard cubic centimeterper minute，每分钟立方厘米)。
可选择的，进一步改进所述的双重图形工艺减少光刻胶中毒的方法，步骤S3中，所述硅烷等离子体处理通入硅烷流量100sccm-1000sccm。
可选择的，进一步改进所述的双重图形工艺减少光刻胶中毒的方法，步骤S3中，所述硅烷等离子体处理温度范围为350℃-400℃。
可选择的，进一步改进所述的双重图形工艺减少光刻胶中毒的方法，步骤S3中，所述硅烷等离子体处理采用的高频射频范围约为100瓦特-1000瓦特。
可选择的，进一步改进所述的双重图形工艺减少光刻胶中毒的方法，步骤S3中，所述硅烷等离子体处理采用的低频射频范围约为100瓦特-1000瓦特。
可选择的，进一步改进所述的双重图形工艺减少光刻胶中毒的方法，步骤S3中，所述硅烷等离子体处理持续时间范围约为5秒-20秒。
可选择的，进一步改进所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：其能用于22nm、14nm和7nm及以下的双重图形工艺。
本发明的提供的双重图形工艺减少光刻胶中毒的方法，至少具有以下有益效果：
按现有/设计流片流程依次沉积第一NDC层、TEOS层、ULK层、第二NDC层、第一NFDARC层、TIN层和第二NFDARC层后，双重硬掩膜曝光，第一重通孔曝光刻蚀,使第二NDC层裸露在第一重通孔侧壁。通过对第一重通孔刻蚀后裸露的掺氮碳化硅薄膜做后处理来获取氮组分更稳定的掺氮碳化硅薄膜从而减少光刻胶中毒，使可游离活性氮组分与硅自由基结合生成硅氮键合的较为稳定的氮化硅成份分布于掺氮碳化硅薄膜内部与表面，进而有效地抑制掺氮碳化硅中活性氮组分的扩散，从而可减小光刻胶(PR)中毒现象。经过验证，采用本发明的技术方案，两重通孔之间的关键尺寸(CD)从相差3nm减小到仅相差0.1nm，提高图形定义的准确性,使器件能满足设计要求，提高器件性能。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明流程示意图。
图2是发明中间结构示意图一。
图3是发明中间结构示意图二。
图4是发明中间结构示意图三。
图5是发明中间结构示意图五。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
应当理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者可以存在中间元件。不同的是，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。在全部附图中，相同的附图标记始终表示相同的元件。如在这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。
第一实施例：
如图1所示，本发明提供一种双重图形工艺减少光刻胶中毒的方法，包括以下步骤：
S1，按设计流片流程依次沉积第一NDC层、TEOS层、ULK层、第二NDC层、第一NFDARC层、TIN层和第二NFDARC层；
S2,双重硬掩膜曝光，第一重通孔曝光刻蚀,使第二NDC层裸露在第一重通孔侧壁；
S3，执行硅烷等离子体处理；
S4，执行后续设计流片流程。
此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、参数、组件、区域、层和/或部分，但是这些元件、参数、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、参数、组件、区域、层或部分与另一个元件、参数、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、参数、组件、区域、层或部分也可以被称作第二元件、参数、组件、区域、层或部分。
第二实施例：
本发明提供一种双重图形工艺减少光刻胶中毒的方法，包括以下步骤：
S1，如图2所示，按设计流片流程依次沉积第一NDC层、TEOS层、ULK层、第二NDC层、第一NFDARC层、TIN层和第二NFDARC层，所述第二NDC层作为硬掩膜层；
S2，如图3和图4所示，双重硬掩膜曝光，第一重通孔曝光刻蚀,使第二NDC层裸露在第一重通孔侧壁；
S3，执行硅烷等离子体处理；
S4，执行后续设计流片流程。
其中，所述硅烷等离子体处理压力范围为1torr-3torr，通入的氦流量为，通入硅烷流量100sccm-1000sccm，温度范围为350℃-400℃，高频射频范围约为100瓦特-1000瓦特，低频射频范围约为100瓦特-1000瓦特，时间范围约为5秒-20秒。
第三实施例：
本发明提供一种双重图形工艺减少光刻胶中毒的方法，包括以下步骤：
S1，如图2所示，按设计流片流程依次沉积第一NDC层、TEOS层、ULK层、第二NDC层、第一NFDARC层、TIN层和第二NFDARC层，所述第二NDC层作为硬掩膜层；
S2，如图3和图4所示，双重硬掩膜曝光，第一重通孔曝光刻蚀,使第二NDC层裸露在第一重通孔侧壁；
S3，执行硅烷等离子体处理；
S4，执行后续设计流片流程。
其中，所述硅烷等离子体处理压力范围为1torr、2torr或3torr，通入的氦流量为，通入硅烷流量100sccm、200sccm、300sccm、400sccm、500sccm、600sccm、700sccm、800sccm、900sccm或1000sccm，温度范围为350℃、360℃、370℃、380℃、390℃或400℃，高频射频范围约为100瓦特、200瓦特、300瓦特、400瓦特、500瓦特、600瓦特、700瓦特、800瓦特、900瓦特或1000瓦特，低频射频范围约为100瓦特、200瓦特、300瓦特、400瓦特、500瓦特、600瓦特、700瓦特、800瓦特、900瓦特或1000瓦特，时间范围约为5秒、10秒、15秒或20秒。
进一步的，上述第一实施例～第三实施例任意一项所述的双重图形工艺减少光刻胶中毒的方法，其能用于22nm、14nm和7nm及以下的双重图形工艺。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种双重图形工艺减少光刻胶中毒的方法，其特征在于，包括以下步骤：
S1，按设计流片流程依次沉积第一NDC层、TEOS层、ULK层、第二NDC层、第一NFDARC层、TIN层和第二NFDARC层；
S2,双重硬掩膜曝光，第一重通孔曝光刻蚀,使第二NDC层裸露在第一重通孔侧壁；
S3，执行硅烷等离子体处理；
S4，执行后续设计流片流程。
2.如权利要求1所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：所述第二NDC层作为硬掩膜层。
3.如权利要求1所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：步骤S3中，所述硅烷等离子体处理压力范围为1torr-3torr。
4.如权利要求1所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：步骤S3中，所述硅烷等离子体处理通入的氦流量为1000sccm-10000sccm。
5.如权利要求1所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：步骤S3中，所述硅烷等离子体处理通入硅烷流量100sccm-1000sccm。
6.如权利要求1所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：步骤S3中，所述硅烷等离子体处理温度范围为350℃-400℃。
7.如权利要求1所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：步骤S3中，所述硅烷等离子体处理采用的高频射频范围约为100瓦特-1000瓦特。
8.如权利要求1所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：步骤S3中，所述硅烷等离子体处理采用的低频射频范围约为100瓦特-1000瓦特。
9.如权利要求1所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：步骤S3中，所述硅烷等离子体处理持续时间范围约为5秒-20秒。
10.如权利要求1-9任意一项所述的双重图形工艺减少光刻胶中毒的方法，其特征在于：其能用于22nm、14nm和7nm及以下的双重图形工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110504900.XA CN113394080A (zh) | 2021-05-10 | 2021-05-10 | 双重图形工艺减少光刻胶中毒的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110504900.XA CN113394080A (zh) | 2021-05-10 | 2021-05-10 | 双重图形工艺减少光刻胶中毒的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113394080A true CN113394080A (zh) | 2021-09-14 |
Family
ID=77616849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110504900.XA Pending CN113394080A (zh) | 2021-05-10 | 2021-05-10 | 双重图形工艺减少光刻胶中毒的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394080A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030077916A1 (en) * | 2001-10-11 | 2003-04-24 | Applied Materials, Inc. | Method of eliminating photoresist poisoning in damascene applications |
| US20040253784A1 (en) * | 2001-06-28 | 2004-12-16 | Lsi Logic Corporation | Dual layer barrier film techniques to prevent resist poisoning |
| JP2006073569A (ja) * | 2004-08-31 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| EP1646083A1 (en) * | 2004-10-08 | 2006-04-12 | Interuniversitair Microelektronica Centrum ( Imec) | Alternative dual damascene patterning approach |
| JP2006269580A (ja) * | 2005-03-23 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US20060264033A1 (en) * | 2005-04-11 | 2006-11-23 | Olmen Jan V | Dual damascene patterning method |
| CN101859727A (zh) * | 2009-04-01 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 内连线结构 |
| CN102412189A (zh) * | 2011-05-13 | 2012-04-11 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的通孔介电阻挡层的制作方法 |
| CN102437093A (zh) * | 2011-08-04 | 2012-05-02 | 上海华力微电子有限公司 | 一种避免光阻中毒的碳化硅薄膜制备新方法 |
| CN108565216A (zh) * | 2018-05-31 | 2018-09-21 | 上海华力集成电路制造有限公司 | 双大马士革通孔工艺的返工方法 |
| CN110660733A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力集成电路制造有限公司 | 光刻工艺方法和双大马士革工艺方法 |
| CN112201570A (zh) * | 2020-09-24 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种减少光刻胶中毒的工艺方法 |
-
2021
- 2021-05-10 CN CN202110504900.XA patent/CN113394080A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040253784A1 (en) * | 2001-06-28 | 2004-12-16 | Lsi Logic Corporation | Dual layer barrier film techniques to prevent resist poisoning |
| US20030077916A1 (en) * | 2001-10-11 | 2003-04-24 | Applied Materials, Inc. | Method of eliminating photoresist poisoning in damascene applications |
| JP2006073569A (ja) * | 2004-08-31 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| EP1646083A1 (en) * | 2004-10-08 | 2006-04-12 | Interuniversitair Microelektronica Centrum ( Imec) | Alternative dual damascene patterning approach |
| JP2006269580A (ja) * | 2005-03-23 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US20060264033A1 (en) * | 2005-04-11 | 2006-11-23 | Olmen Jan V | Dual damascene patterning method |
| CN101859727A (zh) * | 2009-04-01 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 内连线结构 |
| CN102412189A (zh) * | 2011-05-13 | 2012-04-11 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的通孔介电阻挡层的制作方法 |
| CN102437093A (zh) * | 2011-08-04 | 2012-05-02 | 上海华力微电子有限公司 | 一种避免光阻中毒的碳化硅薄膜制备新方法 |
| CN108565216A (zh) * | 2018-05-31 | 2018-09-21 | 上海华力集成电路制造有限公司 | 双大马士革通孔工艺的返工方法 |
| CN110660733A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力集成电路制造有限公司 | 光刻工艺方法和双大马士革工艺方法 |
| CN112201570A (zh) * | 2020-09-24 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种减少光刻胶中毒的工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| US7700479B2 (en) | Cleaning processes in the formation of integrated circuit interconnect structures | |
| US8916472B2 (en) | Interconnect formation using a sidewall mask layer | |
| CN108565216B (zh) | 双大马士革通孔工艺的返工方法 | |
| US6297162B1 (en) | Method to reduce silicon oxynitride etch rate in a silicon oxide dry etch | |
| US6093973A (en) | Hard mask for metal patterning | |
| US6620745B2 (en) | Method for forming a blocking layer | |
| JP2001358218A (ja) | 有機膜のエッチング方法及び素子の製造方法 | |
| US20070093069A1 (en) | Purge process after dry etching | |
| CN113394080A (zh) | 双重图形工艺减少光刻胶中毒的方法 | |
| US11500293B2 (en) | Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer | |
| US8125069B2 (en) | Semiconductor device and etching apparatus | |
| US20090102025A1 (en) | Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus | |
| KR101037485B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6162586A (en) | Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers | |
| CN112201570A (zh) | 一种减少光刻胶中毒的工艺方法 | |
| CN117096102B (zh) | 一种干法刻蚀通孔的方法 | |
| US6846749B1 (en) | N-containing plasma etch process with reduced resist poisoning | |
| CN112382607B (zh) | 铜制程金属沟槽的制作方法 | |
| JP2011044599A (ja) | 集積回路装置の製造方法 | |
| US20240096640A1 (en) | High Aspect Ratio Contact (HARC) Etch | |
| KR100800165B1 (ko) | 반도체 소자의 제조방법 | |
| US11538692B2 (en) | Cyclic plasma etching of carbon-containing materials | |
| US20220148879A1 (en) | Method for treating photoresist and self-aligned double patterning method | |
| CN114883179A (zh) | 一种解决双重图形工艺中光刻胶中毒的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |