CN112185956A - 双向静电放电保护装置 - Google Patents

双向静电放电保护装置 Download PDF

Info

Publication number
CN112185956A
CN112185956A CN202010917519.1A CN202010917519A CN112185956A CN 112185956 A CN112185956 A CN 112185956A CN 202010917519 A CN202010917519 A CN 202010917519A CN 112185956 A CN112185956 A CN 112185956A
Authority
CN
China
Prior art keywords
epitaxial layer
heavily doped
semiconductor epitaxial
doped region
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010917519.1A
Other languages
English (en)
Other versions
CN112185956B (zh
Inventor
陈致维
林昆贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amazing Microelectronic Corp
Original Assignee
Amazing Microelectronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amazing Microelectronic Corp filed Critical Amazing Microelectronic Corp
Publication of CN112185956A publication Critical patent/CN112185956A/zh
Application granted granted Critical
Publication of CN112185956B publication Critical patent/CN112185956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种双向静电放电保护装置，其包含重掺杂半导体基板、第一半导体磊晶层、第二半导体磊晶层、重掺杂区与轻掺杂区。基板、重掺杂区与轻掺杂区为第一导电型，磊晶层为第二导电型。第一半导体磊晶层与第二半导体磊晶层依序设在基板上，重掺杂区与轻掺杂区设在第二半导体磊晶层中。轻掺杂区覆盖重掺杂区的角落，重掺杂半导体基板与第一半导体磊晶层之间的接口的崩溃电压对应第二半导体磊晶层与重掺杂区之间的接口的崩溃电压。

Description

双向静电放电保护装置
技术领域
本发明关于一种垂直式静电放电技术，且特别关于一种双向静电放电保护装置。
背景技术
静电放电(ESD)损坏已成为以纳米级互补式金氧半(CMOS)工艺制造的CMOS集成电路(IC)产品的主要可靠性问题。静电放电保护装置通常设计为用于释放静电放电能量，因此可以防止集成电路芯片受到静电放电损坏。
静电放电保护装置的工作原理如图1所示，在印刷电路板(PCB)上，静电放电保护装置8并联欲保护装置9，当ESD情况发生时，静电放电保护装置8瞬间被触发，同时，静电放电保护装置8亦可提供一低电阻路径，以供瞬时的ESD电流进行放电，让ESD瞬时电流的能量通过静电放电保护装置8得以释放。为了降低静电放电保护装置8所占据的体积与面积，故实现垂直式瞬时电压抑制器在美国专利号8217421B2、5190884与5455447。这些专利公开了PNP双载子接面晶体管。然而，PNP双载子接面晶体管为单向PNP装置，并非双向PNP装置。
因此，本发明在针对上述的困扰，提出一种双向静电放电保护装置，以解决现有技术所产生的问题。
发明内容
本发明提供一种双向静电放电保护装置，其抑制电流拥挤效应(currentcrowding effect)，并提升静电放电耐受度。
本发明提供一种双向静电放电保护装置，其包含重掺杂半导体基板、第一半导体磊晶层、第二半导体磊晶层、重掺杂区与轻掺杂区。重掺杂半导体基板具有第一导电型，第一半导体磊晶层具有第二导电型，第一半导体磊晶层设在重掺杂半导体基板上。第二半导体磊晶层具有第二导电型，第二半导体磊晶层设在第一半导体磊晶层上，其中第一半导体磊晶层的掺杂浓度不同于第二半导体磊晶层的掺杂浓度。重掺杂区具有第一导电型，重掺杂区设在第二半导体磊晶层中。轻掺杂区具有第一导电型，轻掺杂区设在第二半导体磊晶层中，其中轻掺杂区围绕重掺杂区，并覆盖重掺杂区的角落。
在本发明的一实施例中，重掺杂半导体基板与第一半导体磊晶层之间的接口的崩溃电压对应第二半导体磊晶层与重掺杂区之间的接口的崩溃电压。
在本发明的一实施例中，第一导电型为N型，第二导电型为P型。
在本发明的一实施例中，第一导电型为P型，第二导电型为N型。
在本发明的一实施例中，第一半导体磊晶层的掺杂浓度大于第二半导体磊晶层的掺杂浓度。
在本发明的一实施例中，重掺杂半导体基板与第一半导体磊晶层之间的接口的崩溃电压的绝对值等于第二半导体磊晶层与重掺杂区之间的接口的崩溃电压的绝对值。
在本发明的一实施例中，双向静电放电保护装置更包含隔离结构，其设在重掺杂半导体基板、第一半导体磊晶层与第二半导体磊晶层中，隔离结构围绕重掺杂区与轻掺杂区。
在本发明的一实施例中，双向静电放电保护装置更包含隔离结构，其设在重掺杂半导体基板、第一半导体磊晶层与第二半导体磊晶层中，隔离结构围绕重掺杂区，轻掺杂区围绕隔离结构。
在本发明的一实施例中，隔离结构的深度至少大于第一半导体磊晶层与第二半导体磊晶层的总厚度。
在本发明的一实施例中，双向静电放电保护装置更包含重掺杂埋层，其设在第一半导体磊晶层与第二半导体磊晶层之间，重掺杂埋层具有第二导电型。
在本发明的一实施例中，轻掺杂区的底部等于或深于重掺杂区的底部。
在本发明的一实施例中，重掺杂半导体基板耦接一第一导电接脚，重掺杂区耦接一第二导电接脚，第一半导体磊晶层与第二半导体磊晶层为浮接。
基于上述，双向静电放电保护装置根据形成轻掺杂区以覆盖重掺杂区的角落，进而抑制电流拥挤效应，并提升静电放电耐受度。
附图说明
图1为现有技术的与集成电路芯片中的欲保护装置连接的静电放电保护装置的电路方块图。
图2为本发明的双向静电放电保护装置的第一实施例的结构剖视图。
图3为本发明的双向静电放电保护装置的一实施例的电流与电压曲线图。
图4(a)至图4(b)为本发明的制作双向静电放电保护装置的第一实施例的各步骤结构剖视图。
图5为本发明的双向静电放电保护装置的第二实施例的结构剖视图。
图6(a)至图6(b)为本发明的制作双向静电放电保护装置的第二实施例的各步骤结构剖视图。
图7为本发明的双向静电放电保护装置的第三实施例的结构剖视图。
图8(a)至图8(b)为本发明的制作双向静电放电保护装置的第三实施例的各步骤结构剖视图。
图9为本发明的双向静电放电保护装置的第四实施例的结构剖视图。
图10(a)至图10(b)为本发明的制作双向静电放电保护装置的第四实施例的各步骤结构剖视图。
图11为本发明的双向静电放电保护装置的第五实施例的结构剖视图。
图12(a)至图12(c)为本发明的制作双向静电放电保护装置的第五实施例的各步骤结构剖视图。
图13为本发明的双向静电放电保护装置的第六实施例的结构剖视图。
图14(a)至图14(c)为本发明的制作双向静电放电保护装置的第六实施例的各步骤结构剖视图。
图15为本发明的双向静电放电保护装置的第七实施例的结构剖视图。
图16(a)至图16(b)为本发明的制作双向静电放电保护装置的第七实施例的各步骤结构剖视图。
图17为本发明的双向静电放电保护装置的第八实施例的结构剖视图。
图18(a)至图18(b)为本发明的制作双向静电放电保护装置的第八实施例的各步骤结构剖视图。
图19为本发明的双向静电放电保护装置的第九实施例的结构剖视图。
图20(a)至图20(b)为本发明的制作双向静电放电保护装置的第九实施例的各步骤结构剖视图。
图21为本发明的双向静电放电保护装置的第十实施例的结构剖视图。
图22(a)至图22(b)为本发明的制作双向静电放电保护装置的第十实施例的各步骤结构剖视图。
图23为本发明的双向静电放电保护装置的第十一实施例的结构剖视图。
图24(a)至图24(c)为本发明的制作双向静电放电保护装置的第十一实施例的各步骤结构剖视图。
图25为本发明的双向静电放电保护装置的第十二实施例的结构剖视图。
图26(a)至图26(c)为本发明的制作双向静电放电保护装置的第十二实施例的各步骤结构剖视图。
附图标记说明：8-静电放电保护装置；9-欲保护装置；10-双向静电放电保护装置；14-重掺杂半导体基板；16-第一半导体磊晶层；18-第二半导体磊晶层；20-重掺杂区；22-轻掺杂区；24-第一导电接脚；26-第二导电接脚；28-重掺杂埋层；30-隔离结构；32-绝缘结构；34-重掺杂埋层。
具体实施方式
本发明的实施例将通过下文配合相关图式进一步加以解说。尽可能的，于图式与说明书中，相同标号代表相同或相似构件。于图式中，基于简化与方便标示，形状与厚度可能经过夸大表示。可以理解的是，未特别显示于图式中或描述于说明书中的元件，为所属技术领域中具有通常技术者所知的形态。本领域的通常技术者可依据本发明的内容而进行多种的改变与修改。
除非另有说明，否则某些条件句子或单词，例如“可以”，“可能”，“可能”或“可能”，通常试图表示本发明中的实施例具有的含义，但也可以解释为可能不需要的功能，元素或步骤。在其他实施例中，可能不需要这些特征，元素或步骤。
于下文中关于“一个实施例”或“一实施例”的描述指关于至少一实施例内所相关连的一特定元件、结构或特征。因此，于下文中多处所出现的“一个实施例”或“一实施例”的多个描述并非针对同一实施例。再者，于一或多个实施例中的特定构件、结构与特征可依照一适当方式而结合。
在整个说明书和权利要求范围中使用某些术语来指代特定部件。本领域的技术人员意识到，元件可以被称为不同的名称。本公开内容不旨在区分名称不同但功能相同的元件。在说明书和权利要求范围中，术语“包括”以开放式方式使用，因此应解释为表示“包括但不限于”。短语“被耦合到”、“耦合到”和“正耦合到”旨在包括任何间接或直接连接。因此，如果本发明提到第一设备与第二设备耦合，则意味着第一设备可以通过电连接、无线通信、光通信或其他信号连接在有/无直接或间接地利用其他中间设备或连接方式连接到第二设备。
图2为本发明的双向静电放电保护装置的第一实施例的结构剖视图。以下请参阅图2，并介绍本发明的双向静电放电保护装置10的第一实施例，其包含重掺杂半导体基板14、第一半导体磊晶层16、第二半导体磊晶层18、重掺杂区20与轻掺杂区22。重掺杂半导体基板14、重掺杂区20与轻掺杂区22具有第一导电型，第一半导体磊晶层16与第二半导体磊晶层18具有第二导电型。在第一实施例中，第一导电型为P型，第二导电型为N型，轻掺杂区22的掺杂浓度小于重掺杂区20的掺杂浓度。
第一半导体磊晶层16设在重掺杂半导体基板14上，第二半导体磊晶层18设在第一半导体磊晶层16上。第一半导体磊晶层16的掺杂浓度不同于第二半导体磊晶层18的掺杂浓度。重掺杂区20设在第二半导体磊晶层18中。轻掺杂区22设在第二半导体磊晶层18中。轻掺杂区22围绕重掺杂区20，并覆盖重掺杂区20的角落，以抑制重掺杂区20的角落的电流拥挤效应及崩溃事件，使静电放电耐受度得以提升。选择性或结合地，轻掺杂区22接触重掺杂区20的侧壁。如果重掺杂区20的角落为直角，轻掺杂区22的底部等于或深于重掺杂区20的底部。
图3为本发明的双向静电放电保护装置的一实施例的电流与电压曲线图。请参阅图2与图3，重掺杂半导体基板14、第一半导体磊晶层16、第二半导体磊晶层18、重掺杂区20与轻掺杂区22形成一垂直式PNP双载子接面晶体管，以减少双向静电放电保护装置所占据的尺寸与面积。在本发明的某些实施例中，在离子掺杂至第一半导体磊晶层16或第二半导体磊晶层18中时，另一者的掺杂浓度也会被影响。因此，重掺杂半导体基板14与第一半导体磊晶层16之间的接口的崩溃电压V1对应第二半导体磊晶层18与重掺杂区20之间的接口的崩溃电压V2。崩溃电压V1与V2根据需求而改变，崩溃电压V1与V2取决于重掺杂半导体基板14、第一半导体磊晶层16、第二半导体磊晶层18与重掺杂区20的掺杂浓度。举例来说，为了使重掺杂半导体基板14与第一半导体磊晶层16之间的接口的崩溃电压V1的绝对值等于第二半导体磊晶层18与重掺杂区20之间的接口的崩溃电压V2的绝对值，第一半导体磊晶层16的掺杂浓度大于第二半导体磊晶层18的掺杂浓度，因为重掺杂半导体基板14与第一半导体磊晶层16之间的接口的热预算(thermal budget)大于第二半导体磊晶层18与重掺杂区20之间的接口的热预算。
当施加正静电放电能量给双向静电放电保护装置10时，重掺杂半导体基板14耦接一第一导电接脚24，重掺杂区20耦接一第二导电接脚26，第一半导体磊晶层16与第二半导体磊晶层18为浮接。当第一导电接脚24接收正静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于第二半导体磊晶层18与重掺杂区20之间的接口，且静电放电电流从第一导电接脚24通过重掺杂半导体基板14、第一半导体磊晶层16、第二半导体磊晶层18与重掺杂区20流至第二导电接脚26。当第一导电接脚24接收负静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于重掺杂半导体基板14与第一半导体磊晶层16之间的接口，且静电放电电流从第二导电接脚26通过重掺杂区20、第二半导体磊晶层18、第一半导体磊晶层16与重掺杂半导体基板14流至第一导电接脚24。
图4(a)至图4(b)为本发明的制作双向静电放电保护装置的第一实施例的各步骤结构剖视图。如图4(a)所示，提供重掺杂半导体基板14，并形成第一半导体磊晶层16于重掺杂半导体基板14上，且形成第二半导体磊晶层18于第一半导体磊晶层16上。此外，第一半导体磊晶层16的掺杂浓度大于第二半导体磊晶层18的掺杂浓度。如图4(b)所示，利用微影技术形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中，其中轻掺杂区22围绕重掺杂区20，并覆盖重掺杂区20的角落。可选择地或结合地，轻掺杂区22接触重掺杂区20的侧壁。本发明并不限制形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中的次序。举例来说，先形成重掺杂区20，再形成轻掺杂区22。或者，先形成轻掺杂区22，再形成重掺杂区20。
图5为本发明的双向静电放电保护装置的第二实施例的结构剖视图。以下请参阅图5，并介绍本发明的双向静电放电保护装置10的第二实施例。与第一实施例相比，第二实施例更包含重掺杂埋层28，其余结构已于第一实施例中描述过，于此不再赘述。重掺杂埋层28形成在第一半导体磊晶层16与第二半导体磊晶层18之间。重掺杂埋层28具有第二导电型，即N型。重掺杂埋层28用于减少双向静电放电保护装置10的导通电阻。重掺杂埋层28可位于重掺杂区20与重掺杂半导体基板14之间。然而，重掺杂埋层28覆盖部分或全部的第一半导体磊晶层16。重掺杂埋层28的尺寸可根据需求而改变。重掺杂埋层28的尺寸调整以改变垂直式双载子接面晶体管的电流增益。
当施加正静电放电能量给双向静电放电保护装置10时，重掺杂半导体基板14耦接一第一导电接脚24，重掺杂区20耦接一第二导电接脚26，第一半导体磊晶层16与第二半导体磊晶层18为浮接。当第一导电接脚24接收正静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于第二半导体磊晶层18与重掺杂区20之间的接口，且静电放电电流从第一导电接脚24通过重掺杂半导体基板14、第一半导体磊晶层16、重掺杂埋层28、第二半导体磊晶层18与重掺杂区20流至第二导电接脚26。当第一导电接脚24接收负静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于重掺杂半导体基板14与第一半导体磊晶层16之间的接口，且静电放电电流从第二导电接脚26通过重掺杂区20、第二半导体磊晶层18、重掺杂埋层28、第一半导体磊晶层16与重掺杂半导体基板14流至第一导电接脚24。
图6(a)至图6(b)为本发明的制作双向静电放电保护装置的第二实施例的各步骤结构剖视图。如图6(a)所示，提供重掺杂半导体基板14，并形成第一半导体磊晶层16于重掺杂半导体基板14上，且形成第二半导体磊晶层18于第一半导体磊晶层16上。此外，第一半导体磊晶层16的掺杂浓度大于第二半导体磊晶层18的掺杂浓度。在形成第二半导体磊晶层18于第一半导体磊晶层16的步骤前，第二导电型的重掺杂埋层28形成在第二半导体磊晶层18与第一半导体磊晶层16之间。如图6(b)所示，利用微影技术形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中，其中轻掺杂区22围绕重掺杂区20，并覆盖重掺杂区20的角落。可选择地或结合地，轻掺杂区22接触重掺杂区20的侧壁。本发明并不限制形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中的次序。举例来说，先形成重掺杂区20，再形成轻掺杂区22。或者，先形成轻掺杂区22，再形成重掺杂区20。
图7为本发明的双向静电放电保护装置的第三实施例的结构剖视图。以下请参阅图7，并介绍本发明的双向静电放电保护装置10的第三实施例。与第一实施例相比，第三实施例更包含绝缘结构30，其设在重掺杂半导体基板14、第一半导体磊晶层16与第二半导体磊晶层18中，其余结构已于第一实施例描述过，于此不再赘述。举例来说，绝缘结构30的材质可为氧化物，但本发明并不以此为限。绝缘结构30围绕重掺杂区20与轻掺杂区22。绝缘结构30的深度至少深于第一半导体磊晶层16与第二半导体磊晶层18的总厚度。
当施加正静电放电能量给双向静电放电保护装置10时，重掺杂半导体基板14耦接一第一导电接脚24，重掺杂区20耦接一第二导电接脚26，第一半导体磊晶层16与第二半导体磊晶层18为浮接。当第一导电接脚24接收正静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于第二半导体磊晶层18与重掺杂区20之间的接口，且静电放电电流从第一导电接脚24通过重掺杂半导体基板14、第一半导体磊晶层16、第二半导体磊晶层18与重掺杂区20流至第二导电接脚26。当第一导电接脚24接收负静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于重掺杂半导体基板14与第一半导体磊晶层16之间的接口，且静电放电电流从第二导电接脚26通过重掺杂区20、第二半导体磊晶层18、第一半导体磊晶层16与重掺杂半导体基板14流至第一导电接脚24。对正静电放电能量或负静电放电能量而言，静电放电电流被限制在绝缘结构30所围绕的空间中，使静电放电电流通过静电放电耐受度被提高的最短路径。
图8(a)至图8(b)为本发明的制作双向静电放电保护装置的第三实施例的各步骤结构剖视图。如图8(a)所示，提供重掺杂半导体基板14，并形成第一半导体磊晶层16于重掺杂半导体基板14上，且形成第二半导体磊晶层18于第一半导体磊晶层16上。此外，第一半导体磊晶层16的掺杂浓度大于第二半导体磊晶层18的掺杂浓度。如图8(b)所示，利用微影技术形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中，其中轻掺杂区22围绕重掺杂区20，并覆盖重掺杂区20的角落。此外，利用微影技术形成绝缘结构30于重掺杂半导体基板14、第一半导体磊晶层16与第二半导体磊晶层18中。绝缘结构30围绕重掺杂区20与轻掺杂区22。可选择地或结合地，轻掺杂区22接触重掺杂区20的侧壁。本发明并不限制形成绝缘结构30、重掺杂区20与轻掺杂区22于第二半导体磊晶层18中的次序。形成绝缘结构30、重掺杂区20与轻掺杂区22于第二半导体磊晶层18中的次序是可以根据需求而调整的。
图9为本发明的双向静电放电保护装置的第四实施例的结构剖视图。以下请参阅图9，并介绍本发明的双向静电放电保护装置10的第四实施例。与第三实施例相比，第四实施例更包含重掺杂埋层28，其余结构已于第三实施例中描述过，于此不再赘述。重掺杂埋层28形成在第一半导体磊晶层16与第二半导体磊晶层18之间，并限制在隔离结构30所围绕的空间中，使静电放电电流通过最短路径。重掺杂埋层28具有第二导电型，即N型。重掺杂埋层28用于减少双向静电放电保护装置10的导通电阻。重掺杂埋层28可位于重掺杂区20与重掺杂半导体基板14之间。然而，重掺杂埋层28覆盖部分或全部的第一半导体磊晶层16。重掺杂埋层28的尺寸可根据需求而改变。重掺杂埋层28的尺寸调整以改变垂直式双载子接面晶体管的电流增益。
当施加正静电放电能量给双向静电放电保护装置10时，重掺杂半导体基板14耦接一第一导电接脚24，重掺杂区20耦接一第二导电接脚26，重掺杂埋层28、第一半导体磊晶层16与第二半导体磊晶层18为浮接。当第一导电接脚24接收正静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于第二半导体磊晶层18与重掺杂区20之间的接口，且静电放电电流从第一导电接脚24通过重掺杂半导体基板14、第一半导体磊晶层16、重掺杂埋层28、第二半导体磊晶层18与重掺杂区20流至第二导电接脚26。当第一导电接脚24接收负静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于重掺杂半导体基板14与第一半导体磊晶层16之间的接口，且静电放电电流从第二导电接脚26通过重掺杂区20、第二半导体磊晶层18、重掺杂埋层28、第一半导体磊晶层16与重掺杂半导体基板14流至第一导电接脚24。对正静电放电能量或负静电放电能量而言，静电放电电流被限制在绝缘结构30所围绕的空间中，使静电放电电流通过静电放电耐受度被提高的最短路径。
图10(a)至图10(b)为本发明的制作双向静电放电保护装置的第四实施例的各步骤结构剖视图。如图10(a)所示，提供重掺杂半导体基板14，并形成第一半导体磊晶层16于重掺杂半导体基板14上，且形成第二半导体磊晶层18于第一半导体磊晶层16上。此外，第一半导体磊晶层16的掺杂浓度大于第二半导体磊晶层18的掺杂浓度。在形成第二半导体磊晶层18于第一半导体磊晶层16上的步骤前，形成第二导电型的重掺杂埋层28于第一半导体磊晶层16与第二半导体磊晶层18之间。如图10(b)所示，利用微影技术形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中，其中轻掺杂区22围绕重掺杂区20，并覆盖重掺杂区20的角落。此外，利用微影技术形成绝缘结构30于重掺杂半导体基板14、第一半导体磊晶层16与第二半导体磊晶层18中。绝缘结构30围绕重掺杂区20与轻掺杂区22。可选择地或结合地，轻掺杂区22接触重掺杂区20的侧壁。本发明并不限制形成绝缘结构30、重掺杂区20与轻掺杂区22的次序。形成绝缘结构30、重掺杂区20与轻掺杂区22的次序是可以根据需求而调整的。
图11为本发明的双向静电放电保护装置的第五实施例的结构剖视图。以下请参阅图11，并介绍本发明的双向静电放电保护装置10的第五实施例。与第一实施例相比，第五实施例更包含绝缘结构32，其设在重掺杂半导体基板14、第一半导体磊晶层16与第二半导体磊晶层18中，其余结构已于第一实施例描述过，于此不再赘述。举例来说，绝缘结构32的材质可为氧化物，但本发明并不以此为限。绝缘结构32围绕重掺杂区20，轻掺杂区22围绕绝缘结构32。换句话说，绝缘结构32位于重掺杂区20与轻掺杂区22之间。绝缘结构32用于防止静电放电电流流至重掺杂区20的周围。绝缘结构32的深度至少深于第一半导体磊晶层16与第二半导体磊晶层18的总厚度。轻掺杂区22围绕绝缘结构32，用于更进一步防止静电放电电流通过绝缘结构32顶部流至重掺杂区20，可提升静电放电耐受度。
当施加正静电放电能量给双向静电放电保护装置10时，重掺杂半导体基板14耦接一第一导电接脚24，重掺杂区20耦接一第二导电接脚26，第一半导体磊晶层16与第二半导体磊晶层18为浮接。当第一导电接脚24接收正静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于第二半导体磊晶层18与重掺杂区20之间的接口，且静电放电电流从第一导电接脚24通过重掺杂半导体基板14、第一半导体磊晶层16、第二半导体磊晶层18与重掺杂区20流至第二导电接脚26。当第一导电接脚24接收负静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于重掺杂半导体基板14与第一半导体磊晶层16之间的接口，且静电放电电流从第二导电接脚26通过重掺杂区20、第二半导体磊晶层18、第一半导体磊晶层16与重掺杂半导体基板14流至第一导电接脚24。对正静电放电能量或负静电放电能量而言，崩溃电流被限制在绝缘结构32所围绕的空间中，使静电放电电流通过静电放电耐受度所提升的最短路径中。
图12(a)至图12(c)为本发明的制作双向静电放电保护装置的第五实施例的各步骤结构剖视图。如图12(a)所示，提供重掺杂半导体基板14，并形成第一半导体磊晶层16于重掺杂半导体基板14上，且形成第二半导体磊晶层18于第一半导体磊晶层16上。此外，第一半导体磊晶层16的掺杂浓度大于第二半导体磊晶层18的掺杂浓度。如图12(b)所示，利用微影技术形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中，其中轻掺杂区22围绕重掺杂区20，并覆盖重掺杂区20的角落。本发明并不限制形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中的次序。形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中的次序可根据需求而调整。如图12(c)所示，利用微影技术形成绝缘结构32于重掺杂半导体基板14、第一半导体磊晶层16与第二半导体磊晶层18中。绝缘结构32围绕重掺杂区20，轻掺杂区22围绕绝缘结构32。
图13为本发明的双向静电放电保护装置的第六实施例的结构剖视图。以下请参阅图13，并介绍本发明的双向静电放电保护装置10的第六实施例。与第五实施例相比，第六实施例更包含重掺杂埋层34，其余结构已于第五实施例中描述过，于此不再赘述。重掺杂埋层34形成在第一半导体磊晶层16与第二半导体磊晶层18之间，并限制在绝缘结构32所围绕的空间中，使静电放电电流通过最短路径。重掺杂埋层34具有第二导电型，即N型。重掺杂埋层34用于减少双向静电放电保护装置10的导通电阻。重掺杂埋层34可位于重掺杂区20与重掺杂半导体基板14之间。然而，重掺杂埋层34覆盖部分或全部的第一半导体磊晶层16。重掺杂埋层34的尺寸可根据需求而改变。重掺杂埋层34的尺寸调整以改变垂直式双载子接面晶体管的电流增益。
当施加正静电放电能量给双向静电放电保护装置10时，重掺杂半导体基板14耦接一第一导电接脚24，重掺杂区20耦接一第二导电接脚26，重掺杂埋层34、第一半导体磊晶层16与第二半导体磊晶层18为浮接。当第一导电接脚24接收正静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于第二半导体磊晶层18与重掺杂区20之间的接口，且静电放电电流从第一导电接脚24通过重掺杂半导体基板14、第一半导体磊晶层16、重掺杂埋层34、第二半导体磊晶层18与重掺杂区20流至第二导电接脚26。当第一导电接脚24接收负静电放电能量，且第二导电接脚26接收接地电压时，崩溃事件发生在介于重掺杂半导体基板14与第一半导体磊晶层16之间的接口，且静电放电电流从第二导电接脚26通过重掺杂区20、第二半导体磊晶层18、重掺杂埋层34、第一半导体磊晶层16与重掺杂半导体基板14流至第一导电接脚24。对正静电放电能量或负静电放电能量而言，静电放电电流被限制在绝缘结构32所围绕的空间中，使静电放电电流通过静电放电耐受度所提升的最短路径中。
图14(a)至图14(c)为本发明的制作双向静电放电保护装置的第六实施例的各步骤结构剖视图。如图14(a)所示，提供重掺杂半导体基板14，并形成第一半导体磊晶层16于重掺杂半导体基板14上，且形成第二半导体磊晶层18于第一半导体磊晶层16上。此外，第一半导体磊晶层16的掺杂浓度大于第二半导体磊晶层18的掺杂浓度。在形成第二半导体磊晶层18于第一半导体磊晶层16的步骤前，第二导电型的重掺杂埋层34形成在第二半导体磊晶层18与第一半导体磊晶层16之间。如图14(b)所示，利用微影技术形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中，其中轻掺杂区22围绕重掺杂区20，并覆盖重掺杂区20的角落。形成重掺杂区20与轻掺杂区22于第二半导体磊晶层18中的次序可根据需求而调整。如图14(c)所示，利用微影技术形成绝缘结构32于重掺杂半导体基板14、第一半导体磊晶层16与第二半导体磊晶层18中。绝缘结构32围绕重掺杂区20，轻掺杂区22围绕绝缘结构32。
图15为本发明的双向静电放电保护装置的第七实施例的结构剖视图。图16(a)至图16(b)为本发明的制作双向静电放电保护装置的第七实施例的各步骤结构剖视图。第七实施例与第一实施例差别在于导电型。第七实施例的第一导电型与第二导电型分别为N型与P型，使垂直式NPN双载子接面晶体管形成，其余结构与制作方法已于第一实施例描述过，于此不再赘述。
图17为本发明的双向静电放电保护装置的第八实施例的结构剖视图。图18(a)至图18(b)为本发明的制作双向静电放电保护装置的第八实施例的各步骤结构剖视图。第八实施例与第二实施例差别在于导电型。第八实施例的第一导电型与第二导电型分别为N型与P型，使垂直式NPN双载子接面晶体管形成，其余结构与制作方法已于第二实施例描述过，于此不再赘述。
图19为本发明的双向静电放电保护装置的第九实施例的结构剖视图。图20(a)至图20(b)为本发明的制作双向静电放电保护装置的第九实施例的各步骤结构剖视图。第九实施例与第三实施例差别在于导电型。第九实施例的第一导电型与第二导电型分别为N型与P型，使垂直式NPN双载子接面晶体管形成，其余结构与制作方法已于第三实施例描述过，于此不再赘述。
图21为本发明的双向静电放电保护装置的第十实施例的结构剖视图。图22(a)至图22(b)为本发明的制作双向静电放电保护装置的第十实施例的各步骤结构剖视图。第十实施例与第四实施例差别在于导电型。第十实施例的第一导电型与第二导电型分别为N型与P型，使垂直式NPN双载子接面晶体管形成，其余结构与制作方法已于第四实施例描述过，于此不再赘述。
图23为本发明的双向静电放电保护装置的第十一实施例的结构剖视图。图24(a)至图24(c)为本发明的制作双向静电放电保护装置的第十一实施例的各步骤结构剖视图。第十一实施例与第五实施例差别在于导电型。第十一实施例的第一导电型与第二导电型分别为N型与P型，使垂直式NPN双载子接面晶体管形成，其余结构与制作方法已于第五实施例描述过，于此不再赘述。
图25为本发明的双向静电放电保护装置的第十二实施例的结构剖视图。图26(a)至图26(c)为本发明的制作双向静电放电保护装置的第十二实施例的各步骤结构剖视图。第十二实施例与第六实施例差别在于导电型。第十二实施例的第一导电型与第二导电型分别为N型与P型，使垂直式NPN双载子接面晶体管形成，其余结构与制作方法已于第六实施例描述过，于此不再赘述。
根据上述实施例，双向静电放电保护装置形成轻掺杂区以覆盖重掺杂区的角落，进而抑制电流拥挤效应与提升静电放电耐受度。
根据上述实施例，双向静电放电保护装置形成重掺杂埋层，进而降低减少双向静电放电保护装置导通电阻。且重掺杂埋层的尺寸可根据需求改变，用以调整垂直式双载子接面晶体管电流增益。
以上所述仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，故举凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的保护范围内。

Claims (13)

1.一种双向静电放电保护装置，其特征在于，包含：
重掺杂半导体基板，具有第一导电型；
第一半导体磊晶层，具有第二导电型，该第一半导体磊晶层设在该重掺杂半导体基板上；
第二半导体磊晶层，具有该第二导电型，该第二半导体磊晶层设在该第一半导体磊晶层，其中该第一半导体磊晶层的掺杂浓度不同于该第二半导体磊晶层的掺杂浓度；
重掺杂区，具有该第一导电型，该重掺杂区设在该第二半导体磊晶层中；以及
轻掺杂区，具有该第一导电型，该轻掺杂区设在该第二半导体磊晶层中，其中该轻掺杂区围绕该重掺杂区，并覆盖该重掺杂区的角落。
2.如权利要求1所述的双向静电放电保护装置，其特征在于，该重掺杂半导体基板与该第一半导体磊晶层之间的接口的崩溃电压对应该第二半导体磊晶层与该重掺杂区之间的接口的崩溃电压。
3.如权利要求1所述的双向静电放电保护装置，其特征在于，该第一导电型为N型，该第二导电型为P型。
4.如权利要求1所述的双向静电放电保护装置，其特征在于，该第一导电型为P型，该第二导电型为N型。
5.如权利要求1所述的双向静电放电保护装置，其特征在于，该第一半导体磊晶层的该掺杂浓度大于该第二半导体磊晶层的该掺杂浓度。
6.如权利要求1所述的双向静电放电保护装置，其特征在于，该重掺杂半导体基板与该第一半导体磊晶层之间的该接口的该崩溃电压的绝对值等于该第二半导体磊晶层与该重掺杂区之间的该接口的该崩溃电压的绝对值。
7.如权利要求1所述的双向静电放电保护装置，其特征在于，更包含隔离结构，其设在该重掺杂半导体基板、该第一半导体磊晶层与该第二半导体磊晶层中，该隔离结构围绕该重掺杂区与该轻掺杂区。
8.如权利要求1所述的双向静电放电保护装置，其特征在于，更包含隔离结构，其设在该重掺杂半导体基板、该第一半导体磊晶层与该第二半导体磊晶层中，该隔离结构围绕该重掺杂区，该轻掺杂区围绕该隔离结构。
9.如权利要求7所述的双向静电放电保护装置，其特征在于，该隔离结构的深度至少大于该第一半导体磊晶层与该第二半导体磊晶层的总厚度。
10.如权利要求8所述的双向静电放电保护装置，其特征在于，该隔离结构的深度至少大于该第一半导体磊晶层与该第二半导体磊晶层的总厚度。
11.如权利要求1所述的双向静电放电保护装置，其特征在于，更包含重掺杂埋层，其设在该第一半导体磊晶层与该第二半导体磊晶层之间，该重掺杂埋层具有该第二导电型。
12.如权利要求1所述的双向静电放电保护装置，其特征在于，该轻掺杂区的底部等于或深于该重掺杂区的底部。
13.如权利要求1所述的双向静电放电保护装置，其特征在于，该重掺杂半导体基板耦接一第一导电接脚，该重掺杂区耦接一第二导电接脚，该第一半导体磊晶层与该第二半导体磊晶层为浮接。
CN202010917519.1A 2020-06-23 2020-09-03 双向静电放电保护装置 Active CN112185956B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/909,142 2020-06-23
US16/909,142 US11349017B2 (en) 2020-06-23 2020-06-23 Bidirectional electrostatic discharge (ESD) protection device

Publications (2)

Publication Number Publication Date
CN112185956A true CN112185956A (zh) 2021-01-05
CN112185956B CN112185956B (zh) 2024-03-08

Family

ID=73924108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010917519.1A Active CN112185956B (zh) 2020-06-23 2020-09-03 双向静电放电保护装置

Country Status (3)

Country Link
US (1) US11349017B2 (zh)
CN (1) CN112185956B (zh)
TW (1) TWI743981B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102536A (ja) * 1994-09-30 1996-04-16 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JPH11307657A (ja) * 1998-04-22 1999-11-05 Sanyo Electric Co Ltd 半導体集積回路
US20010013625A1 (en) * 1998-11-30 2001-08-16 Winbond Electronics Corp. Diode structure compatible with silicide processes for esd protection
US20050207077A1 (en) * 2004-03-19 2005-09-22 Hongzhong Xu Electrostatic discharge protection device and method therefore
TW201123400A (en) * 2009-11-04 2011-07-01 Analog Devices Inc Electrostatic protection device
US20120043643A1 (en) * 2010-08-19 2012-02-23 Samsung Electronics Co., Ltd. Electrostatic discharge (esd) protection device, method of fabricating the device, and electronic apparatus including the device
CN104253123A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 静电放电保护结构
US20170345811A1 (en) * 2016-05-27 2017-11-30 Silergy Semiconductor Technology (Hangzhou) Ltd. Method for manufacturing esd protection device
US20180286852A1 (en) * 2017-03-31 2018-10-04 Alpha And Omega Semiconductor (Cayman) Ltd. High surge bi-directional transient voltage suppressor
CN109256416A (zh) * 2018-07-23 2019-01-22 晶焱科技股份有限公司 改善静电放电防护能力的瞬时电压抑制装置
CN109599442A (zh) * 2018-07-23 2019-04-09 晶焱科技股份有限公司 散热式齐纳二极管

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455447A (en) 1989-05-10 1995-10-03 Texas Instruments Incorporated Vertical PNP transistor in merged bipolar/CMOS technology
US5212618A (en) 1990-05-03 1993-05-18 Linear Technology Corporation Electrostatic discharge clamp using vertical NPN transistor
US5190884A (en) 1991-01-18 1993-03-02 Exar Corporation Method of making vertical PNP transistor
US5757034A (en) * 1994-07-28 1998-05-26 International Rectifier Corporation Emitter switched thyristor
US5493134A (en) 1994-11-14 1996-02-20 North Carolina State University Bidirectional AC switching device with MOS-gated turn-on and turn-off control
US6245609B1 (en) 1999-09-27 2001-06-12 Taiwan Semiconductor Manufacturing Company High voltage transistor using P+ buried layer
US6507090B1 (en) 2001-12-03 2003-01-14 Nano Silicon Pte. Ltd. Fully silicide cascaded linked electrostatic discharge protection
TWM276321U (en) 2003-12-12 2005-09-21 Leadtrend Tech Corp Electrostatic discharge protection circuit for power chip
US7880223B2 (en) 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
JP4785113B2 (ja) * 2005-02-24 2011-10-05 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7491584B2 (en) 2005-07-22 2009-02-17 Mediatek Inc. ESD protection device in high voltage and manufacturing method for the same
US7638816B2 (en) * 2007-08-28 2009-12-29 Littelfuse, Inc. Epitaxial surge protection device
US8217421B2 (en) 2010-07-21 2012-07-10 Amazing Microelectronic Corp. ESD protection device with vertical transistor structure
US20120217541A1 (en) * 2011-02-24 2012-08-30 Force Mos Technology Co., Ltd. Igbt with integrated mosfet and fast switching diode
US8859361B1 (en) 2013-04-05 2014-10-14 Alpha And Omega Semiconductor Incorporated Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
US8835975B1 (en) * 2013-05-10 2014-09-16 Ixys Corporation Ultra-fast breakover diode
US10217733B2 (en) * 2015-09-15 2019-02-26 Semiconductor Components Industries, Llc Fast SCR structure for ESD protection
US9728530B1 (en) 2016-12-20 2017-08-08 Amazing Microelectronic Corp. Bipolar transistor device
TWI745595B (zh) * 2018-06-05 2021-11-11 源芯半導體股份有限公司 靜電放電防護元件
JP7068211B2 (ja) * 2019-02-15 2022-05-16 株式会社東芝 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102536A (ja) * 1994-09-30 1996-04-16 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JPH11307657A (ja) * 1998-04-22 1999-11-05 Sanyo Electric Co Ltd 半導体集積回路
US20010013625A1 (en) * 1998-11-30 2001-08-16 Winbond Electronics Corp. Diode structure compatible with silicide processes for esd protection
US20050207077A1 (en) * 2004-03-19 2005-09-22 Hongzhong Xu Electrostatic discharge protection device and method therefore
TW201123400A (en) * 2009-11-04 2011-07-01 Analog Devices Inc Electrostatic protection device
US20120043643A1 (en) * 2010-08-19 2012-02-23 Samsung Electronics Co., Ltd. Electrostatic discharge (esd) protection device, method of fabricating the device, and electronic apparatus including the device
CN104253123A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 静电放电保护结构
US20170345811A1 (en) * 2016-05-27 2017-11-30 Silergy Semiconductor Technology (Hangzhou) Ltd. Method for manufacturing esd protection device
US20180286852A1 (en) * 2017-03-31 2018-10-04 Alpha And Omega Semiconductor (Cayman) Ltd. High surge bi-directional transient voltage suppressor
CN109256416A (zh) * 2018-07-23 2019-01-22 晶焱科技股份有限公司 改善静电放电防护能力的瞬时电压抑制装置
CN109599442A (zh) * 2018-07-23 2019-04-09 晶焱科技股份有限公司 散热式齐纳二极管

Also Published As

Publication number Publication date
TW202201708A (zh) 2022-01-01
US11349017B2 (en) 2022-05-31
US20210399117A1 (en) 2021-12-23
CN112185956B (zh) 2024-03-08
TWI743981B (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
US10354990B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US8431958B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
KR101042140B1 (ko) 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기
US8981425B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US7615417B2 (en) Triggered silicon controlled rectifier for RF ESD protection
US8519434B2 (en) Self detection device for high voltage ESD protection
JP2006523965A (ja) シリコンオンインシュレータ技術を対象とする静電放電（ｅｓｄ）保護用低電圧シリコン制御整流器（ｓｃｒ）
US6777721B1 (en) SCR device for ESD protection
KR101634498B1 (ko) FinFET 프로세스와 호환가능한 다이오드 구조체
CN104037171A (zh) 半导体元件及其制造方法与操作方法
US9219057B2 (en) Electrostatic discharge protection device and method for manufacturing the same
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
CN112185956B (zh) 双向静电放电保护装置
US11011510B2 (en) Breakdown uniformity for ESD protection device
JP2005259953A (ja) 半導体装置
KR100347397B1 (ko) 반도체 집적회로용 입출력 보호 장치
KR20070092637A (ko) 반도체 장치
CN112185954B (zh) 垂直式双极性晶体管装置
US9386642B2 (en) Semiconductor device
CN112185955B (zh) 垂直式双极性晶体管装置
CN112490240B (zh) 一种用于esd防护电路的栅极接地场效应管及其制作方法
KR102440203B1 (ko) Esd 보호용 반도체 소자 및 그의 제조 방법
CN116936570A (zh) 静电放电保护电路及半导体装置
JP2010245314A (ja) 半導体装置およびその製造方法
KR20050106929A (ko) 정전기 보호회로의 트랜지스터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant