CN112166654A - 陶瓷铜电路基板及其制造方法 - Google Patents

陶瓷铜电路基板及其制造方法 Download PDF

Info

Publication number
CN112166654A
CN112166654A CN201980032568.2A CN201980032568A CN112166654A CN 112166654 A CN112166654 A CN 112166654A CN 201980032568 A CN201980032568 A CN 201980032568A CN 112166654 A CN112166654 A CN 112166654A
Authority
CN
China
Prior art keywords
copper
ceramic
thickness
circuit board
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980032568.2A
Other languages
English (en)
Inventor
加藤宽正
佐野孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=68540131&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN112166654(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of CN112166654A publication Critical patent/CN112166654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Abstract

本申请的实施方式的陶瓷铜电路基板具备陶瓷基板和第一铜部。上述第一铜部隔着第一钎料部而与上述陶瓷基板的第一面接合。上述第一铜部的厚度为0.6mm以上。上述第一铜部的侧面包含第一倾斜部。上述第一倾斜部的宽度为上述第一铜部的上述厚度的0.5倍以下。上述第一钎料部具有从上述第一倾斜部的端部突出的第一突出部。上述第一突出部的长度为0μm～200μm。上述第一突出部与上述第一倾斜部的接触角度为65°以下。

Description

陶瓷铜电路基板及其制造方法
技术领域
后述的实施方式涉及陶瓷铜电路基板及其制造方法。
背景技术
近年来，伴随着产业设备的高性能化，正在推进其中所搭载的功率模块的高输出化。伴随于此，正在推进半导体元件的高输出化。半导体元件的工作保证温度为150℃左右。高性能的一部分半导体元件的工作保证温度上升至175℃左右。
伴随于此，对于搭载半导体元件的陶瓷电路基板也正在要求耐热特性。陶瓷电路基板的耐热特性通过TCT(热循环测试)来评价。TCT是以低温→室温→高温→室温作为一个循环来评价陶瓷电路基板的耐久性的方法。
国际公开第2017/056360号公报(专利文献1)公开了TCT特性优异的陶瓷铜电路基板。在专利文献1中，通过控制钎料的突出部的长度、高度及硬度来提高TCT特性。另外，在专利文献1中，还通过在金属板侧面设置倾斜结构来提高TCT特性。
作为表示功率模块的性能的指标有功率密度。模块的功率密度通过功率密度＝VM×IM×n/Mv来求出。VM为额定耐电压(V)。IM为△Tj-c＝125℃(A)下的额定电流。n为模块内的半导体元件的数目。另外，Mv为模块的体积(cm3)。
为了增大功率模块的功率密度，需要增加模块内的半导体元件的数目或减小模块的体积。因此，对于陶瓷电路基板，要求在更小的区域中搭载更多的半导体元件。
现有技术文献
专利文献
专利文献1：国际公开第2017/056360号公报
发明内容
发明所要解决的问题
就专利文献1的陶瓷铜电路基板来说，铜板侧面的倾斜结构无法充分小型化。因此，要求在提高TCT特性的基础上能够增大搭载半导体元件的面积的陶瓷铜电路基板。
用于解决问题的手段
实施方式的陶瓷铜电路基板具备陶瓷基板和第一铜部。上述第一铜部隔着第一钎料部与上述陶瓷基板的第一面接合。上述第一铜部的厚度为0.6mm以上。上述第一铜部的侧面包含第一倾斜部。上述第一倾斜部的宽度为上述第一铜部的上述厚度的0.5倍以下。上述第一钎料部具有从上述第一倾斜部的端部突出的第一突出部。上述第一突出部的长度为0μm～200μm。上述第一突出部与上述第一倾斜部的接触角度为65°以下。
附图说明
图1是表示陶瓷铜电路基板的结构例的剖视示意图。
图2是表示第一铜部及第二铜部的侧面形状的结构例的剖视示意图。
图3是表示第一铜部及第二铜部的侧面形状的其他结构例的剖视示意图。
图4是表示第一铜部及第二铜部的侧面形状的其他结构例的剖视示意图。
图5是表示第一倾斜部的上端部及第二倾斜部的上端部的角度的测定方法的图。
图6是表示第一铜部及第二铜部的侧面形状的其他结构例的剖视示意图。
图7是表示陶瓷铜电路基板的结构例的俯视示意图。
图8是表示陶瓷铜电路基板的制造工序的一部分的剖视示意图。
图9是表示陶瓷铜电路基板的制造工序的一部分的剖视示意图。
图10是表示陶瓷铜电路基板的制造工序的一部分的剖视示意图。
图11是表示陶瓷铜电路基板的制造工序的一部分的剖视示意图。
具体实施方式
实施方式的陶瓷铜电路基板具备陶瓷基板和第一铜部。第一铜部隔着第一钎料部与陶瓷基板的第一面接合。第一铜部的厚度为0.6mm以上。第一铜部的侧面包含第一倾斜部。第一倾斜部的宽度为第一铜部的厚度的0.5倍以下。第一钎料部具有从第一倾斜部的端部突出的第一突出部。第一突出部的长度为0μm～200μm。第一突出部与第一倾斜部的接触角度为65°以下。
附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分之间的大小比率等并不一定与现实情况相同。另外，即使在表示相同部分的情况下，根据附图的不同而有时互相的尺寸、比率也以不同的方式表示。
在本申请说明书和各图中，对于与已经进行了说明的要素相同的要素标注同一符号而适当省略详细的说明。
图1及图2表示实施方式的陶瓷铜电路基板的结构例。图1是表示陶瓷铜电路基板的结构例的剖视示意图。图2是表示第一铜部及第二铜部的侧面形状的结构例的剖视示意图。
在图1及图2中，1为陶瓷铜电路基板，2为陶瓷基板。3a为第一铜部，3b为第二铜部。4为背铜板。5a为第一钎料部，5b为第二钎料部。6a为第一钎料部所具有的第一突出部，6b为第二钎料部所具有的第二突出部。7为钎料层(背铜板侧钎料层)。另外，P为第一铜部与第二铜部之间的距离。Ta为第一铜部的厚度。IP1为第一铜部的侧面所具有的第一倾斜部。Da为第一倾斜部的宽度。L1a为第一突出部的长度。θ1a为第一突出部与第一倾斜部的接触角度。θ2a为第一倾斜部的上端部的角度。Tb为第二铜部的厚度。IP2为第二铜部的侧面所具有的第二倾斜部。Db为第二倾斜部的宽度。L1b为第二突出部的长度。θ1b为第二突出部与第二倾斜部的接触角度。θ2b为第一倾斜部的上端部的角度。L2为除去区域的长度。第一铜部及第二铜部为电路图案的一部分。背铜板作为散热板而设置。实施方式的陶瓷铜电路基板不限于图示的形态。例如，陶瓷铜电路基板也可以具备三个以上的铜部。在陶瓷铜电路基板中，背铜板也可以作为电路来使用。第一铜部及第二铜部可以为分开的铜板，也可以为一个铜板的一部分。由上观察第一铜部及第二铜部时的形状可以为正方形、长方形、U字形、L字形、H字形等各种形状。
陶瓷铜电路基板具有陶瓷基板、钎料部和铜部。铜部隔着钎料部与陶瓷基板接合。例如，陶瓷基板2如图1中所示的那样具有第一面S1及第二面S2。第一铜部3a隔着第一钎料部5a与第一面S1接合。第二铜部3b隔着第二钎料部5b与第一面S1接合。铜板4隔着钎料层7与第二面S2接合。
在实施方式的说明中使用XYZ正交坐标系。将连结第一面S1和第二面S2的方向设定为Z方向。将相对于Z方向垂直并且相互正交的两个方向设定为X方向及Y方向。长度L1a为第一突出部的X方向或Y方向上的长度。距离P为第一铜部与第二铜部之间的X方向或Y方向上的距离。各构成要素的厚度为其构成要素的Z方向上的长度。
作为陶瓷基板2，可以使用氮化硅基板、氮化铝基板、氧化铝基板或含氧化锆的氧化铝基板等。陶瓷基板2的三点弯曲强度优选为500MPa以上。一部分氮化铝基板、一部分氧化铝基板及一部分含氧化锆的氧化铝基板具有500MPa以下的三点弯曲强度。与此相对，氮化硅基板具有500MPa以上、进而600MPa以上的高三点弯曲强度。若陶瓷基板的强度高，则即使使厚度Ta及厚度Tb厚达0.6mm以上、进而0.8mm以上，也能够提高TCT特性。三点弯曲强度例如依据JIS-R-1601(2008)来测定。JIS-R-1601与ISO14704(2000)相对应。
氮化硅基板具有50W/(m·K)以上、进而80W/(m·K)以上的导热率。导热率例如依据JIS-R-1611(2010)来测定。JIS-R-1611与ISO18755(2005)相对应。近年来的氮化硅基板具有高强度和高导热率这两者。只要是具有500MPa以上的三点弯曲强度和80W/(m·K)以上的导热率的氮化硅基板，就能够将陶瓷基板2的厚度减薄至0.40mm以下、进而0.30mm以下。
另外，氮化铝基板具有导热率为170W/(m·K)以上的高导热性。氮化铝基板虽然导热率高，但由于强度低，因此基板厚度优选为0.635mm以上。另外，氧化铝基板、含氧化锆的氧化铝基板的导热率为20W/(m·K)左右，但廉价。另外，由于强度低，因此基板厚度需要0.635mm。此外，有时也将含氧化锆的氧化铝基板称为阿卢西尔高硅耐热铝合金基板。
第一铜部的厚度Ta及第二铜部的厚度Tb为0.6mm以上。厚度Ta及厚度Tb优选为0.8mm以上。通过增厚各铜部，能够提高通电容量及散热性。第一铜部的厚度及第二铜部的厚度可以与背铜板4的厚度相同，也可以不同。若第一铜部的厚度及第二铜部的厚度与背铜板4的厚度相同，则能够降低接合工序时的接合体的翘曲量。设置于陶瓷基板2的第一面S1侧的铜部的个数及尺寸是任意的。
第一铜部3a及第二铜部3b隔着第一钎料部5a及第二钎料部5b分别与陶瓷基板2接合。第一钎料部及第二钎料部优选含有Ag(银)、Cu(铜)及活性金属。活性金属为选自Ti(钛)、Hf(铪)、Zr(锆)、Nb(铌)中的至少一种元素。使用了含有Ag、Cu及活性金属的钎料的接合法称为活性金属接合法。
活性金属优选包含Ti(钛)。Ti通过与氮化物陶瓷反应而形成氮化钛(TiN)，能够提高接合强度。另外，Ti通过与氧化物陶瓷反应而形成氧化钛(TiO2)，能够提高接合强度。像这样，Ti与陶瓷基板反应性良好，能够提高接合强度。
另外，各钎料部优选还包含选自In(铟)、Sn(锡)及C(碳)中的至少一种元素。
在设为Ag+Cu+活性金属＝100质量％时，优选Ag的含有率为40～80质量％、Cu的含有率为15～45质量％、Ti的含有率为1～12质量％的范围内。另外，在添加In、Sn时，选自In及Sn中的至少一种元素的含有率优选为5～20质量％的范围。在添加C时，C的含有率优选为0.1～2质量％的范围。即，在设为Ag+Cu+Ti+Sn(或In)+C＝100质量％时，优选Ag为40～73.9质量％、Cu为15～45质量％、Ti为1～12质量％、Sn(或In)为5～20质量％、C为0.1～2质量％的范围内。在此，对使用了Ti的钎料的组成进行了说明，但也可以将Ti的一部分或全部置换成其他的活性金属。另外，在使用In和Sn这两者的情况下，总计的含量也优选为5～20质量％的范围。
如上所述，陶瓷铜电路基板具有陶瓷基板隔着钎料部与铜部接合的结构。
第一铜部的厚度及第二铜部的厚度为0.6mm以上。第一铜部的侧面具有第一倾斜部。第二铜部的侧面具有第二倾斜部。第一倾斜部及第二倾斜部相对于Z方向倾斜。第一倾斜部的宽度Da满足Da≤0.5Ta。第二倾斜部的宽度Db满足Db≤0.5Tb。宽度Da及宽度Db换言之为X方向或Y方向上的长度。例如，第一倾斜部和第二倾斜部在X方向上相对。第一倾斜部的X方向上的长度为第一铜部的厚度(Z方向上的长度)的0.5倍以下。第二倾斜部的X方向上的长度为第二铜部的厚度的0.5倍以下。
例如，第一倾斜部的上端与第一铜部的上表面相连。第一倾斜部的下端与第一钎料部5a(第一突出部6a)相接。第二倾斜部的上端与第二铜部的上表面相连。第二倾斜部的下端与第二钎料部5a(第一突出部6a)相接。各倾斜部的宽度为从倾斜部的上端至倾斜部与突出部相接触的部位为止的与第一面S1平行的方向上的尺寸。各倾斜部的宽度可以通过对陶瓷铜电路基板的剖面进行观察来测定。另外，各倾斜部的宽度也可以通过由上对陶瓷铜电路板进行观察来求出。
通过在各铜部的侧面设置倾斜部，能够缓解陶瓷铜电路基板的热应力。其另一方面，在倾斜部无法实际安装半导体元件。若倾斜部的宽度较宽，则虽然能够缓解热应力，但实际安装半导体元件的面积变小。因此，倾斜部的宽度优选为铜部的厚度的0.5倍以下。更优选倾斜部的宽度为铜部的厚度的0.1倍～0.5倍。若倾斜部的宽度小于铜部的厚度的0.1倍，则由于倾斜部的宽度较窄，因此有可能应力缓解效果不足。
第一钎料部具有从第一铜部的端部突出的第一突出部。第一突出部的长度L1a为0μm～200μm。第二钎料部具有从第二铜部的端部突出的第二突出部。第二突出部的长度L1b为0μm～200μm。通过使钎料部的一部分从铜部的端部突出，能够缓解热应力。另外，各突出部的长度优选为0μm～200μm。更优选各突出部的长度为10μm～100μm。若各突出部的长度超过200μm，则虽然热应力的缓解是有效的，但缩窄第一铜部与第二铜部的间隔P并不容易。若各突出部的长度为200μm以下，则能够将第一铜部与第二铜部的间隔P设定为2mm以下、进而1.5mm以下。
另外，若各突出部的长度变得小于0μm，则成为钎料的端部位于比铜部的端部更靠内侧的状态。就这样的形状来说得不到热应力缓解效果。另外，各钎料部的厚度优选为10～60μm的范围内。
例如，如图2中表示的那样，第一突出部6a在X方向上位于第一钎料部5a与第二突出部6b之间。第二突出部6b在X方向上位于第二钎料部5b与第一突出部6a之间。第一突出部6a的X方向上的长度为0μm～200μm。第二突出部6b的X方向上的长度为0μm～200μm。为了进一步缓解热应力，第一突出部6a的X方向上的长度优选为大于0μm且为200μm以下。第二突出部6b的X方向上的长度优选为大于0μm且为200μm以下。
第一突出部与第一倾斜部的接触角度θ1a为65°以下。第二突出部与第二倾斜部的接触角度θ1b为65°以下。通过将接触角度θ1a及θ1b设定为65°以下，热应力的缓解效果变大。更优选接触角度θ1a及θ1b为5°～60°。
第一突出部的长度L1a、第二突出部的长度L1b、接触角度θ1a及接触角度θ1b使用对从第一倾斜部、第二倾斜部、第一突出部及第二突出部通过的陶瓷铜电路基板的剖面拍摄而得到的SEM照片来测定。将SEM照片的倍率设定为100倍。由SEM照片来测定各突出部的长度及各接触角度。在不同的四个剖面进行该操作，将其平均值作为各突出部的长度及各接触角度。对于SEM照片中的突出部、倾斜部等的形状识别，优选使用图像解析软件。
在由上观察铜板而得到的形状为长方形、第一倾斜部设置在各侧面时，优选对互相相对的位置进行测定。例如，在铜板为长方形的情况下，设定为对长边上的相对的位置、短边上的相对的位置的总计四处进行测定。另外，在陶瓷基板的一个面与多个铜板接合时，对各个铜板进行测定。最优选各自的测定结果满足上述范围。
根据实施方式的陶瓷铜电路基板，通过对各倾斜部的宽度、各突出部的长度及各接触角度进行控制，能够确保搭载半导体元件的面积并且缓解热应力。因此，能够提高半导体模块的功率密度。
第一倾斜部的上端部的角度θ2a优选为50°以上。第二倾斜部的上端部的角度θ2b优选为50°以上。图3及图4是表示第一铜部及第二铜部的侧面形状的其他结构例的剖视示意图。在图3及图4中，对于与图1及图2中所示的构成要素实质上相同的构成要素，标注有相同的附图标记。
图2例示出第一倾斜部的上端部的角度θ2a为钝角、第二倾斜部的上端部的角度θ2b为钝角时的结构。图3例示出各上端部为R形状时的结构。图4例示出各上端部的角度为锐角时的结构。在图2和图3中，各上端部的角度为65°以上。在图4中，各上端部的角度小于50°。在测定各上端部的角度时，也使用上述的SEM照片(倍率为100倍)。在此，钝角表示角度为90°以上且小于180°。锐角表示角度小于90°。R形状表示在倍率为100倍的SEM照片中在上端部的角处观察到曲面。
为了增大搭载半导体元件的面积，第一铜部的上表面端部及第二铜部的上表面端部优选为平坦。因此，优选图2及图4中所例示的结构。另外，在如图3中所例示的那样，各上端部为R形状时，优选R形状是平缓的。
在进行树脂模塑时，各上端部优选具有图2及图3中所例示的形状。树脂模塑是在搭载了半导体元件之后以树脂进行密封的工序。通过树脂模塑，能够提高绝缘性并且防止因湿气所造成的劣化等。在各上端部的角度小于50°、进而为45°以下的锐角的情况下，有可能树脂不会进入第一倾斜部上及第二倾斜部上。在模塑树脂未适当进入的部位形成气泡。因此，树脂模塑的成品率降低。近年来，开发了传递模塑之类的量产性优异的模塑工序。在传递模塑中，使用向模具内注入树脂的方法。为了使树脂流入模具中，优选不易形成小的间隙的结构。另外，气泡在受到热应力时容易成为模塑树脂剥落的原因。若模塑树脂剥落，则成为导通不良或绝缘不良等的原因。因此，角度θ2a及θ2b优选为50°以上、进而55°以上。更优选角度θ2a及θ2b为75°以上。
对角度θ2a及θ2b的测定方法进行说明。图5(a)、图5(b)及图5(c)是表示第一倾斜部的上端部及第二倾斜部的上端部的角度的测定方法的图。角度θ2a通过对线Li1与线Li2交叉的点的角度进行计算来求出。线Li1是在剖面的SEM照片中沿着第一铜部3a的上表面的平坦面延伸的线。线Li2是从第一铜部3a的侧面开始向下(陶瓷基板侧)倾斜的部位延伸的线。角度θ2b通过对线Li3与线Li4交叉的点的角度进行计算来求出。线Li3是在剖面的SEM照片中沿着第二铜部3b的上表面的平坦面延伸的线。线Li4是从第一铜部3b的侧面开始向下(陶瓷基板侧)倾斜的部位延伸的线。
图5(a)示出第一倾斜部的上端部与第一铜部的上表面相连的例子。图5(b)及图5(c)示出第一铜部的上表面与第一倾斜部的上端部相连的部分具有R形状的例子。在图5(c)中，第一倾斜部朝向内侧稍微凹陷地倾斜。具体来说，在图5(c)中，第一倾斜部朝向内侧以圆弧状凹陷。在第一倾斜部也可以有稍微的凹凸。
图6是表示第一铜部及第二铜部的侧面形状的其他结构例的剖视示意图。图6例示出在第一倾斜部及第二倾斜部有凹凸的形状。在图6中，2为陶瓷基板。3a为第一铜部，3b为第二铜部。5a为第一钎料部，5b为第二钎料部。IP1为第一倾斜部，IP2为第二倾斜部。在图6中所示的第一倾斜部IP1及第二倾斜部IP2形成有小的凹凸。各倾斜部中的凹凸的有无可以通过将第一铜部的侧面及第二铜部的侧面放大至1000倍的剖面SEM照片来确认。在放大照片(1000倍)中拍摄的第一倾斜部及第二倾斜部中观察到微少的凹凸时，视为在各倾斜部有凹凸。相邻的凸部与凹部的高度之差优选为1μm～20μm。另外，优选微小的多个凹部与微小的多个凸部交替地存在。若微少的凹凸交替地设置，则成为微少的波型形状。
另外，在第一倾斜部及第二倾斜部开始稍微向内侧凹陷而倾斜的形状的情况下，向内侧凹陷的部分的宽度优选为第一倾斜部的宽度或第二倾斜部的宽度的四分之一以下。将这样的凹陷的结构称为微少的凹陷形状。
若设置微少的凹凸形状或微少的凹陷形状，则能够提高各铜部与模塑树脂的密合性。即，在提高陶瓷铜电路基板的TCT特性的基础上，能够提高陶瓷铜电路基板与模塑树脂的密合性。另一方面，若凹凸形状、凹陷形状的尺寸大，则在各铜部与模塑树脂之间容易形成气泡。
图7是表示陶瓷铜电路基板的结构例的俯视示意图。图7(a)例示出包含第一铜部3a的铜板及包含第二铜部3b的另一铜板与陶瓷基板2接合的结构。图7(b)例示出包含第一铜部3a及第二铜部3b的一个铜板与陶瓷基板2接合的结构。即使在任一结构中，第一铜部和第二铜部都在与陶瓷基板的接合面水平的一方向上互相分离。例如，在该一方向上，第一铜部的第一倾斜部IP1与第二铜部的第二倾斜部IP2相对。
搭载半导体元件的铜电路板的侧面的90％以上优选具有上述形状。例如，在陶瓷基板上设置有多个搭载有半导体元件的铜电路板。第一铜部为多个铜电路板之一。第二铜部为多个铜电路板的另一个。或者，也可以第一铜部为一个铜电路板的一部分，第二铜部为该一个铜电路板的另一部分。第一铜部的侧面的90％以上优选具有与上述的第一倾斜部相同的形状。另外，第二铜部的侧面的90％以上优选具有与上述的第二倾斜部相同的形状。最优选第一铜部的侧面整体具有与第一倾斜部相同的形状、第二铜部的侧面整体具有与第二倾斜部相同的形状。
以上那样的陶瓷铜电路基板的TCT特性优异。
例如，就TCT来说，在一个循环中，依次执行-40℃下的30分钟的保持、室温下的10分钟的保持、175℃下的30分钟的保持及室温下的10分钟的保持。反复进行该循环，对在陶瓷铜电路基板中产生不良情况的循环数进行测定。所谓电路基板的不良情况是指例如各钎料部(5a、5b)的剥落、钎料层7的剥落或陶瓷基板2的开裂等。
本实施方式的陶瓷铜电路基板即使将TCT中的高温侧的保持温度设定为175℃以上，也能够显示出优异的TCT特性。175℃以上的保持温度例如为200℃～250℃。就SiC元件及GaN元件等半导体元件来说，预测结温成为200～250℃。结温与半导体元件的工作保证温度相对应。因此，在陶瓷铜电路基板中也要求高温下的耐久性。
另外，通过控制各倾斜部的宽度及各突出部的长度，能够以小的突出部来缓解应力。因此，能够将第一铜部与第二铜部的间隔P缩窄为2mm以下、进而1.5mm以下。
进而，通过控制各倾斜部的上端部的形状，能够实现半导体元件的搭载面积的确保和树脂模塑性的提高。
对实施方式的陶瓷铜电路基板的制造方法进行说明。实施方式的陶瓷铜电路基板只要具有上述构成，就不限于以下的制造方法。例如，根据以下的制造方法，能够提高实施方式的陶瓷铜电路基板的成品率。
首先，准备第一铜部及第二铜部隔着钎料层与陶瓷基板的至少一个面接合而成的接合体。第一铜部的厚度及第二铜部的厚度为0.6mm以上。第一铜部及第二铜部具有电路图案形状。第一铜部及第二铜部可以是互相分离的电路图案，也可以是一个电路图案的一部分。第一铜部及第二铜部通过对一个铜板进行蚀刻来形成。或者，第一铜部及第二铜部也可以通过将具有第一铜部的铜板和具有第二铜部的另一铜板与陶瓷基板接合来形成。优选将铜板与陶瓷基板的两面接合并通过对至少一个面的铜板的蚀刻加工来形成第一铜部及第二铜部的方法。在两面接合铜板较能够抑制接合体的翘曲的产生。另外，若使用蚀刻，则能够形成任意的图案形状。由上观察时的第一铜部及第二铜部的形状是任意的，例如可以为正方形、长方形、U字形、L字形、H字形等各种形状。在第一铜部与第二铜部之间设置有钎料层。
实施方式的陶瓷铜电路基板的制造方法包括钎料蚀刻工序及铜蚀刻工序。实施方式的陶瓷铜电路基板的制造方法也可以还包含准备工序及电路图案形成工序。
在准备工序中，准备厚度为0.6mm以上的铜板隔着钎料层与陶瓷基板的至少一个面接合而成的接合体。在电路图案形成工序中，将铜板蚀刻成图案形状。由此，形成第一铜部及第二铜部。在钎料蚀刻工序中，对存在于第一铜部与第二铜部之间的钎料层进行蚀刻。通过钎料层的蚀刻，形成位于陶瓷基板与第一铜部之间的第一钎料部和位于陶瓷基板与第二铜部之间的第二钎料部。此时，以除去区域的长度L2成为距离铜部的端部为±100μm的范围内的方式进行蚀刻。例如，第一钎料部的除去区域的长度为第一铜部的端部与最接近第一铜部的该端部的第一钎料部的端部之间的与陶瓷基板表面平行的方向上的距离。第二钎料部的除去区域的长度为第二铜部的端部与最接近第二铜部的该端部的第二钎料部的端部之间的与陶瓷基板表面平行的方向上的距离。在铜蚀刻工序中，对第一铜部的侧面及第二铜部的侧面进行蚀刻。此时，以第一突出部的长度L1a及第二突出部的长度L1b为0μm～200μm的范围内、第一突出部与第一倾斜部的接触角度θ1a及第二突出部与第二倾斜部的接触角度θ1b为65°以下、第一倾斜部的宽度Da满足Da≤0.5Ta并且第二倾斜部的宽度Db满足Db≤0.5Tb的方式进行蚀刻。另外，第一突出部的长度L1a及第二突出部的长度L1b优选大于0μm。
图8～图11是表示陶瓷铜电路基板的制造工序的一部分的剖视示意图。图8～图11例示出陶瓷铜电路基板的制造工序的流程。在图8～图11中，对于与图1及图2中所示的构成要素实质上相同的构成要素标注有相同的附图标记。图10的L2为除去区域的长度。图8中，以在两面接合有铜板而成的接合体为例进行说明。图8的接合体是使用了所谓的实心铜板的接合体。
首先，进行准备接合体的准备工序。接合体在陶瓷基板的至少一个面隔着钎料层与厚度为0.6mm以上的铜板接合。陶瓷基板与铜板使用活性金属接合法来接合。
陶瓷基板可以使用氮化硅基板、氮化铝基板、氧化铝基板或含氧化锆的氧化铝基板等。陶瓷基板2的三点弯曲强度优选为500MPa以上。铜板的厚度T优选为0.6mm以上。表铜板3的厚度可以与背铜板4的厚度相同，也可以不同。若表铜板3的厚度与背铜板4的厚度相同，则接合体的翘曲得以抑制。铜板的纵横尺寸优选比陶瓷基板小0.5～5mm左右。
对于钎料层5及7，使用含有Ag、Cu及活性金属的钎料。在钎料中，根据需要也可以添加选自Sn、In及C中的一种或两种以上。接合工序在真空中(10-2Pa以下)、温度为700～880℃下进行。
通过该工序，制作图8中所示那样的陶瓷基板与铜板的接合体。
接着，进行将铜板蚀刻成图案形状的电路图案形成工序。在该工序中，在接合体(陶瓷基板与铜板的接合体)的铜板上形成电路图案。在此，对在表铜板上形成电路图案的例子进行说明。在背铜板上也形成电路图案的情况下，对背铜板也进行相同的工序。
首先，在表铜板3的作为电路图案而残留的部分涂布蚀刻抗蚀剂。之后对铜板进行蚀刻。在铜板的蚀刻工序中，优选使用氯化铁或氯化铜。氯化铁优选FeCl3。氯化铜优选CuCl2。包含氯化铁或氯化铜的蚀刻液能够对铜板选择性地进行蚀刻。换而言之，可以使活性金属钎料层实质上不进行蚀刻而残留。通过该工序，如图9中所示的那样，铜板3被蚀刻而形成第一铜部3a及第二铜部3b。此时，以在第一铜部3a的侧面形成第一倾斜部、在第二铜部3b的侧面形成第二倾斜部的方式进行蚀刻。
在该工序中，考虑在之后的工序中形成的突出部长度，优选将第一铜部3a与第二铜部3b之间的距离P设定为相对于第一铜部3a与第二铜部3b的最终距离P为0μm～-200μm的范围。例如，在将第一铜部3a与第二铜部3b的最终距离P设定为1.5mm时，在电路图案形成工序中优选将距离P设定为1.5～1.3mm的范围内。即，电路图案形成工序刚结束后的距离P优选预先相对于最终距离P缩窄至相同或200μm以内。另外，以第一倾斜部的宽度Da与第一铜部的厚度Ta满足Da≤(0.5Ta+100μm)、第二倾斜部的宽度Db与第二铜部的厚度Tb满足Db≤(0.5Tb+100μm)的方式进行蚀刻。通过在电路图案形成工序中如上述那样预先控制形状，后工序中的形状控制变得容易。
图9中示出了将铜板布图为两个(第一铜部及第二铜部)的例子，但所形成的图案形状可以适当变更。另外，在该工序中，如图9中所示的那样，在第一铜部3a与第二铜部3b之间存在钎料层5的一部分。钎料层5的该一部分未被铜部覆盖而变得裸露。
接着，进行钎料蚀刻工序。在钎料蚀刻工序中，通过对存在于第一铜部与第二铜部之间的钎料层进行蚀刻，将除去区域的长度L2设定为距离铜部端部为±100μm的范围内。通过钎料蚀刻工序，陶瓷基板与第一铜部之间的钎料与陶瓷基板与第二铜部之间的钎料电分离。
在钎料蚀刻工序中，使用双氧水或铵化合物等对钎料层进行蚀刻。在钎料层为包含Ag、Cu及活性金属等的活性金属钎料的情况下，含有双氧水或铵化合物等的钎料蚀刻液是有效的。它们可以对活性金属钎料层选择性蚀刻。另外，钎料蚀刻液也可以根据需要含有除双氧水及铵化合物以外的成分。此外，钎料蚀刻液也可以使用双氧水及铵化合物的混合液。
以除去区域的长度L2成为±100μm的范围内的方式对钎料层进行蚀刻。除去区域的长度L2为铜部的一端与钎料部的一端之间的距离。通过将除去区域的长度L2设定为上述范围内，后工序中的形状控制变得容易。
铜部的一端与钎料部的一端在Z方向上重叠的状态与突出部长度L1为0μm的状态相对应。除去区域的长度L2为±100μm的状态与突出部长度L1为±100μm的范围内的状态相对应。除去区域的长度L2为负表示钎料部位于比铜部端部更靠内侧。即，表示钎料部未从铜部端部突出。另外，除去区域的长度L2为正表示钎料部位于比铜部端部更靠外侧。即，表示钎料部从铜部端部突出。即，除去区域的长度L2为-100μm时，表示钎料在距离铜部端部为100μm内侧的范围被除去的状态。另外，除去区域的长度L2为+100μm时，表示在距离铜部端部为100μm外侧形成有突出部的状态。
另外，除去区域的长度L2优选为-50μm～+30μm的范围。在确保绝缘间距离方面优选的突出部长度L1为10μm～100μm。通过将除去区域的长度L2设定为±100μm、进而-50μm～+30μm的范围内，变得容易控制后工序中的突出部长度L1。
接着，进行对第一铜部的侧面及第二铜部的侧面进行蚀刻的铜蚀刻工序。在该工序中，以使第一突出部的长度L1a及第二突出部的长度L1b成为0μm～200μm的范围、使第一突出部与第一倾斜部的接触角度θ1a成为65°以下、使第二突出部与第二倾斜部的接触角度θ1b成为65°以下、使第一倾斜部的宽度成为第一铜部的厚度的0.5倍以下、使第二倾斜部的宽度成为第二铜部的厚度的0.5倍以下的方式进行蚀刻。
通过使用对铜进行蚀刻的溶液对第一铜部的侧面及第二铜部的侧面进行蚀刻，能够控制各突出部的长度。另外，通过对第一铜部的侧面及第二铜部的侧面进行蚀刻，能够控制接触角度θ1a、接触角度θ1b、第一倾斜部的上端部的角度θ2a及第二倾斜部的上端部的角度θ2b。另外，在第一铜部或第二铜部的上表面或侧面有不想蚀刻的区域的情况下，预先使用对蚀刻钎料层的工序中所使用的蚀刻液(双氧水及铵化合物的混合液等)具有耐受性的抗蚀剂是有效的。在对钎料层进行蚀刻的工序之后对不想蚀刻的区域重新涂布抗蚀剂也是有效的。
另外，第一铜部的侧面及第二铜部的侧面的蚀刻条件以满足上述的实施方式的陶瓷铜电路基板的形状的方式进行。即，以第一倾斜部的宽度、第二倾斜部的宽度、第一突出部的长度、第二突出部的长度、第一倾斜部的形状及第二倾斜部的形状变得与上述的实施方式的陶瓷铜电路基板的构成相同的方式进行蚀刻。
第一铜部的侧面及第二铜部的侧面优选在一次蚀刻工序中以相对于第一铜部及第二铜部的蚀刻速率成为100μm以下的条件被蚀刻。蚀刻速率是在一次蚀刻工序中各铜部被蚀刻的量。蚀刻速率由“蚀刻前的铜部的厚度-蚀刻后的铜部的厚度”来算出。对铜部的蚀刻液使用氯化铁或氯化铜。作为一次蚀刻工序，优选在1～10分钟的情况下蚀刻速率成为100μm以下的条件。另外，蚀刻速率优选为40～60μm。蚀刻时间优选为1～4分钟的范围内。蚀刻速率小于40μm的情况下蚀刻时间变长，量产性降低。另外，若蚀刻速率超过100μm而较大，则变得难以控制第一倾斜部的形状及第二倾斜部的形状。
作为对铜部的蚀刻液，也可以使用作为硫酸与过氧化氢的混合液的化学研磨液。然而，利用化学研磨液的蚀刻速率一般来说比利用使用了氯化铁或氯化铜的蚀刻液的蚀刻速率低。即，在进行了相同时间蚀刻时，使用了氯化铁或氯化铜的铜板蚀刻液的蚀刻量较多。若蚀刻时间变长则量产性降低。因此，作为蚀刻液，优选使用氯化铁或氯化铜。
在电路图案形成工序和铜蚀刻工序中也可以使用相同的蚀刻液。在电路图案形成工序和铜蚀刻工序中使用相同蚀刻液的情况下，铜蚀刻工序中的蚀刻时间优选比电路图案形成工序中的蚀刻时间短。通过使用相同的蚀刻液，能够以时间来控制蚀刻速率。
实施方式的陶瓷铜电路基板的铜板厚度T为0.6mm以上。一次蚀刻工序中的蚀刻速率优选为100μm以下、进而40～60μm。另外，优选将蚀刻时间设定为1～10分钟、进而1～4分钟。通过设定为该条件，成品率良好、控制了形状并且量产性也能够提高。另外，也可以交替地进行多次钎料层蚀刻和铜蚀刻工序。由此，变得容易将各倾斜部的宽度、各突出部的长度、各接触角度控制在上述的范围内。
以上，对在陶瓷铜电路基板中长度L1a及长度L1b这两者为0μm～200μm的例子进行了说明。也可以长度L1a及长度L1b中的仅一者为0μm～200μm。为了进一步缓解热应力，长度L1a及长度L1b这两者期望为0μm～200μm。
另外，也可以接触角度θ1a及接触角度θ1b中的仅一者为65°以下。但是，为了进一步缓解热应力，优选接触角度θ1a及接触角度θ1b这两者为65°以下。
此外，也可以满足宽度Da为厚度Ta的0.5倍以下及宽度Db为厚度Tb的0.5倍以下中的仅一者。但是，为了进一步增大半导体元件的实际安装面积，优选满足宽度Da为厚度Ta的0.5倍以下及宽度Db为厚度Tb的0.5倍以下这两者。
另外，也可以角度θ2a及角度θ2b中的仅一者为50°以上。但是，为了树脂模塑性的进一步提高，优选角度θ2a及角度θ2b这两者为50°以上。
实施例
(实施例1～15、比较例1～2)
作为陶瓷基板与铜板的接合体，准备了表1中所示的接合体。此外，就陶瓷基板来说，将纵60mm×横50mm×厚度0.32mm的氮化硅基板(导热率为90W/(m·K)、三点弯曲强度为650MPa)作为第一氮化硅基板。另外，将纵60mm×横50mm×厚度0.25mm的氮化硅基板(导热率为85W/(m·K)、三点弯曲强度为700MPa)作为第二氮化硅基板。另外，准备了纵60mm×横50mm×厚度0.635mm的氮化铝基板(导热率170W/(m·K)、三点弯曲强度400MPa)。另外，将铜板设定为纵55mm×横45mm的无氧铜。接合方法为以活性金属接合法进行了接合的方法。另外，将表背相同尺寸的铜板进行了接合。
表1
Figure BDA0002779039800000161
接着，在接合体的表铜板涂布了蚀刻抗蚀剂。为了蚀刻抗蚀剂能够耐受蚀刻钎料层的溶液而将市售的抗蚀剂涂布成了图案形状。此外，以蚀刻铜板之后的图案之间的间隔成为1.0mm的方式进行了设计。
接着对铜板进行了蚀刻。通过蚀刻，将一个铜板分割成与电路图案相对应的多个铜部。相邻的铜部之间的距离P成为1.0mm。另外，以铜部侧面的倾斜部的宽度D和铜部的厚度T满足D≤(0.5T+100μm)的方式进行了蚀刻。另外，钎料层在相邻的铜部之间变得裸露。
接着，对钎料层进行了蚀刻。在对钎料层进行蚀刻时，准备了除去区域的长度L2为表2的长度的接合体。实施例是除去区域的长度L2成为±100μm的范围的例子。在表2中除去区域的长度L2变成负的这一表述表示多少钎料层从铜部端部中被除去。
另外，在比较例1中，钎料层突出较大。在比较例2中，除去区域的长度L2大。
表2
接合体 除去区域的长度L2(μm)
实施例1 接合体1 0
实施例2 接合体1 -50
实施例3 接合体1 -100
实施例4 接合体1 +60
实施例5 接合体2 0
实施例6 接合体2 -50
实施例7 接合体2 -100
实施例8 接合体2 +50
实施例9 接合体3 0
实施例10 接合体3 -50
实施例11 接合体3 -100
实施例12 接合体3 +30
实施例13 接合体4 -60
实施例14 接合体4 -90
实施例15 接合体5 -80
实施例16 接合体6 +20
实施例17 接合体6 -100
比较例1 接合体1 +200
比较例2 接合体1 -300
比较例3 接合体6 -300
接着，对实施例及比较例的陶瓷铜电路基板进行了铜部侧面的蚀刻工序。由此，制得了具有表3的形状的陶瓷铜电路基板。铜蚀刻工序使用了在蚀刻时间为3分钟的情况下蚀刻速率成为60μm的氯化铁溶液。另外，对电路图案形成工序和铜蚀刻工序的时间进行调整来控制蚀刻量。
表3
Figure BDA0002779039800000181
实施例的陶瓷铜电路基板的倾斜部的宽度、突出部的长度、接触角度、倾斜部上端部的角度等成为了优选的范围。另外，实施例的陶瓷铜电路基板在倾斜部被观察到1μm～20μm的微少的凹凸形状或宽度D的四分之一以下的微少的凹陷形状。
另外，比较例1的倾斜部的宽度D变大，突出部的长度L1也变大。即使对预先形成有突出部的基板进行铜板侧面的蚀刻加工也难以加工成目标形状。另外，如比较例2那样增大了除去区域的长度L2的基板即使进行铜板侧面的蚀刻加工也难以加工成目标形状。
对于实施例及比较例的陶瓷铜电路基板，调查了TCT试验及树脂模塑性。
TCT试验将保持-40℃×30分钟→保持室温×10分钟→保持250℃×30分钟→保持室温×10分钟设定为一个循环。氮化硅铜电路基板调查了在3000个循环之后的陶瓷铜电路基板中有无产生不良情况。另外，氮化铝铜电路基板调查了在2000个循环之后的陶瓷铜电路基板中有无产生不良情况。不良情况的产生的有无以超声波探伤装置(SAT)来调查陶瓷基板与铜部之间有无裂纹。将未观察到裂纹的基板标记为良，将观察到裂纹的基板标记为不良。
另外，关于树脂模塑性，通过传递模塑制成了树脂模塑的半导体模块。在半导体模块的铜部侧面观察了气泡的有无。气泡的有无通过CT观察来进行。将相对于铜部侧面以面积率计气泡为2％以下的基板表示为良，将超过2％的基板表示为不良。
将其结果示于表4中。
表4
TCT试验 树脂模塑性
实施例1 良 良
实施例2 良 良
实施例3 良 不良
实施例4 良 良
实施例5 良 良
实施例6 良 良
实施例7 良 良
实施例8 良 良
实施例9 良 良
实施例10 良 良
实施例11 良 良
实施例12 良 良
实施例13 良 良
实施例14 良 良
实施例15 良 良
实施例16 良 良
实施例17 良 良
比较例1 不良 良
比较例2 不良 不良
比较例3 不良 不良
如由表获知的那样，实施例的陶瓷铜电路基板的TCT特性优异。另外，如实施例13～15那样即使陶瓷基板的厚度变薄至0.25mm，TCT特性也良好。
另一方面，如比较例1及比较例3那样，铜部侧面的倾斜部与突出部之间的接触角度θ1高达80°的基板TCT特性降低。比较例2由于突出部长度L1为-100μm，因此TCT特性降低。
另外，就树脂模塑性来说，倾斜部的上端部的角度θ2为55°以上的基板良好。若如实施例1及比较例2那样变得小于65°则容易形成气泡。
另外，若如比较例1那样，突出部长度L1超过200μm而较大则变得容易引起导通不良。因此，难以减小铜部之间的距离P。
以上，例示出了本发明的几个实施方式，但这些实施方式是作为例子示出的，并不意图限定发明的范围。这些新的实施方式可以其它各种方式来实施，在不脱离发明的主旨的范围内可以进行各种省略、置换、变更等。这些实施方式、其变形例包含于发明的范围、主旨中，并且包含于权利要求书中记载的发明和其等同的范围内。另外，上述的各实施方式可以相互组合而实施。
符号说明
1：陶瓷铜电路基板
2：陶瓷基板
3：表面铜板
3a：第一铜部
3b：第二铜部
4：背铜板
5：钎料层(表铜板侧钎料层)
5a：第一钎料部
5b：第二钎料部
6a：第一突出部
6b：第二突出部
7：钎料层(背铜板侧钎料层)
P：相邻的铜部之间的距离
T：铜板厚度
Ta：第一铜部的厚度
Tb：第二铜部的厚度
Da：第一倾斜部的宽度
Db：第二倾斜部的宽度
L1a：第一突出部的长度
L1b：第二突出部的长度
L2：除去区域的长度
IP1：第一倾斜部
IP2：第二倾斜部
θ1a：第一突出部与第一倾斜部的接触角度
θ1b：第二突出部与第二倾斜部的接触角度
θ2a：第一倾斜部的上端部的角度
θ2b：第二倾斜部的上端部的角度

Claims (15)

1.一种陶瓷铜电路基板，其具备陶瓷基板和第一铜部，该第一铜部隔着第一钎料部与所述陶瓷基板的第一面接合，
其中，所述第一铜部的厚度为0.6mm以上，
所述第一铜部的侧面包含第一倾斜部，
所述第一倾斜部的宽度为所述第一铜部的所述厚度的0.5倍以下，
所述第一钎料部具有从所述第一倾斜部的端部突出的第一突出部，
所述第一突出部的长度为0μm～200μm，
所述第一突出部与所述第一倾斜部的接触角度为65°以下。
2.根据权利要求1所述的陶瓷铜电路基板，其中，所述接触角度为5°～60°。
3.根据权利要求1或2所述的陶瓷铜电路基板，其中，所述第一突出部的所述长度大于0μm且为200μm以下。
4.根据权利要求1～3中任一项所述的陶瓷铜电路基板，其中，所述第一倾斜部的上端部的角度为50°以上。
5.根据权利要求1～4中任一项所述的陶瓷铜电路基板，其中，所述第一钎料部含有银、铜及活性金属。
6.根据权利要求1～5中任一项所述的陶瓷铜电路基板，其中，所述铜板的所述厚度为0.8mm以上，
所述陶瓷基板为氮化硅基板，
所述陶瓷基板的厚度为0.4mm以下。
7.根据权利要求1～6中任一项所述的陶瓷铜电路基板，其还具备隔着第二钎料部与所述第一面接合的第二铜部，
其中，所述第二铜部在沿着所述第一面的第一方向上从所述第一铜部分离，
所述第一铜部的至少一部分与所述第二铜部的至少一部分之间的所述第一方向上的距离为2mm以下。
8.一种陶瓷铜电路基板的制造方法，其中，准备第一铜部及第二铜部隔着第一钎料层与第一面接合的陶瓷基板，所述第一铜部与所述第二铜部在沿着所述第一面的第一方向上互相分离，所述第一铜部的厚度及所述第二铜部的厚度为0.6mm以上，
以形成位于所述陶瓷基板与所述第一铜部之间的第一钎料部及位于所述陶瓷基板与所述第二铜部之间的第二钎料部并且所述第一钎料部的端部与所述第一铜部的端部之间的距离成为100μm以下的方式，对位于所述第一铜部与所述第二铜部之间的所述钎料层的一部分进行蚀刻，
以所述第一铜部的侧面包含第一倾斜部、从所述第一倾斜部的端部突出的所述第一钎料部的第一突出部的长度成为0μm～200μm、所述第一倾斜部与所述第一突出部的接触角度成为65°以下并且所述第一倾斜部的宽度成为所述第一铜部的厚度的0.5倍以上的方式，对所述第一铜部进行蚀刻。
9.根据权利要求8所述的陶瓷铜电路基板的制造方法，其中，所述第一铜部及所述第二铜部通过对隔着所述第一钎料层与所述陶瓷基板接合的铜板进行蚀刻来形成。
10.根据权利要求8或9所述的陶瓷铜电路基板的制造方法，其中，以所述第一突出部的所述长度变得大于0μm且为200μm以下的方式对所述第一铜部进行蚀刻。
11.根据权利要求8～10中任一项所述的陶瓷铜电路基板的制造方法，其中，与所述第一铜部的蚀刻同时，以所述第二铜部的侧面包含与所述第一倾斜部相对的第二倾斜部、从所述第二倾斜部的端部突出的所述第二钎料部的第二突出部的长度成为0μm～200μm、所述第二倾斜部与所述第二突出部的接触角度成为65°以下并且所述第二倾斜部的宽度成为所述第二铜部的厚度的0.5倍以上的方式，对所述第二铜部进行蚀刻。
12.根据权利要求8～11中任一项所述的陶瓷铜电路基板的制造方法，其中，以所述第一倾斜部与所述第一突出部的所述接触角度成为5°～60°的方式对所述第一铜部进行蚀刻。
13.根据权利要求8～12中任一项所述的陶瓷铜电路基板的制造方法，其中，以所述第一倾斜部的上端部的角度成为50°以上的方式对所述第一铜部进行蚀刻。
14.根据权利要求8～13中任一项所述的陶瓷铜电路基板的制造方法，其中，所述第一钎料层含有银、铜及活性金属。
15.根据权利要求8～14中任一项所述的陶瓷铜电路基板的制造方法，其中，所述第一铜部的厚度及所述第二铜部的厚度为0.8mm以上，
所述陶瓷基板是厚度为0.4mm以下的氮化硅基板。
CN201980032568.2A 2018-05-16 2019-05-15 陶瓷铜电路基板及其制造方法 Pending CN112166654A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018-094521 2018-05-16
JP2018094521 2018-05-16
JP2018231855 2018-12-11
JP2018-231855 2018-12-11
PCT/JP2019/019294 WO2019221174A1 (ja) 2018-05-16 2019-05-15 セラミックス銅回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN112166654A true CN112166654A (zh) 2021-01-01

Family

ID=68540131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980032568.2A Pending CN112166654A (zh) 2018-05-16 2019-05-15 陶瓷铜电路基板及其制造方法

Country Status (5)

Country Link
US (3) US11277911B2 (zh)
EP (1) EP3796761A4 (zh)
JP (1) JP7332588B2 (zh)
CN (1) CN112166654A (zh)
WO (1) WO2019221174A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985882A (zh) * 2023-02-15 2023-04-18 江苏富乐华半导体科技股份有限公司 一种厚铝陶瓷衬板的图形层结构及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021200809A1 (ja) * 2020-03-30 2021-10-07 デンカ株式会社 セラミックス回路基板、電子デバイス、及び、金属部材
WO2023074470A1 (ja) * 2021-10-25 2023-05-04 株式会社 東芝 セラミックス銅回路基板およびそれを用いた半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326949A (ja) * 1997-05-26 1998-12-08 Denki Kagaku Kogyo Kk 回路基板
JPH11340598A (ja) * 1998-05-22 1999-12-10 Toshiba Corp セラミックス回路基板
US20030068532A1 (en) * 2001-09-28 2003-04-10 Nobuyoshi Tsukaguchi Metal/ceramic bonding article
WO2017056360A1 (ja) * 2015-09-28 2017-04-06 株式会社 東芝 回路基板および半導体装置
WO2017222235A1 (ko) * 2016-06-21 2017-12-28 주식회사 아모센스 세라믹 기판 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3648189B2 (ja) 2001-09-28 2005-05-18 同和鉱業株式会社 金属−セラミックス回路基板
US6936337B2 (en) 2001-09-28 2005-08-30 Dowa Mining Co., Ltd. Metal/ceramic circuit board
JP2004172182A (ja) * 2002-11-18 2004-06-17 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
JP2004307307A (ja) * 2003-04-10 2004-11-04 Hitachi Metals Ltd セラミックス回路基板とその製造方法
JP4479531B2 (ja) * 2005-02-17 2010-06-09 日立金属株式会社 セラミックス回路基板およびそれを用いた半導体モジュール
KR101659194B1 (ko) * 2011-12-20 2016-09-22 가부시끼가이샤 도시바 세라믹 구리 회로 기판과 그것을 사용한 반도체 장치
JP6139329B2 (ja) * 2013-08-16 2017-05-31 日本碍子株式会社 セラミック回路基板及び電子デバイス
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
CN114478045B (zh) * 2016-07-28 2023-08-15 株式会社东芝 接合体、电路基板及半导体装置
DE112018000457T5 (de) 2017-02-23 2019-09-26 Ngk Insulators, Ltd. Isoliertes wärmeableitungssubstrat
JP6295382B1 (ja) * 2017-02-23 2018-03-14 日本碍子株式会社 絶縁放熱基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326949A (ja) * 1997-05-26 1998-12-08 Denki Kagaku Kogyo Kk 回路基板
JPH11340598A (ja) * 1998-05-22 1999-12-10 Toshiba Corp セラミックス回路基板
US20030068532A1 (en) * 2001-09-28 2003-04-10 Nobuyoshi Tsukaguchi Metal/ceramic bonding article
WO2017056360A1 (ja) * 2015-09-28 2017-04-06 株式会社 東芝 回路基板および半導体装置
WO2017222235A1 (ko) * 2016-06-21 2017-12-28 주식회사 아모센스 세라믹 기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985882A (zh) * 2023-02-15 2023-04-18 江苏富乐华半导体科技股份有限公司 一种厚铝陶瓷衬板的图形层结构及其制备方法

Also Published As

Publication number Publication date
US20210068253A1 (en) 2021-03-04
EP3796761A1 (en) 2021-03-24
EP3796761A4 (en) 2022-01-26
JPWO2019221174A1 (ja) 2021-06-17
US20220104351A1 (en) 2022-03-31
US11653447B2 (en) 2023-05-16
US20220104350A1 (en) 2022-03-31
JP7332588B2 (ja) 2023-08-23
US11277911B2 (en) 2022-03-15
WO2019221174A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
KR101659194B1 (ko) 세라믹 구리 회로 기판과 그것을 사용한 반도체 장치
US11653447B2 (en) Ceramic copper circuit board and method for manufacturing the same
EP3358615B1 (en) Silicon nitride circuit board and semiconductor module using same
US9397017B2 (en) Substrate structures and methods of manufacture
JP2013042165A (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
TWI713746B (zh) 功率模組用基板
EP3255666B1 (en) Silicon nitride circuit substrate and electronic component module using same
CN115884952A (zh) 制造金属陶瓷基板的方法和借助其制造的金属陶瓷基板
WO2018225809A1 (ja) セラミックス回路基板
JP2004022973A (ja) セラミック回路基板および半導体モジュール
KR20130050092A (ko) 세라믹회로기판 및 이의 제조 방법
JP7048493B2 (ja) セラミックス回路基板および半導体モジュール
JP4496404B2 (ja) 金属−セラミックス接合基板およびその製造方法
EP2838326B1 (en) Electronic device
EP3941166A1 (en) Bonded substrate
EP3961695B1 (en) Ceramic circuit substrate and electronic component module
JP2005129625A (ja) スリット入り回路基板及びその製造方法
JP5011587B2 (ja) 放熱板の製造法
JP6317178B2 (ja) 回路基板および電子装置
CN112738988A (zh) 陶瓷覆铜板及其制备方法、陶瓷电路板
WO2023234286A1 (ja) セラミックス回路基板およびそれを用いた半導体装置
JP2012244026A (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
EP3889321A1 (en) Method for producing a semiconductor substrate arrangement
JP2002198456A (ja) セラミックス回路基板およびパワーモジュール
TW569480B (en) Thermoelectric cooler structure and the manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination