CN112166471B - 用于4堆叠3d x点存储器的新型分布式阵列和触点架构 - Google Patents

用于4堆叠3d x点存储器的新型分布式阵列和触点架构 Download PDF

Info

Publication number
CN112166471B
CN112166471B CN202080002267.8A CN202080002267A CN112166471B CN 112166471 B CN112166471 B CN 112166471B CN 202080002267 A CN202080002267 A CN 202080002267A CN 112166471 B CN112166471 B CN 112166471B
Authority
CN
China
Prior art keywords
cell
bit line
word line
lines
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080002267.8A
Other languages
English (en)
Other versions
CN112166471A (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CN2020/089719 external-priority patent/WO2021226816A1/en
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN112166471A publication Critical patent/CN112166471A/zh
Application granted granted Critical
Publication of CN112166471B publication Critical patent/CN112166471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18Bit line organisation; Bit line lay-out
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/10Decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/14Word line organisation; Word line lay-out
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种三维存储器包括存储单元的底部单元层、存储单元的顶部单元层和存储单元的至少一个中间单元层。底部单元层耦合到底部单元位线、底部单元位线解码器、底部单元字线和底部单元字线解码器。中间单元层耦合到中间单元位线、中间单元位线解码器、底部或中间单元字线、以及底部或中间单元字线解码器。顶部单元层耦合到顶部单元位线、底部单元位线解码器、中间单元字线和中间单元字线解码器。可以将位线解码器布置在沿垂直方向偏移的子部分中。可以将字线解码器布置在沿水平方向偏移的子部分中。

Description

用于4堆叠3D X点存储器的新型分布式阵列和触点架构
技术领域
概括地说,本公开内容涉及三维电子存储器,具体地说,本公开内容涉及增加三维交叉点(X点)存储器中的存储单元的密度。
背景技术
通过改进工艺技术、电路设计、编程算法和制造工艺,将平面存储单元缩小到更小的尺寸。然而,随着存储单元的特征尺寸接近下限,平面工艺和制造技术变得具有挑战性且成本高昂。因此,平面存储单元的存储密度接近上限。仍然需要能够解决平面存储单元中的密度限制的三维(3D) 存储架构。
发明内容
本文公开的三维存储器和方法解决了本领域现有技术的问题,并提供了更多的益处。根据一个方面,公开并示出了一种用于4堆叠3D交叉点存储器的分布式阵列和触点架构。顶部单元位线触点落在底部单元位线触点上,以便在间距(pitch)上进行电接触。中间单元位线触点位于底部单元阵列块之间。底部单元字线触点位于底部单元字线的中间、以及位线阵列的中间。中间单元字线触点位于底部单元字线的中间、以及位线阵列的中间、并位于两个相邻的底部单元字线阵列之间。以棋盘式分布模式排列所有的位线和字线解码器块,以最大化位密度。结果,与现有技术水平的系统相比,大大提高了阵列效率。
在另一个方面,在深度方向上堆叠多个存储单元层。多条位线耦合到所述多个存储单元层。多条字线耦合到所述多个存储单元层。多个位线解码器耦合到所述多条位线并且可操作以选择性地激活所述多条位线。多个字线解码器耦合到所述多条字线并且可操作以选择性地激活所述多条字线。所述位线解码器被布置在沿垂直方向偏移的位线解码器子部分中。所述字线解码器被布置在沿水平方向偏移的字线解码器子部分中。
在另一个方面,一种形成三维存储器的方法包括:提供在深度方向上堆叠的多个存储单元层;提供耦合到所述多个存储单元层的多条位线;提供耦合到所述多个存储单元层的多条字线;提供耦合到所述多条位线并且可操作以选择性地激活所述多条位线的多个位线解码器;提供耦合到所述多条字线并且可操作以选择性地激活所述多条字线的多个字线解码器;在沿垂直方向偏移的位线解码器子部分中,形成所述位线解码器;在沿水平方向偏移的字线解码器子部分中,形成所述字线解码器。
附图说明
当参考示例性实施例和附图的以下描述进行考虑时,将进一步理解本公开内容的前述方面、特征和优点,其中,相同的附图标记表示相同的元件。在描述附图中图示的本公开内容的示例性实施例时,为了清楚说明起见,使用了特定的术语。但是,本公开内容的各方面并不旨在限于所使用的特定术语。
图1是三维交叉点存储器的一部分的立体图。
图2是现有的三维交叉点存储器的一部分的平面图。
图3A和图3B是现有的三维交叉点存储器的一部分的平面图。
图4A和图4B是根据一个实施例的三维交叉点存储器的一部分的横截面图。
图5A和图5B是根据图4A和图4B的三维交叉点存储器的一部分的平面图。
图6A和图6B是根据图4A和图4B的实施例的三维交叉点存储器的一部分的平面图。
图7是根据图4A和图4B的实施例的三维交叉点存储器的一部分的平面图。
图8是根据图4A和图4B的实施例的三维交叉点存储器的一部分的平面图。
具体实施方式
本技术应用于三维存储器领域。在图1中示出了三维(3D)存储器的一般示例。具体而言,图1是三维交叉点存储器的一部分的立体图。该存储器包括第一层存储单元5和第二层存储单元10。在第一层存储单元5和第二层存储单元10之间,是沿水平(X)方向延伸的多个字线15。在深度 (Z)方向上,在第一层存储单元5的上方是沿垂直(Y)方向延伸的多个第一位线20,在第二层存储单元10的下方是沿Y方向延伸的多个第二位线25。
进一步如图1中所示,可以沿着Z方向重复位线、存储单元、字线、存储单元的顺序结构以形成堆叠构造。在图1的例子中,堆叠的第一层可以包括第一层存储单元5、位线20和字线15,而堆叠的第二层可以包括第二层存储单元10、位线25和字线15。因此,虽然第一层存储单元5和第二层存储单元10均具有其各自的位线组20和25,但是第一层存储单元5 和第二层存储单元10可以共享同一组字线15。虽然图1的例子示出了4层堆叠构造,但在其它例子中,堆叠的构造可以包括任意数量的存储单元层和其它元件。无论如何,可以通过选择性地激活对应于该结构中的各存储单元的字线和位线,来访问该单元。
为了选择性地激活字线和位线,存储器包括字线解码器和位线解码器 (没有示出)。字线解码器通过字线触点(没有示出)耦合到字线,并且用于对字线地址进行解码,使得特定的字线在被寻址时被激活。类似地,位线解码器通过位线触点(没有示出)耦合到位线,并且用于对位线地址进行解码,使得特定的位线在被寻址时被激活。因此,存储器的堆叠构造还可以包括位线触点和解码器,以及用于选择性地激活堆叠中的位线和字线的字线触点和解码器。例如,可以将堆叠构造布置为元件的阵列,其中每个阵列可以包括一组存储单元、以及对应的位线、字线、位线和字线触点以及位线和字线解码器的集合。参照图2进一步示出和讨论了现有构造的字线解码器和触点以及位线解码器和触点的定位。
图2是现有构造的三维交叉点存储器的一部分的平面图。该图描绘了沿Z(深度)方向观察的部分。在该例子中,堆叠的构造是2层堆叠。该堆叠的构造包括多个存储单元阵列,其包括两个顶部单元阵列60和61以及两个底部单元阵列65和66。虽然在图2中没有示出各个存储单元,但在图 1中示出了它们,例如在顶部阵列中,可以将存储单元布置为图1中所示的第一层存储单元5,而在底部阵列中,可以将存储单元布置为图1中所示的第二层存储单元10。
该部分包括对应于顶部单元和底部单元的字线和位线、字线和位线触点以及字线和位线解码器。如图所示,许多字线(例如,字线30)在X(水平)方向上延伸,并且对应于顶部单元和底部单元。该部分还包括沿Y(垂直)方向延伸并对应于存储单元的顶部单元阵列60的多个顶部单元位线(例如,位线35)、以及沿着垂直方向延伸并对应于存储单元的底部单元阵列 65的多个底部单元位线(例如,位线40)。字线、顶部单元位线和底部单元位线通常由20nm/20nm的线/间隔(L/S)图案形成,并形成在硅衬底上。此外,存储器可以采用互补金属氧化物半导体(CMOS)技术。
图2中的字线针对给定的单元阵列在水平方向上对齐。例如,如图所示,用于单元阵列60、61、65和66的字线都沿着X方向彼此水平对齐。示出了这些字线中的每条字线都在各个单元阵列的整个宽度上延伸。给定顶部单元阵列的顶部单元位线和给定底部单元阵列的底部单元位线垂直地对齐。例如,顶部单元位线35沿Y方向垂直地对齐,并且底部单元位线 40沿Y方向垂直地对齐。顶部单元阵列的顶部单元位线和重叠的底部单元阵列的底部单元位线(例如,顶部单元位线35和底部单元位线40)也彼此水平地对齐,但在图2中将它们示出为略有偏移,以便清楚地显示两个层。将这些位线中的每一个位线示出为在各个单元阵列的整个长度上延伸。
图2的存储器部分包括字线接触区45、顶部单元位线接触区50和底部单元位线接触区55。字线接触区45沿垂直方向延伸,而顶部单元位线接触区50和底部单元接触区55沿水平方向延伸。字线接触区45包括多个字线触点(例如,触点45a),其显示为由字线接触区45包围的点。顶部单元位线接触区50包括多个字线触点(例如,触点50a),其显示为由顶部单元位线接触区50包围的点。底部单元位线接触区55包括多个底部单元位线触点(例如,触点55a),其显示为由底部单元位线接触区55包围的点。
字线触点和位线触点连接到各个字线和位线的中间。因此,如图所示,字线接触区45位于字线40的水平中部,底部单元位线接触区55位于底部单元位线40的垂直中部,而顶部单元位线接触区50位于顶部单元位线35 的垂直中部。由于用于给定单元阵列的字线在水平方向上对齐,因此用于给定单元阵列的字线触点也基本上在水平方向上对齐。同样,由于用于给定单元阵列的位线垂直方向上对齐,因此用于给定单元阵列的位线触点也基本上在垂直方向上对齐。
字线接触区45还包括多个字线解码器(没有示出)。字线解码器通常顺应字线接触区并且通常沿着垂直方向延伸。字线解码器通过字线触点耦合到字线。例如,字线触点可以从字线的平面延伸到在深度方向的下面的平面,在该处提供字线解码器。顶部单元位线接触区50还包括多个顶部单元位线解码器(没有示出)。顶部单元位线解码器通常顺应顶部单元位线接触区50并且通常沿着水平方向延伸。顶部单元位线解码器通过顶部单元位线触点,耦合到顶部单元位线。例如,顶部单元位线触点可以从顶部单元位线的平面延伸到在深度方向的下面的平面,在该处提供顶部单元位线解码器。底部单元位线接触区55还包括多个底部单元位线解码器(没有示出)。底部单元位线解码器通常顺应底部单元位线接触区55并且通常沿水平方向延伸。底部单元位线解码器通过底部单元位线触点,耦合到底部单元位线。例如,底部单元位线触点可以从底部单元位线的平面延伸到在其处提供底部单元位线解码器的、在深度方向的下面的平面。可以在深度方向上在存储单元、位线和字线的堆叠下方的平面中提供字线解码器、以及顶部和底部单元位线解码器。
本技术的开发人员已经认识到,图2中例示的现有构造在存储空间使用方面效率低下,并且其它构造可以提供改进的存储单元密度和位线密度。现有构造的缺点与该架构中的堆叠数量相关,该架构中的堆叠仅包括两层的存储单元。现有构造的另一种缺点与字线解码器的布置相关。如图2中所示,字线接触区45以及相应的字线触点和字线解码器沿着存储器结构的水平中间进行布置。例如,如图所示,字线触点45和字线解码器沿着存储单元的顶部和底部阵列60和65的水平中部进行布置(但是在Z方向上可以延伸到不同的深度)。对于存储器中的其它阵列例如,顶部单元阵列61 和底部单元阵列66也是如此,其中字线接触区也占据这些阵列的水平中部。如上所述,这样布置解码器是因为:在给定阵列内,字线水平对齐,而位线垂直对齐。因此,如果是将图2中所示的2层堆叠简单地复制到4层堆叠中,则这样的配置将给其它层带来相同的效率低下。参照图3A和图3B 进一步示出和讨论了这种构造及其缺点。
图3A是现有的三维交叉点存储器的一部分的平面图。该图描绘了沿深度或Z方向查看的部分。该例子是2层堆叠构造。该图示出了包括从第一边缘或顶部边缘75延伸到第二边缘或底部边缘80的底部单元阵列60的多个底部单元阵列、以及包括从第一边缘或顶部边缘76延伸到第二边缘或底部边缘81的顶部单元阵列65的多个顶部单元阵列。图3B是与图3A相同的平面图,除了已经去除表示底部单元阵列60和顶部单元阵列65的标记之外。为了清楚地表示图3A和图3B,将仅关于底部单元阵列60和顶部单元阵列65的部分来进行讨论,应当理解,这样的讨论可以容易地应用于附图的其它部分。另外,应当注意,附图仅示出了字线解码器、顶部单元位线解码器和底部单元位线解码器,并且没有示出存储器的其它部分。
参照图3A和图3B,可以看到该存储器部分包括一组字线解码器70,该组字线解码器70布置在从底部单元阵列60的顶部边缘75到底部单元阵列60的底部边缘80沿Y方向延伸的连续垂直条带中。该存储器部分还包括顶部单元阵列65的一组顶部单元位线解码器85(沿着水平或X方向,将其分成两个部分85a和85b,并且85a和85b垂直地对齐)和底部单元阵列60的一组底部单元位线解码器90(沿着水平或X方向,将其分成垂直对齐的两个部分90a和90b)。因此,如图3A和3B中所示,位线和字线解码器对称地布置在存储器结构中。如关于图2所描述的,这是因为:这些字线在给定阵列内水平地对齐,而位线在给定阵列内垂直地对齐。因此,图3A和图3B中所示的这种现有构造将存储区域的垂直条带专用于字线触点和字线解码器,其不包括用于数据存储的任何位线或存储单元,从而限制了存储效率。进一步如上面所提及的,这种专用条带可以沿深度方向延伸到多个层,从而带来更多的低效率。
本技术的开发人员已经认识到由现有构造引起的缺点,并鉴于这些缺点而提供了本技术。本技术是一种包括多于两层的存储单元的存储器结构,在各偏移位置处提供各种元件以优化存储器空间的使用。
图4A和图4B是根据一个实施例的三维交叉点存储器的一部分的横截面视图。应当注意的是,为了表示清楚起见,图4A和4B仅示出了存储器的一些元件。参照其它附图进一步描述其它元件。该架构包括沿深度(Z) 方向以堆叠配置排列的两层以上的存储单元。虽然在所示的例子中,架构包括四层存储单元,但是在其它例子中,该架构可以包括更少或更多层的存储单元,其包括堆叠在另一个之上的多个架构。如图所示,存储单元的底部单元层100位于该四层堆叠的底部(在深度方向)。存储单元的第一中间单元层200位于堆叠中的底部单元层100上方。然后,存储单元的第二中间单元层300位于堆叠中的第一中间单元层200上方。最后,存储单元的顶部单元层400位于堆叠中的第二中间单元层300上方。
为了访问四个单元层内的任何单个单元,提供了位线和字线。在该架构中,将这些位线和字线中的至少一些位线和字线布置在彼此偏移的部分中。这些偏移可以允许避免用于解码器的专用区域,这增加了效率。
图4A示出了该架构中的位线的示例性布置。如图所示,将诸如底部单元位线110之类的底部单元位线在深度方向上设置在底部单元层100下方。在顶部单元层400上方,提供顶部单元位线(例如,顶部单元位线410)。在第一中间单元层200与第二中间单元层300之间提供中间单元位线(例如,中间单元位线210)。因为中间单元位线210可以与第一中间单元层200 中的存储单元和第二中间单元层300中的存储单元都接触,所以第一中间单元层200和第二中间单元层300可以共享中间单元位线210。进一步如图所示,沿垂直或Y方向来对齐底部单元位线110和顶部单元位线410。但是,底部单元位线110和顶部单元位线410沿垂直方向或Y方向与中间单元位线210相偏移。该垂直偏移量可以是预定的距离(例如,位线的长度的一部分)。在该特定例子中,该偏移量大约为位线长度的一半。
此外,在图4A中也示出了该架构中的位线触点。例如,底部单元位线触点(例如,底部单元位线触点120)可用于将底部单元位线连接到位线解码器(没有示出)。例如,底部单元位线触点120可以连接到各个底部单元位线110的垂直中间。诸如中间单元位线触点220之类的中间单元位线触点可操作用于将中间单元位线连接到位线解码器(没有示出)。例如,中间单元位线触点220可以连接到各个中间单元位线210的垂直中间。顶部单元位线触点(例如,顶部单元位线触点420)可用于将顶部单元位线连接到位线解码器(没有示出)。例如,顶部单元位线触点420可以连接到各个顶部单元位线410的垂直中间。
由于位线之间的垂直偏移,所以位线触点可以位于偏移的位线之间的空间中。例如,中间单元位线触点220可以沿着垂直或Y方向,位于底部单元位线110和相邻的底部单元位线之间。这允许将用于中间单元位线的位线解码器布置在与用于底部和/或顶部单元位线的位线解码器不同的区域中。例如,当在深度方向上在底部单元位线下方的平面中提供中间单元位线解码器的情况下,中间单元位线触点220可以在深度方向上从中间单元位线210的平面延伸,通过底部单元位线110和垂直相邻底部单元位线之间的间隔,到达底部单元位线110下方的中间单元位线解码器。此外,由于底部单元位线110和顶部单元位线410彼此之间对齐,并且由于顶部单元位线110和中间单元位线220彼此偏移,因此顶部单元位线触点420可以连接到底部单元位线触点110。例如,顶部单元位线触点420可以在深度方向上从顶部单元位线410的平面延伸,通过在中间单元位线210和垂直相邻的中间单元位线之间的空间,以与底部单元位线触点220连接。因此,底部单元位线110和顶部单元位线410可以共享同一组的位线解码器(没有示出)。
图4B示出了该架构中的字线的示例性布置。如图所示,在底部单元层 100和第一中间单元层200之间提供底部单元字线(例如,底部单元字线 150)。在第二中间单元层300和顶部单元层400之间提供中间单元字线(例如,中间单元字线250)。因为底部单元字线210可以与底部单元层100中的存储单元和第一中间单元层200中的存储单元接触,所以底部单元层100 和第一中间单元层200可以共享中间单元字线250。同样,因为中间单元字线250可以与在第一中间单元层200中的存储单元和在第二中间单元层300 中的存储单元接触,所以第一中间单元层200和第二中间单元层300可以共享中间单元字线250。此外,如图所示,底部单元字线150和中间单元字线250沿水平方向或X方向偏移。该水平偏移量可以是预定的距离(例如,字线的长度的一部分)。在该特定的例子中,该偏移量大约为字线长度的一半。
在图4B中也示出架构中的字线触点。例如,底部单元字线触点(例如,底部单元字线触点160)可用于将底部单元字线150连接到字线解码器(没有示出)。例如,底部单元字线触点160可以连接到各个底部单元字线150 的水平中间。中间单元字线触点(例如,中间单元字线触点250)可用于将中间单元字线250连接到字线解码器(没有示出)。例如,中间单元字线触点260可以连接到各个中间单元字线250的水平中间。
由于字线之间的水平偏移,字线触点可以位于偏移的字线之间的空间中。如图所示,因为底部单元字线150和中间单元字线250彼此具有偏移,所以中间单元字线触点260可以位于底部单元字线150和相邻字线之间的沿着水平或X方向的空间中。这允许将用于中间单元字线的字线解码器布置在与用于底部单元字线的字线解码器不同的部分中。例如,在深度方向上在底部单元字线下方的平面中提供中间单元字线解码器的情况下,中间单元字线触点260可以在深度方向上从中间单元字线250的平面延伸,穿过底部单元字线150和水平相邻的底部单元字线之间的空间,以到达底部单元字线110下方的中间单元字线解码器。此外,由于底部单元层100和第一中间单元层200共享同一组的字线,因此它们可以共享同一组的字线触点和/或字线解码器。同样地,因为第一中间单元层300和顶部单元层400 共享同一组的字线,所以它们可以共享同一组的字线触点和/或字线解码器。
图5A和5B是根据图4A和4B的实施例的三维交叉点存储器的一部分的平面图。应当注意,为了表示清楚起见,图5A和5B仅示出了存储器的一些元件。参照其它附图进一步描述其它元件。提供图5A和5B以进一步示出该架构的位线和位线解码器的布置。具体而言,图5A和5B示出了相同的平面图,不同之处在于标记突出显示不同的元件。
图5A示出了底部单元位线和底部单元位线解码器的示例性布置。如以上参考图4A所描述的,底部单元位线与中间单元位线垂直地偏移。图5A 进一步示出,底部单元位线也可以彼此偏移地布置。因此,如图所示,将底部单元位线布置在沿垂直方向或Y方向彼此偏移的部分中。例如,第一部分的底部单元位线110a与第二部分的底部单元位线110b垂直地偏移。进一步如图所示,第一部分的底部单元位线110a与第三部分的底部单元位线 110c垂直地对齐。该垂直偏移量可以是预定的距离(例如,位线的长度的一部分)。在该特定的例子中,该偏移量小于位线的长度的一半。虽然该例子将位线的每个其它部分显示为具有相同的垂直偏移,从而导致形成锯齿形图案,但在其它例子中,这些偏移可以形成另一种图案,例如每个第三部分具有相同的偏移量、每个第四部分具有相同的偏移量或者某种随机模式。
示出了为底部单元位线的每个部分提供的底部单元位线解码器。例如,可以在用于激活第一部分的底部单元位线110a的第一底部单元位线解码器子部分140a中提供第一组底部单元位线解码器,可以在用于激活第二部分的底部单元位线110b的第二底部单元位线解码器子部分140b中提供第二组底部单元位线解码器,可以在用于激活第三部分的底部单元位线110c的第三底部单元位线解码器子部分140c中提供第三组底部单元位线解码器。由于将底部单元位线布置在偏移的部分中,因此也可以将底部单元位线解码器布置在偏移的子部分中。例如,如图所示,第一底部单元位线解码器子部分140a与第二底部单元位线解码器子部分140b垂直地偏移。然而,第一底部单元位线解码器子部分140a与第三底部单元位线解码器子部分 140c垂直地对齐。该垂直偏移量可以是预定的距离(例如,位线的长度的一部分)。在该特定的例子中,该偏移量小于位线的长度的一半。虽然该例子将位线的所有其它部分显示为具有相同的垂直偏移,从而形成类似棋盘的图案,但在其它例子中,这些偏移可以形成另一种图案,例如,每个第三部分具有相同的偏移量、每个第四部分具有相同的偏移量或某种随机模式。
如以上关于图4A所描述的,可以利用与底部单元位线相同的方式来布置顶部单元位线,除了顶部单元位线在Z方向沿着不同的深度平面进行定位之外。进一步如上所述,顶部单元位线可以与底部单元位线共享相同的位线解码器。因此,可以相对于底部单元位线解码器,以与图5A中所示的底部单元位线相同的方式来布置顶部单元位线。
图5B示出了中间单元位线和中间单元位线解码器的示例性布置。如以上参考图4A所描述的,中间单元位线与底部和/或顶部单元位线垂直地偏移。图5B进一步示出,中间单元位线在它们之间也具有偏移。因此,如图所示,将中间单元位线布置在沿垂直方向或Y方向彼此偏移的部分中。例如,第一部分的中间单元位线210a与第二部分的中间单元位线210b垂直地偏移。进一步如图所示,第一部分的中间单元位线210a与第三部分的中间单元位线210c垂直地对齐。该垂直偏移量可以是预定的距离(例如,位线的长度的一部分)。在该特定的例子中,该偏移量小于位线的长度的一半。虽然该例子将位线的每个其它部分显示为具有相同的垂直偏移,从而导致形成锯齿形图案,但在其它例子中,这些偏移可以形成另一种图案,例如每个第三部分具有相同的偏移量、每个第四部分具有相同的偏移量或者某种随机模式。
示出了为中间单元位线的每个部分提供的中间单元位线解码器。例如,可以在用于激活第一部分的中间单元位线210a的第一中间单元位线解码器子部分240a中提供第一组中间单元位线解码器,可以在用于激活第二部分的中间单元位线210b的第二中间单元位线解码器子部分140b中提供第二组中间单元位线解码器,可以在用于激活第三部分的中间单元位线210c的第三中间单元位线解码器子部分240c中提供第三组中间单元位线解码器。由于将中间单元位线布置在偏移的部分中,因此也可以将中间单元位线解码器布置在偏移的子部分中。例如,如图所示,第一中间单元位线解码器子部分240a与第二中间单元位线解码器子部分240b垂直地偏移。进一步如图所示,第一中间单元位线解码器子部分240a与第三中间单元位线解码器子部分240c垂直地对齐。该垂直偏移量可以是预定的距离(例如,位线的长度的一部分)。在该特定的例子中,该偏移量小于位线的长度的一半。虽然该例子将位线的所有其它部分显示为具有相同的垂直偏移,从而形成类似棋盘的图案,但在其它例子中,这些偏移可以形成另一种图案,例如,每个第三部分具有相同的偏移量、每个第四部分具有相同的偏移量或某种随机模式。
图5A和5B进一步示出了底部单元位线的各部分之间的垂直偏移、顶部单元位线的各部分之间的垂直偏移、中间单元位线的各部分之间的垂直偏移、以及中间单元位线各部分之间的垂直偏移,其中顶部和/或底部单元位线允许位线解码器布置在偏移的各子部分中。例如,当与给定单元层相对应的位线以大约位线长度的四分之一的垂直偏移来布置、并且与不同单元层相对应的位线以大约位线长度的一半的垂直偏移来布置时,这转而允许位线解码器布置在偏移了位线长度的四分之一的相邻子部分中。这允许位线解码器子部分处于沿着对应位线的垂直中间的区域中。这种布置允许位线触点和解码器处于与对应位线的两端等距的位置,并因此提高数据速度和能量效率。这种布置还允许位线触点通过在深度方向上笔直地延伸,将位线直接连接到对应的位线解码器(而无需进一步布线),这可以导致数据速度和能量效率的进一步提高。替代地,可以提供位线解码器子部分,使其与相应位线的垂直中间相偏移,在这种情况下,可以提供位线触点与位线解码器之间的布线。
图6A和6B是根据图4A和4B的实施例的三维交叉点存储器的一部分的平面图。应当注意,为了表示清楚起见,图6A和6B仅示出了存储器的一些元件。参照其它附图进一步描述其它元件。提供图6A和6B以进一步示出用于该架构的字线和字线解码器的布置。具体而言,图6A和图6B示出了相同的平面图,不同之处在于标记突出显示不同的元件。
图6A示出了底部单元字线和底部单元字线解码器的示例性布置。如以上参考图4B所描述的,底部单元字线与中间单元字线水平地偏移。图6A 进一步示出,底部单元字线也可以在它们之间具有偏移。因此,如图所示,将底部单元字线布置在沿水平方向或X方向彼此偏移的部分中。例如,第一部分的底部单元字线150a与第二部分的底部单元字线150b水平地偏移。进一步如图所示,第一部分的底部单元字线150a与第三部分的底部单元字线150c水平地对齐。该水平偏移量可以是预定的距离(例如,字线的宽度的一部分)。在该特定的例子中,该偏移量小于字线的宽度的一半。虽然该例子将字线的每个其它部分显示为具有相同的水平偏移,从而导致形成锯齿形图案,但在其它例子中,这些偏移可以形成另一种图案,例如每个第三部分具有相同的偏移量、每个第四部分具有相同的偏移量或者某种随机模式。
示出了为底部单元字线的每个部分提供的底部单元字线解码器。例如,可以在用于激活第一部分的底部单元字线150a的第一底部单元字线解码器子部分160a中提供第一组底部单元字线解码器,可以在用于激活第二部分的底部单元字线160b的第二底部单元字线解码器子部分160b中提供第二组底部单元字线解码器,可以在用于激活第三部分的底部单元字线150c的第三底部单元字线解码器子部分160c中提供第三组底部单元字线解码器。由于将底部单元字线布置在偏移的部分中,因此也可以将底部单元字线解码器布置在偏移的子部分中。例如,如图所示,第一底部单元字线解码器子部分160a与第二底部单元字线解码器子部分160b水平地偏移。进一步如图所示,底部单元字线解码器子部分160a与底部单元字线解码器子部分 160c水平地对齐。该水平偏移量可以是预定的距离(例如,字线的宽度的一部分)。在该特定的例子中,该偏移量小于字线的宽度的一半。虽然该例子将字线的所有其它部分显示为具有相同的水平偏移,从而导致形成锯齿形图案,但在其它例子中,这些偏移可以形成另一种图案,例如,每个第三部分具有相同的偏移量、每个第四部分具有相同的偏移量或某种随机模式。
图6B示出了中间单元字线和中间单元字线解码器的示例性布置。如以上参考图4B所描述的,中间单元字线与底部单元字线水平地偏移。图6B 进一步示出,中间单元字线在它们之间也具有偏移。因此,如图所示,将中间单元字线布置在沿水平方向或X方向彼此偏移的部分中。例如,第一部分的中间单元字线250a与第二部分的中间单元字线250b水平地偏移。进一步如图所示,第一部分的中间单元字线250a与第三部分的中间单元字线250c水平地对齐。该水平偏移量可以是预定的距离(例如,字线的宽度的一部分)。在该特定的例子中,该偏移量小于字线的宽度的一半。虽然该例子将字线的每个其它部分显示为具有相同的水平偏移,从而导致形成锯齿形图案,但在其它例子中,这些偏移可以形成另一种图案,例如每个第三部分具有相同的偏移量、每个第四部分具有相同的偏移量或者某种随机模式。
示出了为中间单元字线的部分提供的中间单元字线解码器。例如,可以在用于激活第一部分的中间单元字线250a的第一中间单元字线解码器子部分260a中提供第一组中间单元字线解码器,可以在用于激活第二部分的中间单元字线250b的第二中间单元字线解码器子部分260b中提供第二组中间单元字线解码器,可以在用于激活第三部分的中间单元字线250c的第三中间单元字线解码器子部分260c中提供第三组中间单元字线解码器。由于将中间单元字线布置在偏移的部分中,因此也可以将中间单元字线解码器布置在偏移的子部分中。例如,如图所示,第一中间单元字线解码器子部分260a与第二中间单元字线解码器子部分260b水平地偏移。进一步如图所示,第一中间单元字线解码器子部分260a与第三中间单元字线解码器子部分260c水平地对齐。该水平偏移量可以是预定的距离(例如,字线的宽度的一部分)。在该特定的例子中,该偏移量小于字线的宽度的一半。虽然该例子将字线的所有其它部分显示为具有相同的水平偏移,从而形成类似棋盘的图案,但在其它例子中,这些偏移可以形成另一种图案,例如,每个第三部分具有相同的偏移量、每个第四部分具有相同的偏移量或某种随机模式。
图6A和6B进一步示出了底部单元字线的各部分之间的水平偏移、中间单元字线的各部分之间的水平偏移、以及中间单元字线各部分之间的水平偏移,和底部单元字线允许字线解码器布置在偏移的各子部分中。例如,当与给定单元层相对应的字线以大约字线宽度的四分之一的水平偏移来布置、并且与不同单元层相对应的字线以大约字线宽度的一半的水平偏移来布置时,这转而允许字线解码器布置在偏移了字线宽度的四分之一的相邻子部分中。这允许字线解码器子部分处于沿着对应字线的水平中间的区域中。这种布置允许字线触点和解码器处于与对应字线的两端等距的位置,并因此提高数据速度和能量效率。这种布置还允许字线触点通过在深度方向上笔直地延伸,将字线直接连接到对应的字线解码器(而无需进一步布线),这可以导致数据速度和能量效率的进一步提高。替代地,可以提供字线解码器子部分,使其与相应字线的水平中间具有偏移,在这种情况下,可以提供字线触点与字线解码器之间的布线。
图7是根据图4A和4B的实施例的三维交叉点存储器的一部分的平面图。应当注意的是,为了表示清楚,图7仅示出了存储器的一些元件。参照其它附图进一步描述其它元件。提供图7以示出解码器的布置,其中这些解码器包括各种位线解码器和字线解码器。如图所示,包括底部单元位线解码器子部分140a的底部单元位线解码器子部分形成在水平或X方向上延伸的锯齿形的行,同样,包括中间单元位线解码器子部分240a的中间单元位线解码器子部分也形成在水平方向上延伸的锯齿形的行。进一步如上所述,由于底部单元位线(和顶部单元位线)相对于中间单元位线偏移了位线长度的一半,因此转而在底部单元位线解码器的锯齿形行和中间单元位线解码器的锯齿形行之间产生了空间。可以在位线解码器的两个相邻行之间的该空间中提供字线解码器。因此,如图所示,包括底部单元字线解码器子部分170a的底部单元字线解码器子部分形成在垂直或Y方向上延伸的锯齿形的列,同样,包括中间单元字线解码器子部分270a的中间单元字线解码器子部分形成在垂直方向上延伸的锯齿形的列。各个解码器子部分形成棋盘状图案,并且可以设置在同一平面中(例如,在深度或Z方向上,在图4A和4B的堆叠结构下方的平面中)。因此,图7示出了高效地利用存储器结构中的有限空间的解码器布置。
图8是根据图4A和4B的实施例的三维交叉点存储器的一部分的平面图。应当注意的是,为了表示清楚起见,图8仅示出了存储器的一些元件。参照其它附图进一步描述其它元件。提供图8以示出相对于位线和字线的位线和字线触点的布置。图8没有示出位线或字线解码器,但是可以假定,位线或字线解码器通常设置在与对应的位线和/或字线触点相同的区域中。图8的架构允许在为字线解码器提供的区域中引入位线。如图所示,底部单元位线110(和顶部单元位线)与提供底部和中间单元字线触点(以及底部和中间单元字线解码器)的区域重叠。同样,中间单元位线210与提供底部和中间单元字线接触(以及底部和中间单元字线解码器)的区域重叠。例如,可以相对于深度或Z方向,在字线触点和解码器之上或之下提供位线。此外,图8的架构允许将存储单元包括在为字线解码器提供的区域中。例如,可以相对于深度或Z方向,在字线触点和解码器之上或之下提供存储单元。因此,图8的架构不需要专用于字线触点和解码器的区域,并因此允许相对于现有架构具有更高存储密度和更高效率的架构。图8进一步示出,因为将解码器子部分布置为具有偏移(例如,图7的棋盘状图案),因此也可以将对应的触点(例如,底部单元位线触点120、中间单元位线触点220、底部单元字线触点160和中间单元字线触点260)布置成具有偏移。由于这些触点可以沿着Z方向延伸通过不同的深度,因此在这些触点没有延伸到的深度平面中,字线、位线和存储单元可以继续行进,从而最大程度地利用了存储结构中的空间。
大多数的前述替代示例不是互相排斥的,而是可以以各种组合来实施以实现独特的优点。由于可以在不脱离权利要求所限定的主题的情况下,利用以上讨论的特征的这些和其它变形以及组合,因此,应当通过说明的方式而不是以限制权利要求所限定的主题的方式来进行实施例的前述描述。举例而言,不必以上面所描述的精确顺序来执行前述的操作。而是,可以以不同的顺序来处理各个步骤(例如,颠倒或同时进行)。除非另外说明,否则也可以省略步骤。另外,本文所描述的示例以及表达为“诸如”、“包括”等等的用语的提供,不应被解释为将权利要求的主题限制于特定的示例;相反,这些示例仅仅旨在说明多种可能的实施例之一。此外,不同附图中的相同附图标记可以标识相同或相似的元件。
虽然已经参考特定实施例描述了本公开内容,但是应当理解,这些实施例仅仅用于说明本公开内容的原理和应用。因此,应当理解,在不脱离所附权利要求书限定的本公开内容的精神和保护范围的情况下,可以对示例性实施例进行多种修改,并且可以设计其它布置。

Claims (16)

1.一种三维存储器,包括:
在深度方向上堆叠的存储单元的多个存储单元层;
耦合到所述多个存储单元层的多条位线;
耦合到所述多个存储单元层的多条字线;
多个位线解码器,其耦合到所述多条位线并且可操作用于选择性地激活所述多条位线;以及
多个字线解码器,其耦合到所述多条字线并且可操作用于选择性地激活所述多条字线;
其中,所述位线解码器被布置在沿垂直方向偏移的位线解码器子部分中;以及
其中,所述字线解码器被布置在沿水平方向偏移的字线解码器子部分中,
其中,通过在所述深度方向上笔直地延伸的触点将所述多条位线和/或所述多条字线直接连接到对应的解码器,而无需进一步的布线。
2.根据权利要求1所述的三维存储器,其中,所述多个位线解码器包括底部单元位线解码器和中间单元位线解码器,所述底部单元位线解码器可操作用于选择性地激活耦合到底部单元层的底部单元位线并且选择性地激活耦合到顶部单元层的顶部单元位线,所述中间单元位线解码器可操作用于选择性地激活耦合到至少一个中间单元层的中间单元位线;
其中,所述底部单元位线解码器被布置在底部单元位线解码器子部分中,并且所述中间单元位线解码器被布置在中间单元位线解码器子部分中;以及
其中,所述底部单元位线解码器子部分在所述垂直方向上偏离所述中间单元位线解码器子部分。
3.根据权利要求2所述的三维存储器,其中,水平相邻的底部单元位线解码器子部分被布置有在所述垂直方向上的偏移,水平相邻的顶部单元位线解码器子部分被布置有在所述垂直方向上的偏移,并且水平相邻的中间单元位线解码器子部分被布置有在所述垂直方向上的偏移。
4.根据权利要求1所述的三维存储器,其中,所述多个字线解码器包括底部单元字线解码器和中间单元字线解码器,所述底部单元字线解码器可操作用于选择性地激活耦合到底部单元层并且耦合到至少一个中间单元层的底部单元字线,所述中间单元字线解码器可操作用于选择性地激活耦合到至少一个中间单元层并且耦合到顶部单元层的中间单元字线;
其中,所述底部单元字线解码器被布置在底部单元字线解码器子部分中,并且所述中间单元字线解码器被布置在中间单元字线解码器子部分中;以及
其中,所述底部单元字线解码器子部分在所述水平方向上偏离所述中间单元字线解码器子部分。
5.根据权利要求4所述的三维存储器,其中,垂直相邻的底部单元字线解码器子部分被布置有在所述水平方向上的偏移,并且垂直相邻的中间单元字线解码器子部分被布置有在所述水平方向上的偏移。
6.根据权利要求2所述的三维存储器,其中,所述底部单元位线被布置在使得底部单元位线的水平相邻部分在所述垂直方向上具有偏移的各部分中,所述中间单元位线被布置在使得中间单元位线的水平相邻部分在所述垂直方向上具有偏移的各部分中,并且所述顶部单元位线被布置在使得顶部单元位线的水平相邻部分在所述垂直方向上具有偏移的各部分中。
7.根据权利要求4所述的三维存储器,其中,所述底部单元字线被布置在使得底部单元字线的垂直相邻部分在所述水平方向上具有偏移的各部分中,并且所述中间单元字线被布置在使得中间单元字线的垂直相邻部分在所述水平方向上具有偏移的各部分中。
8.根据权利要求2所述的三维存储器,还包括:
包括底部单元位线触点、顶部单元位线触点和中间单元位线触点的位线触点,所述底部单元位线触点分别将所述底部单元位线中的相应一个底部单元位线的垂直中部连接到所述底部单元位线解码器,所述顶部单元位线触点分别将所述顶部单元位线中的相应一个顶部单元位线的垂直中部连接到所述底部单元位线解码器,所述中间单元位线触点分别将所述中间单元位线中的相应一个中间单元位线的垂直中部连接到所述中间单元位线解码器。
9.根据权利要求4所述的三维存储器,还包括:
包括底部单元字线触点和中间单元字线触点的字线触点,所述底部单元字线触点分别将所述底部单元字线中的相应一个底部单元字线的水平中部连接到所述底部单元字线解码器,所述中间单元字线触点分别将所述中间单元字线中的相应一个中间单元字线的水平中部连接到所述中间单元字线解码器。
10.根据权利要求2所述的三维存储器,其中,所述至少一个中间单元层包括存储单元的第一中间单元层和存储单元的第二中间单元层;并且其中,所述底部单元位线耦合到存储单元的所述第一中间单元层,并且所述中间单元位线耦合到存储单元的所述第二中间单元层。
11.根据权利要求4所述的三维存储器,其中,所述至少一个中间单元层包括存储单元的第一中间单元层和存储单元的第二中间单元层;并且其中,所述底部单元字线耦合到存储单元的所述第一中间单元层,并且所述中间单元字线耦合到存储单元的所述第二中间单元层。
12.一种形成三维存储器的方法,包括:
提供在深度方向上堆叠的存储单元的多个存储单元层;
提供耦合到所述多个存储单元层的多条位线;
提供耦合到所述多个存储单元层的多条字线;
提供耦合到所述多条位线并且可操作用于选择性地激活所述多条位线的多个位线解码器;
提供耦合到所述多条字线并且可操作用于选择性地激活所述多条字线的多个字线解码器;
在沿垂直方向偏移的位线解码器子部分中,形成所述位线解码器;以及
在沿水平方向偏移的字线解码器子部分中,形成所述字线解码器,
其中,通过在所述深度方向上笔直地延伸的触点将所述多条位线和/或所述多条字线直接连接到对应的解码器,而无需进一步的布线。
13.根据权利要求12所述的方法,其中,所述多条位线包括耦合到底部单元层的底部单元位线、耦合到至少一个中间单元层的中间单元位线、以及耦合到至少一个顶部单元层的顶部单元位线,所述方法还包括:
在使底部单元位线的水平相邻部分在所述垂直方向上偏移的部分中,形成所述底部单元位线;
在使中间单元位线的水平相邻部分在所述垂直方向上偏移的部分中,形成所述中间单元位线;
在使顶部单元位线的水平相邻部分在所述垂直方向上偏移的部分中,形成所述顶部单元位线。
14.根据权利要求12所述的方法,其中,所述多条字线包括耦合到底部单元层的底部单元字线、以及耦合到至少一个中间单元层并耦合到顶部单元层的中间单元字线,所述方法还包括:
在使底部单元字线的垂直相邻部分在所述水平方向上偏移的部分中,形成所述底部单元字线;以及
在使中间单元字线的垂直相邻部分在所述水平方向上偏移的部分中,形成所述中间单元字线。
15.根据权利要求13所述的方法,还包括:
提供位线触点,所述位线触点包括底部单元位线触点、顶部单元位线触点和中间单元位线触点,所述底部单元位线触点分别将所述底部单元位线中的相应一个底部单元位线的垂直中部连接到所述底部单元位线解码器,所述顶部单元位线触点分别将所述顶部单元位线中的相应一个顶部单元位线的垂直中部连接到所述底部单元位线解码器,所述中间单元位线触点分别将所述中间单元位线中的相应一个中间单元位线的垂直中部连接到所述中间单元位线解码器。
16.根据权利要求14所述的方法,还包括:
提供字线触点,所述字线触点包括底部单元字线触点和中间单元字线触点,所述底部单元字线触点分别将所述底部单元字线中的相应一个底部单元字线的水平中部连接到所述底部单元字线解码器,所述中间单元字线触点分别将所述中间单元字线中的相应一个中间单元字线的水平中部连接到所述中间单元字线解码器。
CN202080002267.8A 2020-05-12 2020-09-04 用于4堆叠3d x点存储器的新型分布式阵列和触点架构 Active CN112166471B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2020/089719 WO2021226816A1 (en) 2020-05-12 2020-05-12 A novel distributed array and contact architecture for 4 stack 3d pcm memory
CNPCT/CN2020/089719 2020-05-12
PCT/CN2020/113459 WO2021227310A1 (en) 2020-05-12 2020-09-04 Novel distributed array and contact architecture for 4 stack 3d x-point memory

Publications (2)

Publication Number Publication Date
CN112166471A CN112166471A (zh) 2021-01-01
CN112166471B true CN112166471B (zh) 2022-04-22

Family

ID=73865977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002267.8A Active CN112166471B (zh) 2020-05-12 2020-09-04 用于4堆叠3d x点存储器的新型分布式阵列和触点架构

Country Status (1)

Country Link
CN (1) CN112166471B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299682B (zh) * 2021-04-14 2023-07-04 长江先进存储产业创新中心有限责任公司 三维存储器
CN113192542B (zh) * 2021-04-23 2022-07-15 长江先进存储产业创新中心有限责任公司 三维存储器及其制作方法
CN113470712B (zh) * 2021-06-29 2022-09-30 长江先进存储产业创新中心有限责任公司 相变存储器及其控制电路
CN116096068A (zh) * 2021-10-29 2023-05-09 长鑫存储技术有限公司 一种半导体结构及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9025398B2 (en) * 2012-10-12 2015-05-05 Micron Technology, Inc. Metallization scheme for integrated circuit
US10074693B2 (en) * 2015-03-03 2018-09-11 Micron Technology, Inc Connections for memory electrode lines

Also Published As

Publication number Publication date
CN112166471A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
CN112166471B (zh) 用于4堆叠3d x点存储器的新型分布式阵列和触点架构
US9899401B2 (en) Non-volatile memory devices including vertical NAND channels and methods of forming the same
KR101713228B1 (ko) 비대칭 워드라인 패드를 갖는 반도체 메모리 소자
US9761602B2 (en) Semiconductor memory device
WO2022082750A1 (en) ARCITECTURE, STRUCTURE, METHOD AND MEMORY ARRAY FOR 3D FeRAM
WO2002078001A2 (en) Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
CN101626023A (zh) 非易失性存储器及其制造方法
CN111758171B (zh) 用于4堆叠3d pcm存储器的新型分布式阵列和触点架构
US20170256590A1 (en) Block architecture for vertical memory array
CN112119462B (zh) 2叠层3d pcm存储器的分布式阵列和cmos架构的编程和读取偏置方案
CN111819705B (zh) 用于具有更高阵列效率的2堆叠3d相变存储器的新型分布式阵列和cmos架构
CN111837188B (zh) 用于具有更高阵列效率的3d相变存储器的阵列和cmos架构
CN102881317A (zh) 三维存储器阵列
WO2022077318A1 (en) Array and contact architecture for four stack three dimensional cross point memory
CN112074907B (zh) 针对用于4堆叠3d pcm存储器的分布式阵列和cmos架构的新颖的编程和读取偏置方案
US11100988B2 (en) Semiconductor memory device
CN105990361A (zh) 高速垂直通道三维与非门存储器装置
WO2022036540A1 (en) New array layout and program scheme for 3d crosspoint memory to lower latency and increase array size
WO2022032512A1 (en) Novel array and contact architecture for 4 stack 3d crosspoint memory
TWI426590B (zh) 三維記憶體陣列
EP1425753B1 (en) Memory circuit
US20240321344A1 (en) Sram device including buried bit line and buried word line using backside metal
KR20240143947A (ko) 백사이드 메탈을 이용한 매장된 비트라인 및 워드라인을 포함하는 에스램 메모리 장치
KR100892686B1 (ko) 스택뱅크 구조를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant