CN112074907B - 针对用于4堆叠3d pcm存储器的分布式阵列和cmos架构的新颖的编程和读取偏置方案 - Google Patents
针对用于4堆叠3d pcm存储器的分布式阵列和cmos架构的新颖的编程和读取偏置方案 Download PDFInfo
- Publication number
- CN112074907B CN112074907B CN202080001883.1A CN202080001883A CN112074907B CN 112074907 B CN112074907 B CN 112074907B CN 202080001883 A CN202080001883 A CN 202080001883A CN 112074907 B CN112074907 B CN 112074907B
- Authority
- CN
- China
- Prior art keywords
- cell
- voltage
- word line
- bit line
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 181
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000003860 storage Methods 0.000 claims description 17
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 description 24
- 238000003491 array Methods 0.000 description 13
- 230000004913 activation Effects 0.000 description 7
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 6
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
一种用于访问三维存储器的存储单元的方法，该三维存储器具有在深度方向上分层的底部单元层、底部中间单元层、顶部中间单元层和顶部单元层的存储单元，该方法可以包括：通过将多条底部单元字线中的一条字线和多条底部单元位线中的一条位线偏置来访问底部单元层；通过将底部单元字线中的一条字线和多条中间单元位线中的一条位线偏置来访问底部中间单元层；通过将多条顶部单元字线中的一条字线和中间单元位线中的一条位线偏置来访问顶部中间单元层；以及通过将顶部单元字线中的一条字线和多条顶部单元位线中的一条位线偏置来访问顶部单元层。
Description
技术领域
概括而言，本公开内容涉及三维电子存储器，并且更具体地，本公开内容涉及提高三维交叉点型存储器中的存储单元的密度。
背景技术
通过改善工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放至较小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高。因此，用于平面存储单元的存储密度接近上限。三维(3D)存储器架构和用于访问三维(3D)存储器架构的存储器的偏置方案可以解决平面存储单元的密度限制。
发明内容
当前公开的三维存储器和偏置方案解决了现有技术的问题，并且提供了更多的益处。根据一个方面，公开并且示出了用于4堆叠3D交叉点型存储器的分布式阵列和触点架构。顶部单元位线(TCBL)触点着落在底部单元位线(BCBL)触点上，以与间隔(pitch)电接触。中间单元位线(MC1BL)触点位于底部单元阵列块之间。底部单元字线(BCWL)触点位于底部单元字线的中间以及位线阵列的中间。中间单元字线(MC2WL)触点位于底部单元字线的中间、位线阵列的中间以及两个相邻的底部单元字线阵列之间。所有位线和字线解码器块是以棋盘分布图案来布置的，以使位密度最大化。因此，与现有技术的系统相比，极大地提高了阵列效率。
在另一方面中，提供了一种用于访问具有多个存储单元层的三维存储器的存储单元的方法，包括：通过将多条底部单元字线中的一条字线和多条底部单元位线中的一条位线偏置，来访问底部单元层的存储单元中的存储单元，所述多条底部单元字线耦合到所述底部单元层的存储单元和在深度方向上在所述底部单元层上方的底部中间单元层的存储单元中的每一者，所述多条底部单元位线耦合到所述底部单元层的存储单元；通过将所述多条底部单元字线中的一条字线和多条中间单元位线中的一条位线偏置，来访问所述底部中间单元层的存储单元中的存储单元，所述多条中间单元位线耦合到所述底部中间单元层的存储单元和在所述深度方向上在所述底部中间单元层上方的顶部中间单元层的存储单元中的每一者；通过将多条顶部单元字线中的一条字线和所述多条中间单元位线中的一条位线偏置，来访问所述顶部中间单元层的存储单元中的存储单元，所述多条顶部单元字线耦合到所述顶部中间单元层的存储单元和在所述深度方向上在所述顶部中间单元层上方的顶部单元层的存储单元中的每一者；以及通过将所述多条顶部单元字线中的一条字线和多条顶部单元位线中的一条位线偏置，来访问所述顶部单元层的存储单元中的存储单元，所述多条顶部单元位线耦合到所述顶部单元层的存储单元。
在一些示例中，每个单元层包括多个单元块，每个单元块可以通信地耦合到在所述深度方向上位于所述多个存储单元层下方的对应的单元块解码器，并且，每个单元块的存储单元可以是每次一个单元来访问的。
在一些示例中，访问所述存储单元中的至少一个单元可以包括：将耦合到所述至少一个单元的字线的电压升高到第一门限值以上，以及将耦合到所述至少一个单元的位线的电压降低到第二门限值以下。
在一些示例中，所述第一门限值可以为大约3V，并且，所述第二门限值可以为大约-3V。
在一些示例中，每个无偏置的字线可以具有大约0V的电压，并且，每个无偏置的位线可以具有大约0V的电压。
在一些示例中，访问所述存储单元中的至少一个其它单元可以包括：将耦合到所述至少一个其它单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述至少一个其它单元的位线的电压升高到所述第一门限值以上。
在一些示例中，对于所述底部单元层的每个单元，访问给定单元可以包括：将耦合到所述给定单元的字线的电压升高到所述第一门限值以上，以及将耦合到所述给定单元的位线的电压降低到所述第二门限值以下；对于所述底部中间单元层的每个单元，访问给定单元可以包括：将耦合到所述给定单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述给定单元的位线的电压升高到所述第一门限值以上；对于所述顶部中间单元层的每个单元，访问给定单元可以包括：将耦合到所述给定单元的字线的电压升高到所述第一门限值以上，以及将耦合到所述给定单元的位线的电压降低到所述第二门限值以下；以及对于所述顶部单元层的每个单元，访问给定单元可以包括：将耦合到所述给定单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述给定单元的位线的电压升高到所述第一门限值以上。
在一些示例中，对于所述顶部单元层的每个单元，访问给定单元可以包括：将耦合到所述给定单元的字线的电压升高到所述第一门限值以上，以及将耦合到所述给定单元的位线的电压降低到所述第二门限值以下；对于所述顶部中间单元层的每个单元，访问给定单元可以包括：将耦合到所述给定单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述给定单元的位线的电压升高到所述第一门限值以上；对于所述底部中间单元层的每个单元，访问给定单元可以包括：将耦合到所述给定单元的字线的电压升高到所述第一门限值以上，以及将耦合到所述给定单元的位线的电压降低到所述第二门限值以下；以及对于所述底部单元层的每个单元，访问给定单元可以包括：将耦合到所述给定单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述给定单元的位线的电压升高到所述第一门限值以上。
在一些示例中，访问所述存储单元中的至少一个单元可以包括：将耦合到所述至少一个单元的每个无偏置的字线的电压维持在第一无偏置电压值处，以及将耦合到所述至少一个单元的每个无偏置的位线的电压维持在第二无偏置电压值处；以及访问所述存储单元中的至少一个其它单元可以包括：将耦合到所述至少一个单元的每个无偏置的字线的电压维持在所述第二无偏置电压值处，以及将耦合到所述至少一个单元的每个无偏置的位线的电压维持在所述第一无偏置电压值处。
在一些示例中，所述第一无偏置电压值可以为大约1V，并且，所述第二无偏置电压值可以为大约-1V。
在一些示例中，每个无偏置的字线可以具有大约0V的电压，并且，每个无偏置的位线可以具有大约0V的电压。
在一些示例中，访问存储单元可以包括以下各项中的至少一项：从所述存储单元读取数据，或者将数据编程到所述存储单元中。
在另一方面中，提供了一种访问三维存储器的存储单元的方法，包括：通过将一组第一单元字线中的第一字线以及一组第一单元位线中的在第一层存储单元中的第一存储单元处与所述第一字线相交的第一位线偏置，来访问所述第一存储单元，其中，所述一组第一单元字线是经由以之字形(zig-zag)图案布置在第一行内的相应的第一单元字线连接器来耦合到相应的第一单元字线解码器的，并且其中，所述一组第一单元位线是经由以之字形图案布置在第一列内的相应的第一单元位线连接器来耦合到相应的第一单元位线解码器的；通过将所述一组第一单元字线中的第二字线以及一组第二单元位线中的在第二层存储单元中的第二存储单元处与所述第二字线相交的第二位线偏置，来访问所述第二存储单元，其中，所述一组第二单元位线是经由以之字形图案布置在与所述第一列相邻的第二列内的相应的第二单元位线连接器来耦合到相应的第二单元位线解码器的；以及通过将一组第二单元字线中的第三字线以及所述一组第二单元位线中的在第三层存储单元中的第三存储单元处与所述第三字线相交的第三位线偏置，来访问所述第三存储单元，其中，所述一组第二单元字线是经由相应的第二单元字线连接器来耦合到相应的第二单元字线解码器的，所述相应的第二单元字线连接器是以之字形图案布置在与所述第一行相邻的第二行内的。
在一些示例中，将一组字线中的字线偏置可以包括：将所述字线的电压升高到第一门限值以上。
在一些示例中，将所述字线偏置可以包括：将所述一组字线中的其余字线的电压保持在无偏置字线电压值处。
在一些示例中，将一组位线中的位线偏置可以包括：将所述位线的电压降低到第二门限值以下。
在一些示例中，将所述位线偏置可以包括：将所述一组位线中的其余位线的电压保持在无偏置位线电压值处。
在一些示例中，访问所述第一存储单元可以包括：将所述第一字线的电压升高到第一门限值以上，以及将所述第一位线的电压降低到第二门限值以下；以及访问所述第二存储单元可以包括：将所述第二字线的电压降低到所述第二门限值以下，以及将所述第二位线的电压升高到所述第一门限值以上。
在一些示例中，访问所述第三存储单元可以包括：将所述第三字线的电压升高到所述第一门限值以上，以及将所述第三位线的电压降低到所述第二门限值以下。
在一些示例中，访问存储单元可以包括以下各项中的至少一项：从所述存储单元读取数据，或者将数据编程到所述存储单元中。
附图说明
当参考对示例性实施例和附图的以下描述进行考虑时，将进一步理解本公开内容的前述方面、特征和优点，其中，相同的附图标记表示相同的元素。在描述在附图中示出的本公开内容的示例性实施例时，为了清楚起见，可能使用了特定术语。然而，本公开内容的各方面并不旨在限于所使用的特定术语。
图1是三维交叉点型存储器的一部分的等距视图。
图2是现有的三维交叉点型存储器的一部分的平面图。
图3A和3B是现有的三维交叉点型存储器的一部分的平面图。
图4是根据一个实施例的三维交叉点型存储器的一部分的解码器平面图。
图5A和5B是图4的三维交叉点型存储器的一部分的位线平面图。
图6A和6B是图4的三维交叉点型存储器的一部分的字线平面图。
图7A是图4的三维交叉点型存储器的一部分的平面图，其示出了根据一个实施例的偏置方案。
图7B是根据图7A的实施例的三维交叉点型存储器的一部分沿着轴Y的侧视图。
图7C是根据图7A的实施例的三维交叉点型存储器的一部分沿着轴X’的侧视图。
图7D是根据图7A的实施例的三维交叉点型存储器的一部分沿着轴X”的侧视图。
图7E是根据图7A的实施例的三维交叉点型存储器的一部分沿着轴X”’的侧视图。
图7F是根据图7A的实施例的三维交叉点型存储器的一部分沿着轴X””的侧视图。
图8A是图7A的三维交叉点型存储器的一部分的平面图，其示出了根据另一实施例的偏置方案。
图8B是根据图8A的实施例的三维交叉点型存储器的一部分沿着轴Y’的侧视图。
图8C是根据图8A的实施例的三维交叉点型存储器的一部分沿着轴X’的侧视图。
图8D是根据图8A的实施例的三维交叉点型存储器的一部分沿着轴X”的侧视图。
图8E是根据图8A的实施例的三维交叉点型存储器的一部分沿着轴X”’的侧视图。
图8F是根据图8A的实施例的三维交叉点型存储器的一部分沿着轴X””的侧视图。
具体实施方式
本文的技术被应用于三维存储器的领域。在图1中示出了三维(3D)存储器的一般示例。具体地，图1是三维交叉点型存储器的一部分的等距视图。该存储器包括第一层存储单元5和第二层存储单元10。在第一层存储单元5与第二层存储单元之间是在水平或X方向上延伸的多条字线15。在第一层存储单元5上方的是沿着垂直或Y方向延伸的多个第一位线20，而在第二层存储单元下方的是沿着Y方向延伸的多个第二位线25。
进一步如图1所示，可以沿着Z方向重复位线、存储单元、字线、存储单元的顺序结构，以产生堆叠式配置。在图1的示例中，该堆叠的第一层可以包括第一层存储单元5、位线20和字线15，而该堆叠的第二层可以包括第二层存储单元10、位线25和字线15。因此，虽然第一层存储单元5和第二层存储单元10分别具有其相应的一组位线20和25，但是第一层存储单元5和第二层存储单元10可以共享相同的一组字线15。尽管图1的示例示出了4层堆叠式配置，但是在其它示例中，堆叠式配置可以包括任何数量的存储单元层和其它元件。在任何情况下，该结构中的单个存储单元可以通过选择性地激活与该单元对应的字线和位线来被访问。
为了选择性地激活字线和位线，存储器包括字线解码器和位线解码器(未示出)。字线解码器通过字线触点(未示出)耦合到字线，并且被用于对字线地址进行解码，使得在对特定字线进行寻址时将其激活。类似地，位线解码器通过位线触点(未示出)耦合到位线，并且被用于对位线地址进行解码，使得在对特定位线进行寻址时将其激活。因此，存储器的堆叠式配置还可以包括用于选择性地激活堆叠中的位线和字线的位线触点和解码器以及字线触点和解码器。例如，堆叠式配置可以被布置为在每个堆叠式的层中的元件阵列，其中每个阵列包括一组存储单元、以及对应的一组位线、字线、位线触点和字线触点、以及位线解码器和字线解码器。
图2是现有配置的三维交叉点型存储器的一部分的平面图。该图描绘了沿着Z(深度)方向观察的该部分。在该示例中，堆叠式配置是2层堆叠。堆叠式配置包括多个存储单元阵列，其包括两个顶部单元阵列60和61以及两个底部单元阵列65和66。尽管在图2中未示出各个存储单元，但是它们是通过图1来示出的，例如，在顶部阵列中，存储单元可以被布置为在图1中所示的第一层存储单元5，而在底部阵列中，存储单元可以被布置为在图1中所示的第二层存储单元10。
该部分包括与顶部单元和底部单元对应的字线和位线、字线触点和位线触点以及字线解码器和位线解码器。如图所示，多条字线(例如，字线30)在X(水平)方向上延伸并且对应于顶部单元和底部单元两者。该部分还包括：多个顶部单元位线(例如，位线35)，其沿着Y(垂直)方向延伸并且对应于存储单元的顶部单元阵列60；以及多个底部单元位线(例如，位线40)，其沿着垂直方向延伸并且对应于存储单元的底部单元阵列65。字线、顶部单元位线和底部单元位线通常由20nm/20nm的线宽/间距(L/S)图案来形成，并且形成在硅衬底上。此外，存储器可以采用互补金属氧化物半导体(CMOS)技术。
对于给定的单元阵列，图2中的字线水平地对齐。例如，如图所示，用于单元阵列60、61、65和66的字线全部彼此水平地对齐，并且沿着X方向彼此不偏移。将这些字线中的每条字线示为跨相应的单元阵列的整个宽度延伸。针对给定顶部单元阵列的顶部单元位线或者针对给定底部单元阵列的底部单元位线彼此垂直地对齐，并且在垂直或Y方向上彼此不偏移。例如，顶部单元位线35沿着Y方向垂直地对齐，并且底部单元位线40沿着Y方向垂直地对齐。尽管顶部单元阵列的顶部单元位线以及重叠的底部单元阵列的底部单元位线(例如，顶部单元位线35和底部单元位线40)也彼此垂直地对齐并且在垂直或Y方向上彼此不偏移，但是在图2中将它们示为略有偏移以便清楚地显示两个层。这些位线中的每条位线被示为跨相应的单元阵列的整个长度而延伸。
图2的存储器部分还包括字线接触区域45、顶部单元位线接触区域50和底部单元位线接触区域55。字线接触区域45沿着垂直方向伸长，而顶部单元位线接触区域50和底部单元接触区域55沿着水平方向伸长。字线接触区域45包括多个字线触点(例如，触点45a)，其被示为由字线接触区域45包围的点。顶部单元位线接触区域50包括多个位线触点(例如，触点50a)，其被示为由顶部单元位线接触区域50包围的点。底部单元位线接触区域55包括多个底部单元位线触点(例如，触点55a)，其被示为由底部单元位线接触区域55包围的点。
字线触点和位线触点连接到相应的字线和位线的中间。因此，如图所示，字线接触区域45位于字线30的水平中间，底部单元位线接触区域55位于底部单元位线40的垂直中间，并且顶部单元位线接触区域50位于顶部单元位线35的垂直中间。由于针对给定单元阵列的字线在X方向上水平地纵向延伸并且彼此对齐，使得字线彼此没有偏移，因此字线触点可以在垂直或Y方向上基本上形成一条线，使得它们彼此对齐并且在水平上彼此不偏移。同样，由于针对给定单元阵列的位线在Y方向上垂直地延伸并且彼此基本上对齐，使得位线彼此基本上没有偏移，因此位线触点在水平或X方向上基本上形成一条线，使得它们彼此对齐并且彼此不垂直地偏移。
字线接触区域45还包括多个字线解码器(未示出)。字线解码器通常与字线接触区域相符并且通常沿着垂直方向延伸。字线解码器在字线触点处耦合到字线。顶部单元位线接触区域50还包括多个顶部单元位线解码器(未示出)。顶部单元位线解码器通常与顶部单元位线接触区域50相符并且通常沿着水平方向延伸。顶部单元位线解码器在顶部单元位线接触处耦合到顶部单元位线。底部单元位线接触区域55也包括多个底部单元位线解码器(未示出)。底部单元位线解码器通常与底部单元位线接触区域55相符，并且通常沿着水平方向延伸。底部单元位线解码器在底部单元位线触点处耦合到底部单元位线。
在图2中举例说明的配置在其使用存储区域(或“存储器实际空间(realestate)”)方面是低效的。该缺点主要源于字线解码器的布置。从图2可以看出，字线接触区域45以及相应的字线触点和字线解码器被布置在存储器结构的水平中间。例如，如图所示，字线触点45和字线解码器是沿着存储单元的顶部和底部阵列60和65的水平中间来布置(但是在Z方向上在不同的深度处)。对于存储器中的其它阵列(例如，顶部单元阵列61和底部单元阵列66)也是如此，其中，字线接触区域也占用这些阵列的中间。解码器被如此布置是因为：如上所述，字线水平地对齐，而位线垂直地对齐。
图3A是现有的三维交叉点型存储器的一部分的平面图。该图描绘了沿着深度或Z方向观察到的该部分。该示例是2层堆叠式配置。该图示出了：多个底部单元阵列，其包括从第一边缘或顶部边缘75延伸到第二边缘或底部边缘80的底部单元阵列60；以及多个顶部单元阵列，其包括从第一边缘或顶部边缘76延伸到第二边缘或底部边缘81的顶部单元阵列65。图3B是与图3A相同的平面图，不同之处在于表示底部单元阵列60和顶部单元阵列65的标记已被去除。为了清楚呈现，将仅关于属于底部单元阵列60和顶部单元阵列65的部分来讨论图3A和3B，其中应理解，这样的讨论可以容易地应用于这些图的其它部分。另外，应注意，这些图仅示出了字线解码器、顶部单元位线解码器和底部单元位线解码器，而并未示出存储器的其它部分。
参照图3A和3B，可以看到该存储器部分包括一组字线解码器70，其被布置在从底部单元阵列60的顶部边缘75到底部单元阵列60的底部边缘80的连续的垂直条带区域中。字线解码器70通常沿着垂直或Y方向延伸，这与在图2中所示的字线接触区域45相符。该存储器部分还包括：顶部单元阵列65的一组顶部单元位线解码器85，其被分为沿着水平或X方向并且垂直地对齐的两个部分85a和85b；以及底部单元阵列60的一组底部单元位线解码器90，其被分为沿着水平或X方向且垂直地对齐的两个部分90a和90b。顶部单元位线解码器85和底部单元位线解码器90通常沿着水平或X方向延伸，其分别与在图2中所示的顶部单元位线接触区域50和底部单元位线接触区域55相符。
如图3A和3B所示，位线解码器和字线解码器被对称地布置在存储器结构中。这是因为：如关于图2所描述地，字线水平地对齐，而位线垂直地对齐。因此，在图3A和3B中所示的这种现有配置将存储器区域的垂直条带专用于字线触点和字线解码器，其不包括用于数据存储的任何位线或存储单元，从而限制了存储器的效率。
图4是根据一个实施例的三维交叉点型存储器的一部分的平面图，其示出了示例性解码器布置，该示例性解码器布置以与在图3A-3B中所示的布置相比更加高效的方式来使用空间。参照图5A、5B、6A和6B进一步描述了连接到存储器的解码器的其它元件。
该布置包括以下各项中的每一项：底部单元位线解码器(BCBL)140a、底部单元字线(BCWL)解码器270a、中间单元位线(MC1BL)解码器240a、中间单元字线(MC2WL)解码器170a以及可选的顶部单元位线(TCBL)解码器(未示出)。每种类型的解码器可以包括在Z方向的深度上向上延伸的连接，以便接触多条字线(对于字线解码器而言)或位线(对于位线解码器而言)。
每种类型的解码器可以向上延伸到存储器的不同深度，以便连接到在存储器的不同层处的线。如下面进一步详细解释地，BCBL解码器140a的连接器可以向上延伸到底部层位线，BCWL解码器270a的连接器可以向上延伸到在底部层位线上方的底部层字线，MC1BL解码器240a的连接器可以向上延伸到在底部层字线上方的中间层位线，MC2WL解码器170a的连接器可以向上延伸到在中间层位线上方的中间层字线，并且TCBL解码器的连接器可以向上延伸到在中间层字线上方的顶部层位线。
尽管在图4中未示出，但是由于TCBL解码器基本上覆盖BCBL解码器410，因此可以从这些图中理解TCBL解码器的布置，但是可以提供间隙以允许在解码器之一与顶部层位线之间的连接。替代地，BCBL解码器还可以用作TCBL解码器，并且可以包括延伸到底部层位线和顶部层位线两者的单个触点。
用于相邻位线的解码器部分可以被布置在交替的行中。在图4的示例中，BCBL解码器140a被布置在第一行410中，MC1BL解码器240a被布置在第二行420中，并且该图案沿着存储器的垂直或Y方向重复地交替。尽管在图4中未示出，但是应理解的是，MC1BL解码器240a和TCBL解码器类似地重复交替，这是因为TCBL解码器被放置为覆盖BCBL解码器或铺在BCBL解码器下面。类似地，BCWL解码器270a被布置在第一列430中，MC2WL解码器170a被布置在第二列420中，并且该图案沿着存储器的水平或X方向重复地交替。
为了使位线解码器和字线解码器避免彼此干扰，每种类型的解码器可以仅占用其相应的行或相应的列中的一半空间。在图4的示例中，这是使用棋盘图案来实现的，由此对于每种类型的解码器，解码器被分解为沿着行或列形成之字形图案的块。底部单元位线解码器子部分140a形成在水平或X方向上延伸的之字形的行，同样地，包括中间单元位线解码器子部分240a的中间单元位线解码器子部分形成在水平方向上延伸的之字形的行。进一步如上所述，由于底部单元位线(和顶部单元位线)与中间单元位线偏移达位线的一半长度，所以这既而在底部单元位线解码器的之字形的行与中间单元位线解码器的之字形的行之间产生空间。字线解码器可以被设置在位线解码器的两个相邻行之间的此空间中。因此，如图所示，包括底部单元字线解码器子部分170a的底部单元字线解码器子部分形成在垂直或Y方向上延伸的之字形的列，同样地，包括中间单元字线解码器子部分270a的中间单元字线解码器子部分形成在垂直方向上延伸的之字形的列。各个解码器子部分形成类似棋盘的图案，并且可以被设置在同一平面中，诸如在沿着深度或Z方向延伸的堆叠层存储结构下方的平面中。
图5A和5B是根据图4的实施例的三维交叉点型存储器的一部分的平面图。应注意的是，为了清楚呈现，图5A和5B仅示出了存储器的一些元件。参照其它图进一步描述了其它元件。提供了图5A和5B以进一步示出用于该架构的位线和位线解码器的布置。具体地，图5A和5B示出了相同的平面图，不同之处在于标记突出显示不同的元件。
图5A示出了底部单元位线和底部单元位线解码器的示例性布置。底部单元位线与中间单元位线垂直地偏移。在一些示例(例如，在图5A中所示的示例)中，底部单元位线也可以被布置为在它们之间具有偏移。从而，如图所示，底部单元位线被布置在沿着垂直或Y方向彼此偏移的部分中。例如，第一部分的底部单元位线110a与第二部分的底部单元位线110b垂直地偏移。进一步如图所示，第一部分的底部单元位线110a与第三部分的底部单元位线110c垂直地对齐。垂直偏移可以是预定距离，诸如位线长度的一部分。在该特定示例中，偏移小于位线长度的一半。尽管该示例将每隔一部分的位线示为具有相同的垂直偏移，从而导致之字形图案，但是在其它示例中，这些偏移可以形成另一种图案，诸如，每第三部分具有相同的偏移，每第四部分具有相同的偏移，或某种随机图案。
示出了为每个部分的底部单元位线提供的底部单元位线解码器。例如，第一组底部单元位线解码器可以被设置在第一底部单元位线解码器子部分140a中以用于激活第一部分的底部单元位线110a，第二组底部单元位线解码器可以被设置在第二底部单元位线解码器子部分140b中以用于激活第二部分的底部单元位线110b，第三组底部单元位线解码器可以被设置在第三底部单元位线解码器子部分140c中以用于激活第三部分的底部单元位线110c。由于底部单元位线被布置在经偏移的部分中，所以底部单元位线解码器也可以被布置在经偏移的子部分中。例如，如图所示，第一底部单元位线解码器子部分140a与第二底部单元位线解码器子部分140b垂直地偏移。然而，第一底部单元位线解码器子部分140a与第三底部单元位线解码器子部分140c垂直地对齐。垂直偏移可以是预定距离，例如位线长度的一部分。在此特定示例中，偏移小于位线长度的一半。尽管该示例将每隔一部分的位线示为具有相同的垂直偏移，从而导致类似棋盘的图案，但是在其它示例中，这些偏移可以形成另一种图案，例如，每第三部分具有相同的偏移，每第四部分具有相同的偏移量，或某种随机图案。
顶部单元位线可以按照与底部单元位线相同的方式来布置，不同之处在于顶部单元位线是沿着Z方向上的不同的深度平面放置的。另外，用于顶部单元位线的解码器可以与用于底部单元位线的解码器共享相同的X-Y空间。替代地，在一些示例中，顶部单元位线和底部单元位线可以共享相同的解码器。因此，顶部单元位线可以以与在图5A中所示的底部单元位线相同的方式相对于底部单元位线解码器来布置。
图5B示出了中间单元位线和中间单元位线解码器的示例性布置。中间单元位线与底部和/或顶部单元位线垂直地偏移。图5B进一步示出了中间单元位线也在它们之间偏移。从而，如图所示，中间单元位线被布置在沿着垂直或Y方向彼此偏移的部分中。例如，第一部分的中间单元位线210a与第二部分的中间单元位线210b垂直地偏移。进一步如图所示，第一部分的中间单元位线210a与第三部分的中间单元位线210c垂直地对齐。垂直偏移可以是预定距离，例如位线长度的一部分。在该特定示例中，该偏移小于位线长度的一半。尽管该示例将每隔一部分的位线示为具有相同的垂直偏移，从而导致之字形图案，但是在其它示例中，这些偏移可以形成另一种图案，例如，每第三部分具有相同的偏移，每第四部分具有相同的偏移，或某种随机图案。
示出了为每部分的中间单元位线提供的中间单元位线解码器。例如，第一组中间单元位线解码器可以被设置在第一中间单元位线解码器子部分240a中，以用于激活第一部分的中间单元位线210a，第二组中间单元位线解码器可以被设置在第二中间单元位线解码器子部分140b中，以用于激活第二部分的中间单元位线210b，第三组中间单元位线解码器可以被设置在第三中间单元位线解码器子部分240c中，以用于激活第三部分的中间单元位线210c。由于中间单元位线被布置在经偏移的部分中，所以中间单元位线解码器也可以被布置在经偏移的子部分中。例如，如图所示，第一中间单元位线解码器子部分240a与第二中间单元位线解码器子部分240b垂直地偏移。进一步如图所示，第一中间单元位线解码器子部分240a与第三中间单元位线解码器子部分240c垂直地对齐。垂直偏移可以是预定距离，例如位线长度的一部分。在该特定示例中，该偏移小于位线长度的一半。尽管该示例将每隔一部分的位线示为具有相同的垂直偏移，从而导致类似棋盘的图案，但是在其它示例中，这些偏移可以形成另一种图案，例如，每第三部分具有相同的偏移，每第四部分具有相同的偏移，或某种随机图案。
图5A和5B进一步示出了：在各部分的底部单元位线之间的垂直偏移、在各部分的顶部单元位线之间的垂直偏移、在各部分的中间单元位线之间的垂直偏移以及在各部分的中间单元位线与顶部和/或底部单元位线之间的垂直偏移允许将位线解码器布置在经偏移的子部分中。例如，在与给定单元层对应的位线是以大约四分之一的位线长度的垂直偏移来布置的，并且与不同单元层对应的位线是以大约位线长度的一半的垂直偏移来布置的情况下，这进而允许位线解码器被布置在被偏移达位线长度的四分之一的相邻的各子部分中。这允许位线解码器子部分位于沿着对应的位线的垂直中间的区域中。这样的布置允许位线触点和解码器被放置为与对应的位线的两端都是等距离的，并且从而提高了数据速度和能量效率。这样的布置还允许位线触点通过在深度方向上笔直地延伸来将位线直接地连接到对应的位线解码器，而无需进一步布线，这可以导致数据速度和能量效率的进一步提高。替代地，位线解码器子部分可以被设置为从相应的位线的垂直中间偏移，在这种情况下，可以设置在位线触点与位线解码器之间的布线。
由于在位线之间的垂直偏移，顶部层位线的位线触点可以在中间层的经偏移的位线之间的间隔中向下延伸。类似地，中间层的位线的位线触点可以在底部层的经偏移的位线之间的间隔中向下延伸。这允许用于中间单元位线的位线解码器与用于底部和/或顶部单元位线的位线解码器布置在不同的区域中。例如，在中间单元位线解码器被设置于在深度方向上在底部单元位线下方的平面中的情况下，中间单元位线触点可以在深度方向上从中间单元位线的平面延伸穿过在垂直相邻的两组底部单元位线之间的间隔，以到达在底部单元位线下方的中间单元位线解码器。此外，因为顶部单元位线和中间单元位线彼此偏移，所以顶部单元位线触点可以通过在深度方向上从顶部单元位线的平面延伸穿过在相邻的各组中间单元位线之间的间隔，来连接到下面的底部单元位线触点。
图6A和6B是根据图5A和5B的实施例的三维交叉点型存储器的一部分的平面图。应注意的是，为了清楚呈现，图6A和6B仅示出了存储器的一些元件。参考其它图进一步描述了其它元件。提供了图6A和6B以进一步示出用于该架构的字线和字线解码器的布置。具体地，图6A和6B示出相同的平面图，不同之处在于标记突出显示不同的元件。
图6A示出了底部单元字线和底部单元字线解码器的示例性布置。底部单元字线与中间单元字线水平地偏移。底部单元字线也在它们之间偏移。因此，如图所示，底部单元字线被布置在沿着水平或X方向彼此偏移的各部分中。例如，第一部分的底部单元字线150a与第二部分的底部单元字线150b水平地偏移。进一步如图所示，第一部分的底部单元字线150a与第三部分的底部单元字线150c水平地对齐。水平偏移可以是预定距离，例如字线宽度的一部分。在该特定示例中，该偏移小于字线宽度的一半。尽管该示例将每隔一部分的字线示为具有相同的水平偏移，从而导致之字形图案，但是在其它示例中，这些偏移可以形成另一种图案，例如，每第三部分具有相同的偏移，每第四部分具有相同的偏移，或某种随机图案。
示出了为每部分的底部单元字线提供的底部单元字线解码器。例如，第一组底部单元字线解码器可以被设置在第一底部单元字线解码器子部分160a中，以用于激活第一部分的底部单元字线150a，第二组底部单元字线解码器可以被设置在第二底部单元字线解码器子部分160b中，以用于激活第二部分的底部单元字线160b，第三组底部单元字线解码器可以被设置在第三底部单元字线解码器子部分160c中，以用于激活第三部分的底部单元字线150c。由于底部单元字线被布置在经偏移的部分中，因此底部单元字线解码器也可以被布置在经偏移的子部分中。例如，如图所示，第一底部单元字线解码器子部分160a与第二底部单元字线解码器子部分160b水平地偏移。进一步如图所示，底部单元字线解码器子部分160a与底部单元字线解码器子部分160c水平地对齐。水平偏移可以是预定距离，例如字线宽度的一部分。在该特定示例中，该偏移小于字线宽度的一半。尽管该示例将每隔一部分的字线示为具有相同的水平偏移，从而导致之字形图案，但是在其它示例中，这些偏移可以形成另一种图案，例如，每第三部分具有相同的偏移，每第四部分具有相同的偏移，或某种随机图案。
图6B示出了中间单元字线和中间单元字线解码器的示例性布置。中间单元字线与底部单元字线水平地偏移。中间单元字线也在它们之间偏移。因此，如图所示，中间单元字线被布置在沿着水平或X方向彼此偏移的部分中。例如，第一部分的中间单元字线250a与第二部分的中间单元字线250b水平地偏移。进一步如图所示，第一部分的中间单元字线250a与第三部分的中间单元字线250c水平地对齐。水平偏移可以是预定距离，例如字线宽度的一部分。在该特定示例中，该偏移小于字线宽度的一半。尽管该示例将每隔一部分的字线示为具有相同的水平偏移，从而导致之字形图案，但是在其它示例中，这些偏移可以形成另一种图案，例如，每第三部分具有相同的偏移，每第四部分具有相同的偏移，或某种随机图案。
示出了为每个中间单元字线部分提供了中间单元字线解码器。例如，第一组中间单元字线解码器可以被设置在第一中间单元字线解码器子部分260a中，以用于激活第一部分的中间单元字线250a，第二组中间单元字线解码器可以被设置在第二中间单元字线解码器子部分260b中，以用于激活第二部分的中间单元字线250b，第三组中间单元字线解码器可以被设置在第三中间单元字线解码器子部分260c中，以用于激活第三部分的中间单元字线250c。由于中间单元字线被布置在经偏移的部分中，因此中间单元字线解码器也可以被布置在经偏移的子部分中。例如，如图所示，第一中间单元字线解码器子部分260a与第二中间单元字线解码器子部分260b水平地偏移。进一步如图所示，第一中间单元字线解码器子部分260a与第三中间单元字线解码器子部分260c水平地对齐。水平偏移可以是预定距离，例如字线宽度的一部分。在该特定示例中，该偏移小于字线宽度的一半。尽管该示例将每隔一部分的字线示为具有相同的水平偏移，从而导致类似棋盘的图案，但是在其它示例中，这些偏移可以形成另一种图案，例如，每第三部分具有相同的偏移，每第四部分具有相同的偏移，或某种随机图案。
图6A和6B进一步示出了：在各部分的底部单元字线之间的水平偏移、在各部分的中间单元字线之间的水平偏移以及在各部分的中间单元字线与底部单元字线之间的水平偏移允许字线解码器被布置在经偏移的子部分中。例如，在与给定单元层相对应的字线是以大约字线宽度的四分之一的水平偏移来布置的，并且与不同单元层对应的字线是以大约字线宽度的一半的水平偏移来布置的情况下，这既而使得字线解码器被布置在被偏移达字线宽度的四分之一的相邻的各子部分中。这允许字线解码器子部分位于沿着对应的字线的水平中间的区域中。该布置允许字线接触和解码器被放置为与对应的字线的两端是等距的，并且因此提高了数据速度和能量效率。这样的布置还允许字线触点通过在深度方向上笔直地延伸来将字线直接地连接到字线解码器，而无需进一步的布线，这可以导致数据速度和能量效率的进一步提高。替代地，字线解码器子部分可以被设置为从与相应的字线的水平中间偏移，在这种情况下，可以设置在字线触点与字线解码器之间的布线。
由于在字线之间的水平偏移，顶部层字线的字线触点可以在底部层的经偏移的字线之间的间隔中向下延伸。这允许用于中间单元字线的字线解码器与用于底部单元字线的字线解码器被布置在不同的部分中。例如，在中间单元字线解码器被设置在深度方向上在底部单元字线下方的平面中的情况下，中间单元字线触点可以在深度方向上从中间单元字线的平面延伸穿过在水平相邻的两组底部单元字线之间的间隔，以到达在底部单元字线下方的中间单元字线解码器。此外，因为底部单元层和底部中间单元层共享相同的一组字线，所以它们可以共享相同的一组字线触点和/或字线解码器。同样，由于顶部中间单元层和顶部单元层共享相同的一组字线，因此它们可以共享相同的一组字线触点和/或字线解码器。
图7A-7F和8A-8F示出了用于操作在图4、5A、5B、6A和6B中所示的示例性三维交叉点型存储器的示例性偏置方案。在示例性偏置方案中，顶部和顶部中间单元阵列、底部中间和底部单元阵列的存储单元可以以字线解码器和位线解码器的组合来接收编程信号或读取信号。接收到信号的每个解码器基于该信号来确定要激活或偏置的线。激活或偏置可以涉及向该线施加偏置电压，以便增大或减小该线的电压。如在先前的图中所示，字线和位线是以网格来布置的，由此存储单元位于在字线和位线之间的交点处并且从而数据被存储在这些交点处。对字线以及一个或多个相交的位线的激活使得在这些交点处对数据进行编程或者从存储单元中读取数据。具体地，被施加到字线和相交的位线中的每一者的偏置电压可以具有相反的极性，例如到字线的正电压偏置和到位线的负电压偏置，反之亦然。
图7A的示例示出了基于对在四个单元A、B、C和D处相交的字线和位线的激活来对相应的单元进行编程或读取。在单元A的示例中，字线702与位线704相交。因此，去往字线702的字线解码器的信号可以指示激活字线702并指示将同一字线解码器的其它字线维持为不活动。类似地，去往位线704的位线解码器的信号可以指示激活位线704并指示将同一位线解码器的其它位线维持为不活动。在单元B的示例中，字线712与位线714相交。因此，去往字线712的字线解码器的信号可以指示激活字线712并指示将同一字线解码器的其它字线维持为不活动。类似地，去往位线714的位线解码器的信号可以指示激活位线714并指示将同一位线解码器的其它位线维持为不活动。在单元C的示例中，字线722与位线714相交。因此，去往字线722的字线解码器的信号可以指示激活字线722并指示将同一字线解码器的其它字线维持为不活动。类似地，去往位线724的位线解码器的信号可以指示激活位线724并指示将同一位线解码器的其它位线维持为不活动。在单元D的示例中，字线732与位线734相交。因此，去往字线732的字线解码器的信号可以指示激活字线732并指示将同一字线解码器的其它字线维持为不活动。类似地，去往位线734的位线解码器的信号可以指示激活位线734并指示将同一位线解码器的其它位线维持为不活动。
在图7A的示例中，位线704是通过底部单元位线触点(BCBL触点)连接到底部单元位线解码器的底部单元位线(BCBL)。单元A位于底部单元字线(BCWL)702与BCBL 704之间，从而使其成为底部阵列(也被称为单元堆叠1)的存储单元。位线714是通过中间单元位线(MC1BL)触点连接到MC1BL解码器的MC1BL。单元B位于BCWL 712与MC1BL 714之间，从而使其成为底部中间阵列(也被称为单元堆叠2)的存储单元。位线724也是通过中间单元位线(MC1BL)触点连接到MC1BL解码器的MC1BL。单元C位于中间单元字线(MC2WL)722与MC1BL714之间，从而使其成为顶部中间阵列(也被称为单元堆叠3)的存储单元。位线734也是通过顶部单元位线(TCBL)触点连接到TCBL解码器的TCBL。单元D位于MC2WL 732与TCBL 734之间，从而使其成为顶部阵列(也称为单元堆叠4)的存储单元。因此，图7A示出了三条位线(BCBL、MC1BL、TCBL)和两条字线(BCWL，MC2WL)可以如何被布置以便激活4堆叠的存储单元结构的底部单元堆叠、底部中间单元堆叠、顶部中间单元堆叠和顶部单元堆叠中的每一者的存储单元。
激活字线或位线可以涉及将该线的电压升高到门限高电压值(+Vhh)以上，或者将该线的电压降低到门限低电压值(-Vll)以下。更一般而言，将线激活可以涉及将该线的电压的绝对值升高到门限标记以上。在一些示例中，门限高电压值可以在1V与8V之间，并且优选地在3V与6V之间。在一些示例中，门限低电压值可以在-1V与-8V之间，并且优选地在-3V与-6V。门限高电压值和门限低电压值不同于字线和位线在它们不活动时的典型电压。在本文中针对字线的不活动或无偏置的电压值被称为Vuw，而针对位线的不活动或无偏置的电压值被称为Vub。Vuw的绝对值小于门限值+Vhh和-Vll，可以优选地不大于3V，并且甚至更优选地为0V。类似地，Vub的绝对值小于门限值+Vhh和–V11，可以优选不大于3V，并且甚至更优选地为0V。
在图7A的示例中，用于将单元A激活的偏置方案包括：将字线702的电压升高到门限高电压值(+Vhh)处或以上，以及将位线704的电压降低到门限低电压值(-Vll)处或以下。用于将单元B激活的偏置方案包括：将字线712的电压升高到门限高电压值(+Vhh)处或以上，以及将位线714的电压降低到门限低电压值(-Vll)处或以下。用于将单元C激活的偏置方案包括：将字线722的电压升高到门限高电压值(+Vhh)处或以上，以及将位线714的电压降低到门限低电压值(-Vll)处或以下。用于将单元D激活的偏置方案包括：将字线732的电压升高到门限高电压值(+Vhh)处或以上，以及将位线734的电压降低到门限低电压值(-Vll)处或以下。如上所提到地，对给定单元的激活可以允许将数据编程到该单元或者从该单元读取数据。在一些示例中，对单元的激活可以涉及从该单元读取数据以及利用所读取的数据对该单元进一步重编程。
在图7A的示例中，当字线解码器将字线702、712、722或732激活时，连接到该字线解码器的其余未被选择的字线可以保持不活动。不活动的字线可以具有电压Vuw，该电压在一些示例中可以为大约0V。类似地，当位线解码器将位线704、714或724激活时，其余未被选择的位线可以保持不活动。不活动的位线可以具有电压Vub，该电压在一些示例中可以为大约0V。
表1总结了图7A的关于单元A和B中的每一者的示例性偏置方案：
表1
表2也总结了图7A的关于单元A、B、C和D中的每一者的示例性偏置方案，但是对于每一者而言，无偏置的字线电压Vuw和无偏置的位线电压Vub等于0V。
表2
| 单元A | 单元B | 单元C | 单元D | |
| 被选择的BCWL | +Vhh | +Vhh | -- | -- |
| 被选择的MC2WL | -- | -- | +Vhh | +Vhh |
| 被选择的CBL | -Vll | -- | -- | -- |
| 被选择的MC1BL | -- | -Vll | -Vll | -- |
| 被选择的TCBL | -- | -- | -- | -Vll |
| 未被选择的WL | 0 | 0 | 0 | 0 |
| 未被选择的BL | 0 | 0 | 0 | 0 |
在图7B、7C、7D、7E和7F中的每个图中更加详细地示出了图7A的偏置方案。图7B是图7A的三维交叉点型存储器的一部分沿着在图7A中所示的Y轴上的垂直或Y方向的截面图。图7C是图7A的三维交叉点型存储器的一部分沿着在图7A中所示的X’轴上的水平或X方向的截面图。图7D是图7A的三维交叉点型存储器的一部分沿着在图7A中所示的X”轴上的水平或X方向的截面图。图7E是图7A的三维交叉点型存储器的一部分沿着在图7A中所示的X”’轴上的水平或X方向的截面图。图7F是图7A的三维交叉点型存储器的一部分沿着在图7A中所示的X””轴上的水平或X方向的截面图。
图7B和7C中的每个图示出了单元A被包括在底部单元阵列的第一单元堆叠(单元堆叠1)中，第一单元堆叠位于包括字线702的底部单元字线(BCWL)与包括位线704的底部单元位线(BCBL)之间。图7B和7D中的每个图示出了单元B被包括在底部中间单元阵列的第二单元堆叠(单元堆叠2)中，第二单元堆叠位于包括字线712的BCWL与包括位线714的中间单元位线(MC1BL)之间。图7B和7E中的每个图示出了单元C被包括在顶部中间单元阵列的第三单元堆叠(单元堆叠3)中，第三单元堆叠位于包括字线722的中间单元字线(MC2WL)与包括位线714的MC1B1之间。图7B和7F中的每个图示出了单元D被包括在顶部单元阵列的第四单元堆叠(单元堆叠4)中，第四单元堆叠位于包括字线732的MC2WL与包括位线734的顶部单元位线(TCBL)之间。从这些图中可以看出，单元堆叠几乎占用了在顶部位线、中间线和底部位线之间的全部空间，而仅需要小的空间用于底部字线、中间字线、中间位线和顶部位线连接到它们相应的解码器。这导致存储器件中的存储密度增加，因此提高了存储效率。
当高压或低压中的一项用于激活给定单元的字线时，该高压或低压中的另一项用于激活该给定单元的位线。例如，在图7A的特定示例中，所有字线是通过升高它们的电压来激活的，而所有位线是通过降低它们的电压来激活的。然而，在其它示例中，所有字线可以是通过降低它们的电压来激活的，而位线可以是通过升高它们的电压来激活的。
尽管图7A始终使用高电压来激活所有字线并且针对所有位线使用低电压，但是这不是必要条件。例如，图8A示出了存储器的示例，其中，一些字线和/或位线可以是通过高电压或低电压之一来激活的，并且其中，一些位线可以是通过高电压来激活的，而其它位线是通过低电压来激活的。因此，将高电压偏置还是低电压偏置施加到给定的字线或位线可以取决于在要访问的存储单元的交点处正在将高电压偏置还是低电压偏置施加到对应的位线或字线。
图8A的示例在结构上是与图7A的示例类似的，其中字线802、812、822和832与图7A的字线702、712、722和732类似，并且位线804、814和824与图7A的位线704、714和724类似。然而，图8A的总体偏置方案在操作上与图7A的总体偏置方案不同。在图8A的示例中，用于将单元A激活的偏置方案包括：将字线802的电压升高到门限高电压值(+Vhh)处或以上，以及将位线804的电压降低到门限低电压值(-Vll)处或以下。用于将单元B激活的偏置方案包括：将字线812的电压降低到门限低电压值(-Vll)处或以下，以及将位线814的电压升高到门限高电压值(+Vhh)处或以上。用于将单元C激活的偏置方案包括：将字线822的电压升高到门限高电压值(+Vhh)处或以上，以及将位线824的电压降低到门限低电压值(-Vll)处或以下。用于将单元D激活的偏置方案包括：将字线832的电压降低到门限低电压值(-Vll)处或以下，以及将位线834的电压升高到门限高电压值(+Vhh)处或以上。
在图8A的示例中，当字线解码器将被选择的字线802、812、822或832激活时，连接到该字线解码器的其余未被选择的字线可以保持不活动。当被所选择的字线被正偏置时，不活动的字线可以具有电压Vuw，而当被选择的字线被负偏置时，不活动的字线可以具有电压Vub。类似地，当位线解码器将被选择的位线804、814或824激活时，其余未被选择的位线可以保持不活动。当被选择的位线被正偏置时，不活动的位线可以具有电压Vuw，而当被选择的位线被负偏置时，不活动的位线可以具有电压Vub。在一些示例中，Vuw和Vub中的每一项可以为大约0V。
表3总结了图8A的关于单元A、B、C和D中的每一者的示例性偏置方案：
表3
| 单元A | 单元B | 单元C | 单元D | |
| 被选择的BCWL | +Vhh | -Vll | -- | -- |
| 被选择的MC2WL | -- | -- | +Vhh | -Vll |
| 被选择的BCBL | -Vll | -- | -- | -- |
| 被选择的MC1BL | -- | +Vhh | -Vll | -- |
| 被选择的TCBL | -- | -- | -- | +Vhh |
| 未被选择的WL | Vuw | Vub | Vuw | Vub |
| 未被选择的BL | Vub | Vuw | Vub | Vuw |
表4也总结了图8A的关于单元A、B、C和D中的每一者的示例性偏置方案，但是对于每一者而言，无偏置的字线电压Vuw和无偏置的位线电压Vub等于0V。
表4
| 单元A | 单元B | 单元C | 单元D | |
| 被选择的BCWL | +Vhh | -Vll | -- | -- |
| 被选择的MC2WL | -- | -- | +Vhh | -Vll |
| 被选择的BCBL | -Vll | -- | -- | -- |
| 被选择的MC1BL | -- | +Vhh | -Vll | -- |
| 被选择的TCBL | -- | -- | -- | +Vhh |
| 未被选择的WL | 0 | 0 | 0 | 0 |
| 未被选择的BL | 0 | 0 | 0 | 0 |
在图8B、8C、8D、8E和8F中的每个图中更加详细地示出了图8A的偏置方案。图8B是图8A的三维交叉点型存储器的一部分沿着在图8A中所示的Y轴上的垂直或Y方向的截面图。图8C是图8A的三维交叉点型存储器的一部分沿着在图8A中所示的X’轴上的水平或X方向的截面图。图8D是图8A的三维交叉点型存储器的一部分沿着在图8A中所示的X”轴上的水平或X方向的截面图。图8E是图8A的三维交叉点型存储器的一部分沿着在图8A中所示的X”’轴上的水平或X方向的截面图。图8F是图8A的三维交叉点型存储器的一部分沿着在图8A中所示的X””轴上的水平或X方向的截面图。
图8B和8C中的每个图示出了单元A被包括在底部单元阵列的第一单元堆叠(单元堆叠1)中，第一单元堆叠位于包括字线802的BCWL与包括位线804的BCBL之间。图8B和8D中的每个图示出了单元B被包括在底部中间单元阵列的第二单元堆叠(单元堆叠2)中，第二单元堆叠位于包括字线812的BCWL与包括位线814的MC1BL之间。图8B和8E中的每个图示出了单元C被包括在顶部中间单元阵列的第三单元堆叠(单元堆叠3)中，第三单元堆叠位于包括字线822的MC2WL与包括位线814的MC1B1之间。图8B和8F中的每个图示出了单元D被包括在顶部单元阵列的第四单元堆叠(单元堆叠4)中，第四单元堆叠位于包括字线832的MC2WL与包括位线734的TCBL之间。
使用不同极性的电压来激活BCBL和MC1BL中的每一者以及MC1BL和TCBL中的每一者，这对于避免意外的编程和读取操作可以是有利的。例如，如果BCBL和MC1BL位线两者都被降低到–Vll，并且BCWL字线总是被升高到+Vhh，则在进行用以对来自单元堆叠1的数据进行编程或读取的操作时，如果单元堆叠2的MC1BL位线被无意地同时激活，则对BCWL字线的激活也将无意地使得单元堆叠2的单元被读取或编程。在单元堆叠3和4之间可能发生相同的问题。相比而言，如果单元堆叠1的BCBL位线被降低到–Vll，而单元堆叠2的MC1BL位线被升高到+Vhh，则在进行用以对来自单元堆叠1的数据进行编程或读取的操作时，BCWL字线的电压将被升高到+Vhh，以使得对单元堆叠1的单元进行读取或编程。那么，即使单元堆叠2的MC1BL位线被无意地同时激活并且被升高到+Vhh，对该字线的激活也将不会使得单元堆叠2的单元也被读取或编程，因为BWBL字线和MC1BL位线两者将被升高到相同的电压+Vhh。
如图8A的示例中所示，用于访问来自每一个单元堆叠的数据的偏置方案可以在Z方向的深度上与用于相邻的堆叠的偏置方案交替。换句话说，如果给定的单元堆叠的期望单元是通过将正电压偏置施加到在该期望单元处相交的字线以及将负电压偏置施加到在该期望单元处相交的位线来访问的，则对于紧接在该给定的单元堆叠上方和紧接在该给定的单元堆叠下方的单元堆叠的单元，期望单元可以是通过将负电压偏置施加到在该期望单元处相交的字线以及将正电压偏置施加到在该期望单元处相交的位线来访问的。
在以上示例中，将理解的是，可以使用以上讨论的示例性偏置方案来访问(例如，读取、编程)存储器的任何单元。可以每次一个块来访问这些单元。另外，在一些示例中，可能的是，同时访问来自分布式阵列的连接到不同的位线解码器的两个相邻的单元堆叠的数据，如果这些单元没有连接到相同的字线或位线并且位于不同的阵列中的话。对于另外的示例，可能的是，同时访问来自分布式阵列的连接到不同的字线解码器的较低的单元堆叠和较高的单元堆叠的数据。对于另外的示例，在类似于图8A-8B的布置的布置中，可能的是，同时将一条字线偏置到+Vhh以及将一条字线偏置到-Vll，以便同时访问来自分布式阵列的连接到相同的字线解码器的多个单元堆叠的数据。在这样的示例中，在从一个字线解码器访问两个单元堆叠并且从另一相邻的字线解码器访问另外两个单元堆叠的情况下，可以允许同时访问全部四个单元堆叠。
尽管本文已参照特定实施例描述了本公开内容，但是应理解的是，这些实施例仅是说明本公开内容的原理和应用。因此，应理解的是，在不脱离由所附的权利要求限定的本公开内容的精神和范围的情况下，可以对说明性实施例进行多种修改，并且可以设计其它布置。
Claims (20)
1.一种用于访问三维存储器的存储单元的方法，包括：
通过将多条底部单元字线中的一条字线和多条底部单元位线中的一条位线偏置，来访问底部单元层的存储单元中的存储单元，所述多条底部单元字线耦合到所述底部单元层的存储单元和在深度方向上在所述底部单元层上方的底部中间单元层的存储单元中的每一者，所述多条底部单元位线耦合到所述底部单元层的存储单元；
通过将所述多条底部单元字线中的一条字线和多条中间单元位线中的一条位线偏置，来访问所述底部中间单元层的存储单元中的存储单元，所述多条中间单元位线耦合到所述底部中间单元层的存储单元和在所述深度方向上在所述底部中间单元层上方的顶部中间单元层的存储单元中的每一者；
通过将多条顶部单元字线中的一条字线和所述多条中间单元位线中的一条位线偏置，来访问所述顶部中间单元层的存储单元中的存储单元，所述多条顶部单元字线耦合到所述顶部中间单元层的存储单元和在所述深度方向上在所述顶部中间单元层上方的顶部单元层的存储单元中的每一者；以及
通过将所述多条顶部单元字线中的一条字线和多条顶部单元位线中的一条位线偏置，来访问所述顶部单元层的存储单元中的存储单元，所述多条顶部单元位线耦合到所述顶部单元层的存储单元，
其中，每个单元层包括多个单元块，每个单元块通信地耦合到在所述深度方向上位于所述多个单元层下方的对应的单元块解码器，并且用于相邻单元层的位线的单元块解码器被布置在交替的行中，用于相邻单元层的字线的单元块解码器被布置在交替的列中。
2.根据权利要求1所述的方法，其中，每个单元块的存储单元是每次一个单元来访问的。
3.根据权利要求1所述的方法，其中，访问所述存储单元中的至少一个单元包括：将耦合到所述至少一个单元的字线的电压升高到第一门限值以上，以及将耦合到所述至少一个单元的位线的电压降低到第二门限值以下。
4.根据权利要求3所述的方法，其中，所述第一门限值为大约3V，并且其中，所述第二门限值为大约-3V。
5.根据权利要求2所述的方法，其中，每个无偏置的字线具有大约0V的电压，并且其中，每个无偏置的位线具有大约0V的电压。
6.根据权利要求3所述的方法，其中，访问所述存储单元中的至少一个其它单元包括：将耦合到所述至少一个其它单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述至少一个其它单元的位线的电压升高到所述第一门限值以上。
7.根据权利要求6所述的方法，其中：
对于所述底部单元层的每个单元，访问给定单元包括：将耦合到所述给定单元的字线的电压升高到所述第一门限值以上，以及将耦合到所述给定单元的位线的电压降低到所述第二门限值以下；以及
对于所述底部中间单元层的每个单元，访问给定单元包括：将耦合到所述给定单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述给定单元的位线的电压升高到所述第一门限值以上；
对于所述顶部中间单元层的每个单元，访问给定单元包括：将耦合到所述给定单元的字线的电压升高到所述第一门限值以上，以及将耦合到所述给定单元的位线的电压降低到所述第二门限值以下；以及
对于所述顶部单元层的每个单元，访问给定单元包括：将耦合到所述给定单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述给定单元的位线的电压升高到所述第一门限值以上。
8.根据权利要求6所述的方法，其中：
对于所述顶部单元层的每个单元，访问给定单元包括：将耦合到所述给定单元的字线的电压升高到所述第一门限值以上，以及将耦合到所述给定单元的位线的电压降低到所述第二门限值以下；以及
对于所述顶部中间单元层的每个单元，访问给定单元包括：将耦合到所述给定单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述给定单元的位线的电压升高到所述第一门限值以上；
对于所述底部中间单元层的每个单元，访问给定单元包括：将耦合到所述给定单元的字线的电压升高到所述第一门限值以上，以及将耦合到所述给定单元的位线的电压降低到所述第二门限值以下；以及
对于所述底部单元层的每个单元，访问给定单元包括：将耦合到所述给定单元的字线的电压降低到所述第二门限值以下，以及将耦合到所述给定单元的位线的电压升高到所述第一门限值以上。
9.根据权利要求6所述的方法，其中：
访问所述存储单元中的至少一个单元包括：将耦合到所述至少一个单元的每个无偏置的字线的电压维持在第一无偏置电压值处，以及将耦合到所述至少一个单元的每个无偏置的位线的电压维持在第二无偏置电压值处；以及
访问所述存储单元中的至少一个其它单元包括：将耦合到所述至少一个单元的每个无偏置的字线的电压维持在所述第二无偏置电压值处，以及将耦合到所述至少一个单元的每个无偏置的位线的电压维持在所述第一无偏置电压值处。
10.根据权利要求9所述的方法，其中，所述第一无偏置电压值为大约1V，并且其中，所述第二无偏置电压值为大约-1V。
11.根据权利要求1所述的方法，其中，每个无偏置的字线具有大约0V的电压，并且其中，每个无偏置的位线具有大约0V的电压。
12.根据权利要求1所述的方法，其中，访问存储单元包括以下各项中的至少一项：从所述存储单元读取数据，或者将数据编程到所述存储单元中。
13.一种访问三维存储器的存储单元的方法，包括：
通过将一组第一单元字线中的第一字线以及一组第一单元位线中的在第一层存储单元中的第一存储单元处与所述第一字线相交的第一位线偏置，来访问所述第一存储单元，其中，所述一组第一单元字线经由以之字形图案布置在第一行内的相应的第一单元字线连接器来耦合到相应的第一单元字线解码器，并且其中，所述一组第一单元位线经由以之字形图案布置在第一列内的相应的第一单元位线连接器来耦合到相应的第一单元位线解码器；
通过将所述一组第一单元字线中的第二字线以及一组第二单元位线中的在第二层存储单元中的第二存储单元处与所述第二字线相交的第二位线偏置，来访问所述第二存储单元，其中，所述一组第二单元位线经由以之字形图案布置在与所述第一列相邻的第二列内的相应的第二单元位线连接器来耦合到相应的第二单元位线解码器；以及
通过将一组第二单元字线中的第三字线以及所述一组第二单元位线中的在第三层存储单元中的第三存储单元处与所述第三字线相交的第三位线偏置，来访问所述第三存储单元，其中，所述一组第二单元字线经由相应的第二单元字线连接器来耦合到相应的第二单元字线解码器，所述相应的第二单元字线连接器以之字形图案被布置在与所述第一行相邻的第二行内，
其中，每个存储单元层包括多个单元块，每个单元块通信地耦合到在深度方向上位于所述多个存储单元层下方的对应的单元块解码器，并且用于相邻存储单元层的位线的单元块解码器被布置在交替的行中，用于相邻存储单元层的字线的单元块解码器被布置在交替的列中。
14.根据权利要求13所述的方法，其中，将一组字线中的字线偏置包括：将所述字线的电压升高到第一门限值以上。
15.根据权利要求14所述的方法，其中，将所述字线偏置包括：将所述一组字线中的其余字线的电压保持在无偏置字线电压值处。
16.根据权利要求14所述的方法，其中，将一组位线中的位线偏置包括：将所述位线的电压降低到第二门限值以下。
17.根据权利要求16所述的方法，其中，将所述位线偏置包括：将所述一组位线中的其余位线的电压保持在无偏置位线电压值处。
18.根据权利要求14所述的方法，其中：
访问所述第一存储单元包括：将所述第一字线的电压升高到第一门限值以上，以及将所述第一位线的电压降低到第二门限值以下；以及
访问所述第二存储单元包括：将所述第二字线的电压降低到所述第二门限值以下，以及将所述第二位线的电压升高到所述第一门限值以上。
19.根据权利要求18所述的方法，其中，访问所述第三存储单元包括：将所述第三字线的电压升高到所述第一门限值以上，以及将所述第三位线的电压降低到所述第二门限值以下。
20.根据权利要求13所述的方法，其中，访问存储单元包括以下各项中的至少一项：从所述存储单元读取数据，或者将数据编程到所述存储单元中。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/106377 WO2022021406A1 (en) | 2020-07-31 | 2020-07-31 | Novel program and read biasing scheme for distributed array and cmos architecture for 4 stack 3d pcm memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112074907A CN112074907A (zh) | 2020-12-11 |
| CN112074907B true CN112074907B (zh) | 2024-04-19 |
Family
ID=73655399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080001883.1A Active CN112074907B (zh) | 2020-07-31 | 2020-07-31 | 针对用于4堆叠3d pcm存储器的分布式阵列和cmos架构的新颖的编程和读取偏置方案 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112074907B (zh) |
| WO (1) | WO2022021406A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022036575A1 (en) * | 2020-08-19 | 2022-02-24 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Program and read biasing scheme for distributed array and cmos architecture for 2 stack 3d pcm memory |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109872995A (zh) * | 2017-12-01 | 2019-06-11 | 三星电子株式会社 | 存储器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102473458B (zh) * | 2010-06-03 | 2014-11-05 | 松下电器产业株式会社 | 交叉点型电阻变化非易失性存储装置 |
| JP5283805B1 (ja) * | 2011-11-22 | 2013-09-04 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置、および抵抗変化型不揮発性記憶装置のアクセス方法 |
| JP2018200738A (ja) * | 2017-05-26 | 2018-12-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
| KR102659033B1 (ko) * | 2019-10-14 | 2024-04-22 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 상변화 메모리 디바이스들 |
-
2020
- 2020-07-31 CN CN202080001883.1A patent/CN112074907B/zh active Active
- 2020-07-31 WO PCT/CN2020/106377 patent/WO2022021406A1/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109872995A (zh) * | 2017-12-01 | 2019-06-11 | 三星电子株式会社 | 存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112074907A (zh) | 2020-12-11 |
| WO2022021406A1 (en) | 2022-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640545B2 (en) | Non-volatile memory devices including vertical NAND channels and methods of forming the same | |
| US6567287B2 (en) | Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays | |
| JP4468414B2 (ja) | 抵抗変化メモリ装置 | |
| CN112119462B (zh) | 2叠层3d pcm存储器的分布式阵列和cmos架构的编程和读取偏置方案 | |
| CN112166471B (zh) | 用于4堆叠3d x点存储器的新型分布式阵列和触点架构 | |
| US20110069524A1 (en) | Semiconductor memory device | |
| US9595568B2 (en) | Semiconductor memory device having unequal pitch vertical channel transistors employed as selection transistors and method for programming the same | |
| US8437170B2 (en) | Semiconductor storage device | |
| CN106104790B (zh) | 磁阻存储器件 | |
| US8207613B2 (en) | Semiconductor memory device | |
| US20130182501A1 (en) | Semiconductor storage device and its manufacturing method | |
| CN102332294A (zh) | 电阻变化型随机存取存储器装置 | |
| CN107482011A (zh) | 三维半导体组件 | |
| TWI771611B (zh) | 電阻式記憶體 | |
| WO2022082750A1 (en) | ARCITECTURE, STRUCTURE, METHOD AND MEMORY ARRAY FOR 3D FeRAM | |
| CN112074907B (zh) | 针对用于4堆叠3d pcm存储器的分布式阵列和cmos架构的新颖的编程和读取偏置方案 | |
| CN113078183A (zh) | 可变电阻式存储装置及其制造方法 | |
| CN111758171B (zh) | 用于4堆叠3d pcm存储器的新型分布式阵列和触点架构 | |
| US20130039110A1 (en) | 3d architecture for bipolar memory using bipolar access device | |
| CN112470225B (zh) | 用以提高2堆叠体3d pcm存储器的数据吞吐量的编程和读取偏置和访问方案 | |
| US20110026301A1 (en) | Semiconductor memory device | |
| TWI765828B (zh) | 記憶體 | |
| US11744088B2 (en) | Memory device | |
| US11532347B2 (en) | Performing refresh operations of non-volatile memory to mitigate read disturb | |
| US11100988B2 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |