CN112117282A - 包括具有扩大部分的沟道结构的三维闪存器件 - Google Patents

包括具有扩大部分的沟道结构的三维闪存器件 Download PDF

Info

Publication number
CN112117282A
CN112117282A CN201911353740.2A CN201911353740A CN112117282A CN 112117282 A CN112117282 A CN 112117282A CN 201911353740 A CN201911353740 A CN 201911353740A CN 112117282 A CN112117282 A CN 112117282A
Authority
CN
China
Prior art keywords
channel structure
cell
word line
dielectric layer
dummy channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911353740.2A
Other languages
English (en)
Inventor
千志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112117282A publication Critical patent/CN112117282A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种包括具有扩大部分的沟道结构的三维闪存器件。该三维闪存器件包括：下部字线堆叠和上部字线堆叠；单元沟道结构；以及虚设沟道结构，其中单元沟道结构包括：下部单元沟道结构；上部单元沟道结构；以及单元沟道扩大部分，其在下部单元沟道结构和上部单元沟道结构之间并具有比下部单元沟道结构的宽度大的宽度，其中虚设沟道结构包括：下部虚设沟道结构；上部虚设沟道结构；以及在下部虚设沟道结构和上部虚设沟道结构之间的虚设沟道扩大部分，虚设沟道扩大部分具有比下部虚设沟道结构的宽度大的宽度，其中虚设沟道扩大部分的宽度和下部虚设沟道结构的宽度之间的差异大于单元沟道扩大部分的宽度和下部单元沟道结构的宽度之间的差异。

Description

包括具有扩大部分的沟道结构的三维闪存器件
技术领域
实施方式涉及包括具有扩大部分的沟道结构的三维闪存器件。
背景技术
随着三维闪存器件的集成度提高，已经考虑了通过堆叠两个单位存储器件来形成一个三维闪存器件的技术。
发明内容
实施方式可以通过提供一种具有单元区域和延伸区域的三维闪存器件来实现，该三维闪存器件包括：衬底；在衬底上的下部字线堆叠和上部字线堆叠；在下部字线堆叠和上部字线堆叠之间的层间电介质层；在单元区域中的单元沟道结构；以及在延伸区域中的虚设沟道结构，其中单元沟道结构包括穿透下部字线堆叠并连接到衬底的下部单元沟道结构、穿透上部字线堆叠的上部单元沟道结构以及在下部单元沟道结构和上部单元沟道结构之间的单元沟道扩大部分，单元沟道扩大部分具有比下部单元沟道结构的水平宽度大的水平宽度，其中虚设沟道结构包括穿透下部字线堆叠并连接到衬底的下部虚设沟道结构、穿透上部字线堆叠的上部虚设沟道结构以及在下部虚设沟道结构和上部虚设沟道结构之间的虚设沟道扩大部分，虚设沟道扩大部分具有比下部虚设沟道结构的水平宽度大的水平宽度，其中虚设沟道扩大部分的水平宽度和下部虚设沟道结构的水平宽度之间的差异大于单元沟道扩大部分的水平宽度和下部单元沟道结构的水平宽度之间的差异。
实施方式可以通过提供一种具有单元区域和延伸区域的三维闪存器件来实现，该三维闪存器件包括：衬底；在衬底上的下部字线堆叠和上部字线堆叠；在下部字线堆叠和上部字线堆叠之间的中间层间电介质层；在单元区域中的单元沟道结构；以及在延伸区域中的虚设沟道结构，其中单元沟道结构包括穿透下部字线堆叠并连接到衬底的下部单元沟道结构、穿透上部字线堆叠的上部单元沟道结构以及在下部单元沟道结构和上部单元沟道结构之间的单元沟道扩大部分，其中虚设沟道结构包括穿透下部字线堆叠并连接到衬底的下部虚设沟道结构、穿透上部字线堆叠的上部虚设沟道结构以及在下部虚设沟道结构和上部虚设沟道结构之间的虚设沟道扩大部分，其中虚设沟道扩大部分的底表面处于比中间层间电介质层的底表面低的水平处。
实施方式可以通过提供一种具有单元区域和延伸区域的三维闪存器件来实现，该三维闪存器件包括：衬底；在衬底上并包括多个堆叠的下部字线的下部字线堆叠；在衬底上并包括多个堆叠的上部字线的上部字线堆叠；在下部字线堆叠和上部字线堆叠之间的中间层间电介质层；在单元区域中的单元沟道结构；以及在延伸区域中的虚设沟道结构和垂直接触结构，其中单元沟道结构包括穿透下部字线堆叠并连接到衬底的下部单元沟道结构、穿透上部字线堆叠的上部单元沟道结构以及在下部单元沟道结构和上部单元沟道结构之间的单元沟道扩大部分，虚设沟道结构包括穿透下部字线堆叠并连接到衬底的下部虚设沟道结构、穿透上部字线堆叠的上部虚设沟道结构以及在下部虚设沟道结构和上部虚设沟道结构之间的虚设沟道扩大部分，垂直接触结构连接到下部字线堆叠的一个下部字线或上部字线堆叠的一个上部字线，下部虚设沟道结构的水平宽度大于下部单元沟道结构的水平宽度，虚设沟道扩大部分的水平宽度大于单元沟道扩大部分的水平宽度，虚设沟道扩大部分的底表面处于比中间层间电介质层的底表面低的水平处，虚设沟道扩大部分的侧表面和单元沟道扩大部分的侧表面被圆化。
附图说明
通过参照附图详细描述示例性实施方式，特征对本领域技术人员将是明显的，附图中：
图1A示出了根据本公开的一实施方式的三维闪存器件100A的示意性剖视图，图1B示出了图1A的一部分的放大视图。
图2A示出了根据本公开的一实施方式的三维闪存器件100B的示意性剖视图，图2B示出了图2A的一部分的放大视图。
图3A示出了根据本公开的一实施方式的三维闪存器件100C的示意性剖视图，图3B示出了图3A的一部分的放大视图。
图4A至图4M示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图，其中图4B至图4H示出了图4A的区域A1和区域A2的放大视图。
图5A至图5C示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图，其中图5B和图5C示出了图5A中的区域A1和区域A2的放大视图。
图6A至图6C示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图。
图7A和图7B示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图。
图8示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的图。
图9示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图。
图10示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图。
图11A至图11C示出了根据本公开的一实施方式的三维闪存器件的单元沟道结构50的一部分和虚设沟道结构60的一部分的放大视图。
图12A至图12D示出了根据本公开的各种实施方式的三维闪存器件的单元沟道结构50的一部分和虚设沟道结构60的一部分的放大视图。
具体实施方式
图1A示出了根据本公开的一实施方式的三维闪存器件100A的示意性剖视图，图1B示出了图1A的一部分的放大视图。
参照图1A和图1B，根据本公开的一实施方式的三维闪存器件100A可以包括堆叠在衬底10上的垫绝缘层15、下部字线堆叠WS1、层间电介质层26、30和35、上部字线堆叠WS2以及盖绝缘层46、47和48。三维闪存器件100A可以具有单元区域CA和延伸区域EA。单元区域CA可以是包括多个存储单元的区域，延伸区域EA可以是字线堆叠WS1和WS2具有阶梯结构的区域。三维闪存器件100A可以包括单元沟道结构50A，其在单元区域CA中垂直地穿透垫绝缘层15、下部字线堆叠WS1、层间电介质层26、30和35、上部字线堆叠WS2以及盖绝缘层46、47和48并连接到衬底10。三维闪存器件100A可以包括虚设沟道结构60，其(例如，在延伸区域EA中)垂直地穿透垫绝缘层15、下部字线堆叠WS1、层间电介质层26、30和35、上部字线堆叠WS2以及盖绝缘层46、47和48并连接到衬底10。三维闪存器件100A可以包括垂直接触结构70，其(例如，在延伸区域EA中)垂直地穿透层间电介质层26、30和35以及盖绝缘层46、47和48以连接到下部字线堆叠WS1的一部分和/或上部字线堆叠WS2的一部分。
衬底10可以包括例如单晶硅晶片、外延生长的半导体层、绝缘体上硅(SOI)衬底或其它半导体层。如这里所使用地，术语“或”不是排他性术语，例如，“A或B”包括A、B、或者A和B。
垫绝缘层15可以直接在衬底10上。垫绝缘层15可以表现出对衬底10的优良粘附性。垫绝缘层15可以具有与衬底10相对类似的热膨胀系数。垫绝缘层15可以包括相对柔性的材料。例如，垫绝缘层15可以包括硅氧化物。
下部字线堆叠WS1可以包括交替堆叠的多层下部字线20和多层下部模制绝缘层25。上部字线堆叠WS2可以包括交替堆叠的多层上部字线40和多层上部模制绝缘层45。下部字线20和上部字线40可以分别包括导体。下部模制绝缘层25和上部模制绝缘层45可以分别包括诸如硅氧化物的绝缘体。
层间电介质层26、30和35可以包括硅氧化物以使下部字线堆叠WS1和上部字线堆叠WS2电绝缘并机械地保护下部字线堆叠WS1和上部字线堆叠WS2。层间电介质层26、30和35可以包括下部层间电介质层26、中间层间电介质层30和上部层间电介质层35。下部层间电介质层26可以覆盖下部字线堆叠WS1，并且可以围绕下部单元沟道结构51的上部分(例如，下部单元沟道结构51关于第二方向Y远离衬底10的部分)和下部虚设沟道结构61的上部分。上部层间电介质层35可以在上部字线堆叠WS2之下(例如，在第二方向Y上在上部字线堆叠WS2和衬底10之间)以围绕上部单元沟道结构53的下部分和上部虚设沟道结构63的下部分。中间层间电介质层30可以(例如，在第二方向Y上)在下部层间电介质层26和上部层间电介质层35之间，并且可以围绕单元沟道扩大部分52的侧表面和虚设沟道扩大部分62的侧表面。中间层间电介质层30可以具有与下部层间电介质层26和/或上部层间电介质层35的密度或硬度不同的密度或硬度。在一实现方式中，中间层间电介质层30可以比下部层间电介质层26和上部层间电介质层35更软。例如，中间层间电介质层30可以包括在比下部层间电介质层26和上部层间电介质层35低的温度下形成的绝缘材料。在一实现方式中，中间层间电介质层30可以比下部层间电介质层26和上部层间电介质层35致密。例如，中间层间电介质层30可以包括在比下部层间电介质层26和上部层间电介质层35高的温度下形成的绝缘材料。例如，中间层间电介质层30可以相对于下部层间电介质层26具有蚀刻选择性。
盖绝缘层46、47和48可以包括硅氧化物以使上部字线堆叠WS2电绝缘并机械地保护上部字线堆叠WS2。盖绝缘层46、47和48可以包括下部盖绝缘层46、中间盖绝缘层47和上部盖绝缘层48。下部盖绝缘层46可以覆盖上部字线堆叠WS2，并且可以围绕上部单元沟道结构53的上部分和上部虚设沟道结构63的上部分。中间盖绝缘层47可以围绕单元通路插塞55的下部分和垂直接触结构70的下部接触插塞71的上部分。上部盖绝缘层48可以围绕单元通路插塞55的上部分和垂直接触结构70的上部接触插塞75。
在单元区域CA中，多层字线20和40可以彼此平行地水平形成(例如，可以沿第一方向X延伸)，以分别与单元沟道结构50A一起形成多个存储单元。
在延伸区域EA中，多层字线20和40可以布置成阶梯结构，并且多层字线20和40可以分别电连接且机械连接到垂直接触结构70。例如，在延伸区域EA中，多层字线20和40可以在(例如，在第二方向Y上远离衬底10或离衬底10较远的)较高水平处具有(例如，在第一方向X上的)较短的水平长度，并在(例如，在第二方向Y上接近衬底10或离衬底10较近的)较低水平处具有较长的水平长度。
在单元区域CA中，垫绝缘层15、下部模制绝缘层25和下部层间电介质层26可以成一体(例如，作为整体的一件式单元)，上部层间电介质层35、上部模制绝缘层45和下部盖绝缘层46可以成一体。在一实现方式中，中间层间电介质层30可以与下部层间电介质层26和/或上部层间电介质层35成一体。在一实现方式中，下部盖绝缘层46、中间盖绝缘层47和上部盖绝缘层48可以成一体。例如，垫绝缘层15、下部模制绝缘层25、下部层间电介质层26、上部层间电介质层35、上部模制绝缘层45、下部盖绝缘层46、中间盖绝缘层47和上部盖绝缘层48可以都包括硅氧化物。
单元沟道结构50A可以包括下部单元沟道结构51、单元沟道扩大部分52和上部单元沟道结构53。
下部单元沟道结构51可以(例如，在第二方向Y上)垂直地穿透垫绝缘层15、下部字线堆叠WS1和下部层间电介质层26，以电地且物理地连接到衬底10和单元沟道扩大部分52。上部单元沟道结构53可以电地且物理地连接到单元沟道扩大部分52，并且可以垂直地穿透下部盖绝缘层46、上部字线堆叠WS2和上部层间电介质层35。单元沟道扩大部分52可以在下部单元沟道结构51和上部单元沟道结构53之间。单元沟道扩大部分52的(例如，在第一方向X上测量的)水平宽度W52可以比下部单元沟道结构51和/或上部单元沟道结构53的水平宽度W50宽。例如，单元沟道扩大部分52可以具有水平地扩大的底表面(例如，面对衬底的表面)和水平地扩大的上表面(例如，背对衬底10的表面)。在一实现方式中，单元沟道扩大部分52可以具有例如凸缘形状、圆盘形状或钉子头部形状。在一实现方式中，单元沟道扩大部分52和下部单元沟道结构51可以具有钉子形状。
单元沟道结构50A还可以包括在上部单元沟道结构53上的单元通路垫54和单元通路插塞55。单元沟道结构50A可以通过单元通路垫54和单元通路插塞55电连接到位线BL。单元通路垫54可以包括例如掺杂的多晶硅、金属硅化物、金属阻挡材料或金属。单元通路垫54的上表面和下部盖绝缘层46的上表面可以共面。单元通路插塞55可以垂直地穿透中间盖绝缘层47和上部盖绝缘层48，以电地且物理地连接到单元通路垫54和位线BL。单元通路插塞55可以包括例如金属硅化物、金属阻挡材料、金属或金属性导电材料。位线BL可以包括例如金属，并且可以在水平方向上延伸。
单元沟道结构50A可以包括单元间隙填充芯56和单元存储层57。单元间隙填充芯56可以具有柱形状，并且可以包括诸如硅氧化物的绝缘体。单元存储层57可以具有围绕单元间隙填充芯56的圆筒形状，并且可以包括多层材料层。例如，单元存储层57可以包括电荷陷阱层、隧道绝缘层和沟道层。下部单元沟道结构51、单元沟道扩大部分52和上部单元沟道结构53可以彼此物理地且电地连接。例如，单元间隙填充芯56和单元存储层57的每个可以在下部单元沟道结构51、单元沟道扩大部分52和上部单元沟道结构53中是材料上连续的。
虚设沟道结构60可以包括下部虚设沟道结构61、虚设沟道扩大部分62和上部虚设沟道结构63。下部虚设沟道结构61可以垂直地穿透垫绝缘层15、下部字线堆叠WS1和下部层间电介质层26，以电地且物理地连接到衬底10和虚设沟道扩大部分62。上部虚设沟道结构63可以垂直地穿透下部盖绝缘层46、上部字线堆叠WS2和上部层间电介质层35，以电地且物理地连接到虚设沟道扩大部分62。虚设沟道扩大部分62可以在下部虚设沟道结构61和上部虚设沟道结构63之间。虚设沟道扩大部分62的水平宽度W62可以大于下部虚设沟道结构61和/或上部虚设沟道结构63的水平宽度W60。
虚设沟道结构60还可以包括在上部虚设沟道结构63上的虚设通路垫64。虚设沟道结构60可以不电连接到位线BL。例如，可以省略(例如，不形成)与单元沟道结构50A的单元通路插塞55对应的元件。虚设通路垫64可以包括例如掺杂的多晶硅、金属硅化物、金属阻挡材料、金属或金属性导电材料。例如，虚设通路垫64可以包括与单元通路垫54相同的材料。虚设通路垫64的上表面和下部盖绝缘层46的上表面也可以共面。
虚设沟道结构60可以包括虚设间隙填充芯66和虚设存储层67。虚设间隙填充芯66可以具有柱形状，并且可以包括诸如硅氧化物的绝缘材料。虚设存储层67可以具有围绕虚设间隙填充芯66的圆筒形状，并且可以包括多层材料层。例如，虚设存储层67可以包括虚设电荷陷阱层、虚设隧道绝缘层和虚设沟道层。下部虚设沟道结构61、虚设沟道扩大部分62和上部虚设沟道结构63可以彼此物理地且电地连接。例如，虚设间隙填充芯66和虚设存储层67的每个可以在下部虚设沟道结构61、虚设沟道扩大部分62和上部虚设沟道结构63中是材料上连续的。
虚设沟道结构60可以大于单元沟道结构50A(例如，比单元沟道结构50A大)。例如，虚设沟道结构60的下部虚设沟道结构61和/或上部虚设沟道结构63的水平宽度W60可以大于单元沟道结构50A的下部单元沟道结构51和/或上部单元沟道结构53的水平宽度W50。虚设沟道结构60的虚设沟道扩大部分62的水平宽度W62可以大于单元沟道结构50A的单元沟道扩大部分52的水平宽度W52。在一实现方式中，虚设沟道扩大部分62的水平宽度W62和下部虚设沟道结构61的水平宽度W60之间的差异(W62-W60)可以基本上等于或类似于单元沟道扩大部分52的水平宽度W52和下部单元沟道结构51的水平宽度W50之间的差异(W52-W50)。
垂直接触结构70可以在虚设沟道结构60之间。每个垂直接触结构70可以包括下部接触插塞71和上部接触插塞75。下部接触插塞71可以部分或全部垂直地穿透层间电介质层26、30和35以及盖绝缘层46和47，以电地且物理地连接到下部字线堆叠WS1的下部字线20之一或上部字线堆叠WS2的上部字线40之一。例如，下部接触插塞71的下端可以分别专有地连接到下部字线20之一或上部字线40之一的在延伸区域EA中的端部。例如，垂直接触结构70的下部接触插塞71可以具有不垂直地穿透下部字线堆叠WS1和上部字线堆叠WS2的阶梯栏杆柱(staircase railing pillar)的形状。上部接触插塞75可以穿透上部盖绝缘层48，以分别将下部接触插塞71电地且物理地连接到字线驱动线WDL。例如，下部接触插塞71和上部接触插塞75可以包括金属和/或金属化合物。
图2A示出了根据本公开的一实施方式的三维闪存器件100B的示意性剖视图，图2B示出了图2A的区域B1和B2的放大视图。
参照图2A和图2B，三维闪存器件100B可以包括：单元沟道结构50B，在单元区域CA中垂直地穿透垫绝缘层15、下部字线堆叠WS1、层间电介质层26、30和35、上部字线堆叠WS2及盖绝缘层46、47和48以与衬底10连接；以及虚设沟道结构60，在延伸区域EA中垂直地穿透下部字线堆叠WS1、层间电介质层26、30和35、上部字线堆叠WS2及盖绝缘层46、47和48。可以参照图1A和图1B来理解未描述的其它元件。
在一实现方式中，虚设沟道扩大部分62的水平宽度W62和下部虚设沟道结构61的水平宽度W60之间的差异(W62-W60)可以大于单元沟道扩大部分52的水平宽度W52和下部单元沟道结构51的水平宽度W50之间的差异(W52-W50)。例如，虚设沟道扩大部分62可以比单元沟道扩大部分52水平地扩大更多(例如，虚设沟道扩大部分62可以在第一方向X上从下部虚设沟道结构61突出一距离，该距离大于单元沟道扩大部分52在第一方向X上从下部单元沟道结构51突出的距离)。
图3A示出了根据本公开的一实施方式的三维闪存器件100C的示意性剖视图，图3B示出了图3A的区域C1和C2的放大视图。
参照图3A和图3B，三维闪存器件100C可以包括：单元沟道结构50C，在单元区域CA中垂直地穿透垫绝缘层15、下部字线堆叠WS1、层间电介质层26、30和35、上部字线堆叠WS2及盖绝缘层46、47和48以连接到衬底10；以及虚设沟道结构60，在延伸区域EA中垂直地穿透垫绝缘层15、下部字线堆叠WS1、层间电介质层26、30和35、上部字线堆叠WS2及盖绝缘层46、47和48以连接到衬底10。可以参照图1A和图1B来理解未描述的其它元件。
单元沟道结构50C可以包括可彼此直接连接的下部单元沟道结构51和上部单元沟道结构53。例如，单元沟道结构50C可以不包括图1A至图2B所示的单元沟道扩大部分52。
在一些实施方式中，单元沟道扩大部分52的下表面和虚设沟道扩大部分62的下表面可以处于与下部层间电介质层26的上表面相同的水平处。然而，在另外的实施方式中，单元沟道扩大部分52和虚设沟道扩大部分62的下表面也可以处于比下部层间电介质层26的上表面低的水平处。此外，在一些实施方式中，中间层间电介质层30的上表面的水平在单元区域CA中和在延伸区域EA中也可以不同。
图4A至图4M示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图，其中图4B至图4H是图4A的区域A1和区域A2的放大视图。
参照图4A，该方法可以包括：在(具有将限定最终所准备的器件的单元区域CA和延伸区域EA的区域的)衬底10上形成垫绝缘层15、初始下部字线堆叠WS1p、下部层间电介质层26和中间层间电介质层30；以及形成下部单元沟道孔H1c和下部虚设沟道孔H1d。
形成垫绝缘层15可以包括执行沉积工艺以在衬底10上形成诸如硅氧化物的绝缘层。
形成初始下部字线堆叠WS1p可以包括：执行沉积工艺，以交替地堆叠多个下部牺牲绝缘层21和多个下部模制绝缘层25；以及执行阶梯形成工艺，以在延伸区域EA中将下部牺牲绝缘层21的端部形成为阶梯形状。下部牺牲绝缘层21和下部模制绝缘层25可以相对于彼此具有蚀刻选择性。例如，下部牺牲绝缘层21可以包括硅氮化物，下部模制绝缘层25可以包括硅氧化物。
形成下部层间电介质层26和中间层间电介质层30可以包括执行沉积工艺以形成覆盖初始下部字线堆叠WS1p的绝缘层。例如，下部层间电介质层26和中间层间电介质层30可以包括硅氧化物。垫绝缘层15、下部模制绝缘层25、下部层间电介质层26和中间层间电介质层30可以包括相同的材料。例如，垫绝缘层15、下部模制绝缘层25、下部层间电介质层26和中间层间电介质层30可以成一体以在延伸区域EA中是彼此材料上连续的。
形成下部单元沟道孔H1c和下部虚设沟道孔H1d可以包括执行光刻工艺和蚀刻工艺以垂直地穿透垫绝缘层15、初始下部字线堆叠WS1p、下部层间电介质层26和中间层间电介质层30以暴露衬底10的表面。
参照图4B，该方法可以包括：执行沉积工艺，例如，原子层沉积(ALD)工艺，以在下部单元沟道孔H1c的内壁和下部虚设沟道孔H1d的内壁上共形地形成第一牺牲衬垫91；以及在下部单元沟道孔H1c和下部虚设沟道孔H1d中形成第一牺牲间隙填充物92。第一牺牲衬垫91和第一牺牲间隙填充物92可以包括相对于中间层间电介质层30具有蚀刻选择性的材料。例如，第一牺牲衬垫91可以包括硅氮化物，第一牺牲间隙填充物92可以包括多晶硅。
该方法可以包括执行化学机械抛光(CMP)工艺，以将第一牺牲衬垫91的上表面和第一牺牲间隙填充物92的上表面平坦化为共面。在一实现方式中，可以去除中间层间电介质层30上的第一牺牲衬垫91，从而可以暴露中间层间电介质层30的上表面。
参照图4C，该方法可以包括执行凹陷工艺，例如，湿蚀刻工艺，以部分地去除第一牺牲衬垫91的上部分和第一牺牲间隙填充物92的上部分。可以独立地或分别地执行用于去除第一牺牲衬垫91的上部分的工艺和用于去除第一牺牲间隙填充物92的上部分的工艺。例如，在执行了用于去除第一牺牲间隙填充物92的上部分的第一去除工艺之后，可以执行用于去除第一牺牲衬垫91的上部分的第二去除工艺。在一实现方式中，第一牺牲衬垫91的上部分和第一牺牲间隙填充物92的上部分可以处于彼此不同的水平(例如，在第二方向Y上距衬底10不同的距离)处。在一实现方式中，第一牺牲衬垫91的上部分和第一牺牲间隙填充物92的上部分可以处于相同的水平处，例如，如在附图中所示，以便于理解本公开的技术构思。在一实现方式中，第一牺牲衬垫91的上部分和第一牺牲间隙填充物92的上部分可以处于与下部层间电介质层26和中间层间电介质层30之间的界面相同的水平处。
参照图4D，该方法可以包括：通过使用各向同性蚀刻部分地去除中间层间电介质层30的表面(例如，外部)部分以扩大下部单元沟道孔H1c的上部分和下部虚设沟道孔H1d的上部分，形成单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE。在该工艺期间，下部层间电介质层26可以被部分地去除。例如，单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE可以分别具有凹陷部分Rc和Rd。在一实现方式中，凹陷部分Rc和Rd的(例如，在第二方向Y上的)深度可以彼此相似或基本相同。在顶视图或俯视图中，凹陷部分Rc和Rd可以具有环形或圆盘形状。
参照图4E，该方法可以包括在单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE中共形地形成第二牺牲衬垫93、然后形成间隔物材料层94a。第二牺牲衬垫93可以包括与第一牺牲衬垫91相同的材料。例如，第二牺牲衬垫93可以包括硅氮化物。间隔物材料层94a可以相对于第二牺牲衬垫93具有蚀刻选择性。例如，间隔物材料层94a可以包括多晶硅。
参照图4F，该方法可以包括执行回蚀刻工艺以部分地蚀刻间隔物材料层94a从而在单元沟道孔扩大部分HcE的侧壁和虚设沟道孔扩大部分HdE的侧壁上形成间隔物94。间隔物94可以部分地暴露第二牺牲衬垫93。例如，间隔物94可以暴露中间层间电介质层30的上表面上的第二牺牲衬垫93和第一牺牲间隙填充物92的上表面上的第二牺牲衬垫93。
参照图4G，该方法可以包括执行回蚀刻工艺以去除在第一牺牲间隙填充物92上暴露的第二牺牲衬垫93。第二牺牲衬垫93可以存在于或保留在间隔物94的垂直侧和底表面上。间隔物94的上端可以(例如，在第二方向Y上远离衬底10地)突出超过中间层间电介质层30的上表面和第二牺牲衬垫93的上端。
参照图4H，该方法可以包括：在单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE中形成第二牺牲间隙填充物95；以及执行诸如CMP的平坦化工艺，以将第二牺牲间隙填充物95的上表面和中间层间电介质层30的上表面平坦化为共面。第二牺牲间隙填充物95可以包括与间隔物94相同的材料。例如，间隔物94和第二牺牲间隙填充物95可以成一体为在材料上连续的。在该工艺期间，间隔物94的上端也可以被部分地去除。由于该工艺，可以分别在单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE中形成初始单元沟道扩大部分52p和初始虚设沟道扩大部分62p。
参照图4I，该方法可以包括：在中间层间电介质层30和初始单元沟道扩大部分52p及初始虚设沟道扩大部分62p上形成上部层间电介质层35、初始上部字线堆叠WS2p和下部盖绝缘层46；以及形成上部单元沟道孔H2c和上部虚设沟道孔H2d。
形成上部层间电介质层35可以包括执行沉积工艺，以在中间层间电介质层30、初始单元沟道扩大部分52p和初始虚设沟道扩大部分62p上形成诸如硅氧化物的绝缘层。
形成初始上部字线堆叠WS2p可以包括：执行沉积工艺，以交替地堆叠上部牺牲绝缘层41和上部模制绝缘层45；以及执行阶梯形成工艺，以在延伸区域EA中将上部牺牲绝缘层41的端部形成为阶梯形状。上部牺牲绝缘层41和上部模制绝缘层45可以相对于彼此具有蚀刻选择性。例如，上部牺牲绝缘层41可以包括硅氮化物，上部模制绝缘层45可以包括硅氧化物。
形成下部盖绝缘层46可以包括执行沉积工艺以形成覆盖初始上部字线堆叠WS2p的绝缘层。上部层间电介质层35和下部盖绝缘层46可以包括硅氧化物。
形成上部单元沟道孔H2c和上部虚设沟道孔H2d可以包括：执行光刻工艺和蚀刻工艺，以垂直地穿透上部层间电介质层35、初始上部字线堆叠WS2p和下部盖绝缘层46，从而暴露初始单元沟道扩大部分52p的表面和初始虚设沟道扩大部分62p的表面。
参照图4J，该方法可以包括通过上部单元沟道孔H2c和上部虚设沟道孔H2d去除初始单元沟道扩大部分52p、下部单元沟道孔H1c、初始虚设沟道扩大部分62p和下部虚设沟道孔H1d中的第一牺牲衬垫91、第一牺牲间隙填充物92、第二牺牲衬垫93、间隔物94和第二牺牲间隙填充物95。由于该工艺，可以形成单元区域CA中的单元沟道孔Hc和延伸区域EA中的虚设沟道孔Hd。
参照图4K，该方法可以包括分别在单元沟道孔Hc和虚设沟道孔Hd中形成单元沟道结构50和虚设沟道结构60。
进一步参照图1B，形成单元沟道结构50和虚设沟道结构60可以包括：共形地形成在单元沟道孔Hc的内壁上的单元存储层57和在虚设沟道孔Hd的内壁上的虚设存储层67；以及形成填充单元沟道孔Hc的单元间隙填充芯56和填充虚设沟道孔Hd的虚设间隙填充芯66。
该方法还可以包括分别在单元沟道孔Hc的上端和虚设沟道孔Hd的上端上形成单元通路垫54和虚设通路垫64。
共形地形成单元存储层57和虚设存储层67可以包括执行原子层沉积(ALD)工艺，形成单元间隙填充芯56和虚设间隙填充芯66可以包括执行间隙填充工艺，形成单元通路垫54和虚设通路垫64可以包括选择性地执行凹陷工艺、沉积工艺、硅化工艺、CMP工艺或其它工艺。参照图1B将理解未示出的部件的附图标记。
参照图4L，该方法可以包括形成中间盖绝缘层47、去除下部牺牲绝缘层21和上部牺牲绝缘层41、以及形成下部字线20和上部字线40。
形成中间盖绝缘层47可以包括执行沉积工艺以形成包括硅氧化物的绝缘体。下部牺牲绝缘层21和上部牺牲绝缘层41可以通过执行湿蚀刻工艺来去除。
形成下部字线20和上部字线40可以包括执行沉积工艺以在其中去除了下部牺牲绝缘层21和上部牺牲绝缘层41的空的空间中形成导电材料。
参照图4M，该方法可以包括形成下部接触插塞71，其与下部字线20和上部字线40的在延伸区域EA中具有阶梯形状的端部垂直地重叠并对准。下部接触插塞71可以设置在虚设沟道结构60之间，并且分别电地且物理地连接到下部字线20和上部字线40中的一个。
虚设沟道结构60可以垂直地穿透下部字线20和上部字线40以连接到衬底10，下部接触插塞71可以不穿透下部字线20和上部字线40。
虚设沟道结构60可以具有相同的垂直高度，下部接触插塞71可以取决于所连接的字线20和40所在的位置而具有各种垂直高度。
此后，参照图1A和图1B，该方法可以包括形成上部盖绝缘层48、形成单元通路插塞55和上部接触插塞75、以及形成位线BL和字线驱动线WDL。形成上部盖绝缘层48可以包括执行沉积工艺以形成诸如硅氧化物的绝缘层。形成单元通路插塞55可以包括形成垂直地穿透上部盖绝缘层48和中间盖绝缘层47以暴露单元通路垫54的上表面的孔、以及形成诸如金属的导电材料。形成上部接触插塞75可以包括形成垂直地穿透上部盖绝缘层48以暴露下部接触插塞71的上表面的孔、以及形成诸如金属的导电材料。该方法还可以包括在形成单元通路插塞55和上部接触插塞75之后执行CMP工艺。形成位线BL和字线驱动线WDL可以包括执行沉积工艺、光刻工艺、蚀刻工艺等。
图5A至图5C示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图，其中图5B和图5C是图5A中的区域A1和区域A2的放大视图。
参照图5A，该方法可以包括：在(具有将限定最终所准备的器件的单元区域CA和延伸区域EA的区域的)衬底10上形成垫绝缘层15、初始下部字线堆叠WS1p、下部层间电介质层26、中间层间电介质层30和保护绝缘层31；以及形成下部单元沟道孔H1c和下部虚设沟道孔H1d。保护绝缘层31可以相对于中间层间电介质层30具有蚀刻选择性。例如，保护绝缘层31可以包括硅氮化物。可以参照图4A理解未描述的工艺。
参照图5B，该方法可以包括：在保护绝缘层31的上表面及下部单元沟道孔H1c和下部虚设沟道孔H1d的内壁上共形地形成第一牺牲衬垫91；在下部单元沟道孔H1c和下部虚设沟道孔H1d中形成第一牺牲间隙填充物92；以及通过参照图4C描述工艺而执行凹陷工艺，以使第一牺牲衬垫91和第一牺牲间隙填充物92的上部分凹陷。由于这些工艺，可以减薄保护绝缘层31。
参照图5C，该方法可以包括：通过执行参照图4D描述的工艺，形成单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE。与图4D相比，保护绝缘层31可以防止中间层间电介质层30的上部分被部分地去除。单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE可以分别包括在保护绝缘层31下方的底切区UC以及在下部层间电介质层26中的凹陷部分Rc和Rd。
此后，该方法可以包括去除保护绝缘层31、以及执行参照图4E至图4M及图1A和图1B描述的工艺，从而形成三维闪存器件。
图6A至图6C示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图。
参照图6A，该方法可以包括执行参照图4A至图4C描述的工艺、以及形成覆盖单元区域CA并暴露延伸区域EA的掩模图案MP。掩模图案MP可以包括光致抗蚀剂图案。
参照图6B，该方法可以包括部分地去除在暴露的延伸区域EA中的中间层间电介质层30，以形成初始虚设沟道孔扩大部分HdE1。部分地去除中间层间电介质层30可以包括执行各向同性蚀刻工艺，诸如湿蚀刻工艺或自由基干蚀刻工艺。初始虚设沟道孔扩大部分HdE1可以具有在下部层间电介质层26中的凹陷部分Rd。
参照图6C，该方法可以包括去除掩模图案MP、以及部分地去除中间层间电介质层30的暴露表面以形成单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE。最终扩大的单元沟道孔扩大部分HcE和最终扩大的虚设沟道孔扩大部分HdE可以分别具有凹陷部分Rc和Rd'。虚设沟道孔扩大部分HdE的凹陷部分Rd'可以比单元沟道孔扩大部分HcE的凹陷部分Rc更宽且更深。
此后，该方法可以包括执行参照图4E至图4M以及图2A和图2B描述的工艺，以形成图2A和图2B所示的三维闪存器件。在该实施方式中，延伸区域EA中的中间层间电介质层30的上表面的水平可以比单元区域CA中的中间层间电介质层30的上表面的水平低(例如，在第二方向Y上更靠近衬底10)。
图7A和图7B示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图。
参照图7A，该方法可以包括：执行参照图5A至图5C和图6A描述的工艺以形成保护绝缘层31和掩模图案MP；以及执行各向同性蚀刻工艺以形成初始虚设沟道孔扩大部分HdE1。初始虚设沟道孔扩大部分HdE1可以具有在保护绝缘层31下方的底切区UC和在下部层间电介质层26中的凹陷部分Rd。
参照图7B，该方法可以包括去除掩模图案MP、以及执行各向同性蚀刻工艺以形成单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE。单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE可以分别具有在保护绝缘层31下方的底切区UC、以及凹陷部分Rc和Rd'。虚设沟道孔扩大部分HdE的凹陷部分Rd'可以比单元沟道孔扩大部分HcE的凹陷部分Rc更宽且更深。
此后，该方法可以包括去除保护绝缘层31、执行参照图4E至图4M以及图1A和图1B描述的工艺，以形成参照图2A和图2B描述的三维闪存器件。
图8示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的图。
参照图8，该方法可以包括：执行参照图4A和图4B或图4A至图4C描述的工艺；执行光刻工艺以形成掩模图案MP，其具有在单元区域CA中暴露下部单元沟道孔H1c的第一开口HcO和在延伸区域EA中暴露下部虚设沟道孔H1d的第二开口HdO；以及使用掩模图案MP作为蚀刻掩模选择性地执行蚀刻工艺以形成单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE。第二开口HdO的(例如，在第一方向X上的)直径或水平宽度Wd可以大于第一开口HcO的(例如，在第一方向X上的)直径或水平宽度Wc。例如，虚设沟道孔扩大部分HdE可以比单元沟道孔扩大部分HcE更宽。
此后，该方法可以包括：去除掩模图案MP；以及执行参照图4E至图4M以及图1A和图1B描述的工艺，以形成参照图2A和图2B描述的三维闪存器件。
图9示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图。
参照图9，该方法可以包括：执行参照图5A和图5B描述的工艺；形成掩模图案MP，其覆盖单元区域CA并暴露延伸区域EA；以及执行各向同性蚀刻工艺，以在延伸区域EA中形成虚设沟道孔扩大部分HdE。延伸区域EA中的中间层间电介质层30的暴露表面可以被部分地去除。
例如，该方法可以包括：去除掩模图案MP；以及执行参照图4E至图4M以及图1A和图1B描述的工艺以形成参照图3A和图3B描述的三维闪存器件。在该实施方式中，延伸区域EA中的中间层间电介质层30的上表面的水平可以低于单元区域CA中的中间层间电介质层30的上表面的水平。
图10示出了根据本公开的一实施方式的形成三维闪存器件的方法中的阶段的视图。
参照图10，该方法可以包括：执行参照图5A和图5B描述的工艺；形成掩模图案MP，其覆盖单元区域CA并暴露延伸区域EA；以及执行各向同性蚀刻工艺以在延伸区域EA中形成虚设沟道孔扩大部分HdE。延伸区域EA中的中间层间电介质层30的表面可以被保护绝缘层31保护。
此后，该方法可以包括：去除掩模图案MP和保护绝缘层31；执行参照图4E至图4M以及图1A和图1B描述的工艺，以形成参照图3A和图3B描述的三维闪存器件。在该实施方式中，中间层间电介质层30的上表面的水平在单元区域CA和延伸区域EA中可以相同。
图11A至图11C示出了根据本公开的一实施方式的三维闪存器件的单元沟道结构50的一部分和虚设沟道结构60的一部分的放大视图。
参照图11A，虚设沟道结构60的虚设沟道扩大部分62的底表面62b(例如，面对衬底的表面)和单元沟道结构50的单元沟道扩大部分52的底表面52b可以在比中间层间电介质层30的底表面(或下部层间电介质层26的上表面)低的水平处(例如，在第二方向Y上更靠近衬底10)。虚设沟道扩大部分62的底表面62b的(例如，在第二方向Y上进入到下部层间电介质层26中的)凹陷深度R62和单元沟道扩大部分52的底表面52b的(例如，在第二方向Y上进入到下部层间电介质层26中的)凹陷深度R52可以相似或基本相同(例如，R62＝R52)。虚设沟道扩大部分62的(例如，在第二方向Y上的)垂直厚度T62和单元沟道扩大部分52的垂直厚度T52可以相似或基本相同(例如，T62＝T52)。此外，参照图4A至图4M和/或图5A至图5C，可以充分理解参照图11A描述的本公开的技术构思的特征。
参照图11B，虚设沟道结构60的虚设沟道扩大部分62的垂直厚度T62可以比单元沟道结构50的单元沟道扩大部分52的垂直厚度T52更厚或更大(T62>T52)。在单元区域CA中，单元沟道扩大部分52的底表面52b可以处于比下部层间电介质层26的上表面(即，中间层间电介质层30的底表面)低(例如，低第一凹陷深度R52)的水平处。在延伸区域EA中，虚设沟道扩大部分62的底表面62b可以处于比下部层间电介质层26的上表面低(例如，低第二凹陷深度R62)的水平处。第二凹陷深度R62大于第一凹陷深度R52(R62>R52)。此外，参照图7A和图7B，将充分理解参照图11B描述的本公开的技术构思的特征。
参照图11C，虚设沟道结构60的虚设沟道扩大部分62的垂直厚度T62可以比单元沟道结构50的单元沟道扩大部分52的垂直厚度T52更厚(T62>T52)。延伸区域EA中的中间层间电介质层30的上表面(例如，在第二方向Y上背对衬底10的表面)可以处于比单元区域CA中的中间层间电介质层30的上表面低的水平处。在单元区域CA中，单元沟道扩大部分52的底表面52b可以处于比下部层间电介质层26的上表面(即，中间层间电介质层30的底表面)低(例如，低第一凹陷深度R52)的水平处。在延伸区域EA中，虚设沟道扩大部分62的底表面62b可以处于比下部层间电介质层26的上表面(即，中间层间电介质层30的底表面)低(例如，低第二凹陷深度R62)的水平处。例如，单元区域CA中的中间层间电介质层30的上表面和延伸区域EA中的中间层间电介质层30的上表面之间的高度差Dh与单元沟道扩大部分52的底表面52b的第一凹陷深度R52之和可以与虚设沟道扩大部分62的底表面62b的第二凹陷深度R62相似或基本相同。此外，进一步参照图6A至图6C，将充分理解参照图11C描述的本公开的技术构思的特征。例如，单元区域CA中的单元沟道扩大部分52的顶表面52t可以在比延伸区域EA中的虚设沟道扩大部分62的顶表面62t高的水平处。
图12A至图12D示出了根据本公开的各种实施方式的三维闪存器件的单元沟道结构50的一部分和虚设沟道结构60的一部分的放大视图。
参照图12A，单元沟道结构50的单元沟道扩大部分52和虚设沟道结构60的虚设沟道扩大部分62可以具有圆化的侧表面。例如，当执行各向同性蚀刻工艺以形成单元沟道孔扩大部分HcE和虚设沟道孔扩大部分HdE时，单元沟道孔扩大部分HcE的内侧(即，侧表面)和虚设沟道孔扩大部分HdE的内侧(即，侧表面)可以被圆化。例如，单元沟道扩大部分52和虚设沟道扩大部分62可以具有球状地圆化的侧表面。虚设沟道扩大部分62的(例如，在第一方向X上的)水平直径D62可以大于单元沟道扩大部分52的(在第一方向X上的)水平直径D52(例如，D62>D52)。
参照图12B，虚设沟道扩大部分62的底表面62b可以处于比单元沟道扩大部分52的底表面52b低的水平处。例如，虚设沟道扩大部分62的底表面62b的从中间层间电介质层30的底表面(或下部层间电介质层26的上表面)起凹陷的第二凹陷深度R62可以大于单元沟道扩大部分52的底表面52b的从中间层间电介质层30的底表面(或下部层间电介质层26的上表面)起凹陷的第一凹陷深度R52(R62＞R52)。虚设沟道扩大部分62的底表面62b可以是连接到下部虚设沟道结构61的位置或平面，单元沟道扩大部分52的底表面52b可以是连接到下部单元沟道结构51的位置或平面。可以进一步应用参照图12A描述的特征。
参照图12C，延伸区域EA中的中间层间电介质层30的上表面可以处于比单元区域CA中的中间层间电介质层30的上表面低的水平处。例如，虚设沟道扩大部分62的上端可以处于比单元沟道扩大部分52的上端低的水平处。可以进一步应用参照图12A和图12B描述的特征。
参照图12D，单元沟道扩大部分52和虚设沟道扩大部分62还可以分别包括在下部层间电介质层26中的额外扩大部分52s和62s。在一实现方式中，由于中间层间电介质层30和下部层间电介质层26的蚀刻选择性，下部层间电介质层26可以被进一步蚀刻。单元沟道扩大部分52的额外扩大部分52s和虚设沟道扩大部分62的额外扩大部分62s可以形成在下部层间电介质层26中。虚设沟道扩大部分62的额外扩大部分62s可以大于单元沟道扩大部分52的额外扩大部分52s。例如，虚设沟道扩大部分62的额外扩大部分62s的水平宽度(直径)和垂直厚度可以大于单元沟道扩大部分52的额外扩大部分52s的水平宽度(直径)和垂直厚度。在一实现方式中，虚设沟道扩大部分62的额外扩大部分62s的下端可以处于比单元沟道扩大部分52的额外扩大部分52s的下端低的水平处。额外扩大部分52s和62s的外表面的曲率半径可以分别小于单元沟道扩大部分52和虚设沟道扩大部分62的位于中间层间电介质层30中的部分的外表面的曲率半径。参照图12A至图12D描述的特征也可以应用于其它实施方式。
作为总结和回顾，当堆叠两个单位存储器件时，对准上部单位存储器件的垂直沟道结构和下部单位存储器件的垂直沟道结构会是重要的。
一个或更多个实施方式可以提供包括具有沟道扩大部分的沟道结构的三维闪存器件。
一个或更多个实施方式可以提供制造包括具有沟道扩大部分的沟道结构的三维闪存器件的方法。
根据本公开的实施方式，在三维闪存器件中，可以有助于沟道结构的垂直对准。
根据本公开的实施方式，三维闪存器件可以帮助防止否则可能由于未对准而发生的字线桥接或沟道切断现象。
这里已经公开了示例实施方式，尽管采用了特定术语，但是它们仅在一般性和描述性的意义上被使用和被解释，而不是出于限制的目的。在一些情况下，如在本申请的提交时对本领域普通技术人员将是明显的，结合某一实施方式描述的特征、特性和/或元件可以单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用，除非明确地另行指示。因此，本领域技术人员将理解，可以进行在形式和细节上的各种改变而不背离本发明的如在所附权利要求中阐明的精神和范围。
2019年6月20日在韩国知识产权局提交的名称为“包括具有扩大部分的沟道结构的三维闪存器件”的韩国专利申请第10-2019-0073628号通过引用全文在此合并。

Claims (20)

1.一种三维闪存器件，具有单元区域和延伸区域，该三维闪存器件包括：
衬底；
在所述衬底上的下部字线堆叠和上部字线堆叠；
在所述下部字线堆叠和所述上部字线堆叠之间的层间电介质层；
在所述单元区域中的单元沟道结构；以及
在所述延伸区域中的虚设沟道结构，
其中所述单元沟道结构包括：
穿透所述下部字线堆叠并且连接到所述衬底的下部单元沟道结构；
穿透所述上部字线堆叠的上部单元沟道结构；和
在所述下部单元沟道结构和所述上部单元沟道结构之间的单元沟道扩大部分，所述单元沟道扩大部分具有比所述下部单元沟道结构的水平宽度大的水平宽度，
其中所述虚设沟道结构包括：
穿透所述下部字线堆叠并且连接到所述衬底的下部虚设沟道结构；
穿透所述上部字线堆叠的上部虚设沟道结构；和
在所述下部虚设沟道结构和所述上部虚设沟道结构之间的虚设沟道扩大部分，所述虚设沟道扩大部分具有比所述下部虚设沟道结构的水平宽度大的水平宽度；
其中所述虚设沟道扩大部分的所述水平宽度和所述下部虚设沟道结构的所述水平宽度之间的差异大于所述单元沟道扩大部分的所述水平宽度和所述下部单元沟道结构的所述水平宽度之间的差异。
2.如权利要求1所述的三维闪存器件，其中所述下部虚设沟道结构的所述水平宽度大于所述下部单元沟道结构的所述水平宽度。
3.如权利要求1所述的三维闪存器件，其中所述虚设沟道扩大部分的所述水平宽度大于所述单元沟道扩大部分的所述水平宽度。
4.如权利要求1所述的三维闪存器件，其中所述虚设沟道扩大部分的垂直厚度大于所述单元沟道扩大部分的垂直厚度。
5.如权利要求1所述的三维闪存器件，其中所述虚设沟道扩大部分的底表面处于比所述单元沟道扩大部分的底表面低的水平处。
6.如权利要求1所述的三维闪存器件，其中所述层间电介质层包括：
覆盖所述下部字线堆叠的下部层间电介质层；
在所述下部层间电介质层上的中间层间电介质层；以及
在所述中间层间电介质层上的上部层间电介质层，
其中：
所述下部单元沟道结构和所述下部虚设沟道结构垂直地穿透所述下部层间电介质层，
所述上部单元沟道结构和所述上部虚设沟道结构垂直地穿透所述上部层间电介质层，
所述中间层间电介质层围绕所述单元沟道扩大部分的侧表面和所述虚设沟道扩大部分的侧表面，
所述虚设沟道扩大部分的底表面处于比所述中间层间电介质层的底表面低的水平处。
7.如权利要求6所述的三维闪存器件，其中所述单元沟道扩大部分的顶表面处于比所述虚设沟道扩大部分的顶表面高的水平处。
8.如权利要求6所述的三维闪存器件，其中所述单元沟道扩大部分的底表面处于比所述中间层间电介质层的所述底表面低的水平处。
9.如权利要求8所述的三维闪存器件，其中所述虚设沟道扩大部分的所述底表面处于比所述单元沟道扩大部分的所述底表面低的水平处。
10.如权利要求6所述的三维闪存器件，其中所述延伸区域中的所述中间层间电介质层的上表面处于比所述单元区域中的所述中间层间电介质层的上表面低的水平处。
11.如权利要求1所述的三维闪存器件，其中所述单元沟道扩大部分的侧表面和所述虚设沟道扩大部分的侧表面被圆化。
12.如权利要求11所述的三维闪存器件，其中所述层间电介质层包括：
覆盖所述下部字线堆叠的下部层间电介质层；
在所述下部层间电介质层上的中间层间电介质层；以及
在所述中间层间电介质层上的上部层间电介质层，
其中：
所述下部单元沟道结构和所述下部虚设沟道结构垂直地穿透所述下部层间电介质层，
所述上部单元沟道结构和所述上部虚设沟道结构垂直地穿透所述上部层间电介质层，并且
所述中间层间电介质层围绕所述单元沟道扩大部分的所述侧表面和所述虚设沟道扩大部分的所述侧表面，
所述单元沟道扩大部分还包括在所述下部层间电介质层中的额外扩大部分，以及
所述虚设沟道扩大部分还包括在所述下部层间电介质层中的额外扩大部分。
13.如权利要求12所述的三维闪存器件，其中所述虚设沟道扩大部分的所述额外扩大部分的垂直厚度大于所述单元沟道扩大部分的所述额外扩大部分的垂直厚度。
14.如权利要求12所述的三维闪存器件，其中：
所述单元沟道扩大部分的所述额外扩大部分的外表面的曲率半径小于所述单元沟道扩大部分的位于所述中间层间电介质层中的部分的外表面的曲率半径，以及
所述虚设沟道扩大部分的所述额外扩大部分的外表面的曲率半径小于所述虚设沟道扩大部分的位于所述中间层间电介质层中的部分的的外表面的曲率半径。
15.一种三维闪存器件，具有单元区域和延伸区域，该器件包括：
衬底；
在所述衬底上的下部字线堆叠和上部字线堆叠；
在所述下部字线堆叠和所述上部字线堆叠之间的中间层间电介质层；
在所述单元区域中的单元沟道结构；以及
在所述延伸区域中的虚设沟道结构，
其中所述单元沟道结构包括：
穿透所述下部字线堆叠并且连接到所述衬底的下部单元沟道结构；
穿透所述上部字线堆叠的上部单元沟道结构；和
在所述下部单元沟道结构和所述上部单元沟道结构之间的单元沟道扩大部分，
其中所述虚设沟道结构包括：
穿透所述下部字线堆叠并且连接到所述衬底的下部虚设沟道结构；
穿透所述上部字线堆叠的上部虚设沟道结构；和
在所述下部虚设沟道结构和所述上部虚设沟道结构之间的虚设沟道扩大部分，
其中所述虚设沟道扩大部分的底表面处于比所述中间层间电介质层的底表面低的水平处。
16.如权利要求15所述的三维闪存器件，其中所述单元沟道扩大部分的侧表面和所述虚设沟道扩大部分的侧表面被圆化。
17.如权利要求15所述的三维闪存器件，还包括在所述延伸区域上的垂直接触结构，
其中：
所述下部字线堆叠包括多个下部字线，
所述上部字线堆叠包括多个上部字线，以及
所述垂直接触结构连接到所述下部字线堆叠的一个下部字线或所述上部字线堆叠的一个上部字线。
18.如权利要求15所述的三维闪存器件，其中所述虚设沟道扩大部分的水平宽度和所述下部虚设沟道结构的水平宽度之间的差异大于所述单元沟道扩大部分的水平宽度和所述下部单元沟道结构的水平宽度之间的差异。
19.一种三维闪存器件，具有单元区域和延伸区域，该三维闪存器件包括：
衬底；
在所述衬底上并且包括多个堆叠的下部字线的下部字线堆叠；
在所述衬底上并且包括多个堆叠的上部字线的上部字线堆叠；
在所述下部字线堆叠和所述上部字线堆叠之间的中间层间电介质层；
在所述单元区域中的单元沟道结构；以及
在所述延伸区域中的虚设沟道结构和垂直接触结构，
其中：
所述单元沟道结构包括：
穿透所述下部字线堆叠并且连接到所述衬底的下部单元沟道结构；
穿透所述上部字线堆叠的上部单元沟道结构；和
在所述下部单元沟道结构和所述上部单元沟道结构之间的单元沟道扩大部分，
所述虚设沟道结构包括：
穿透所述下部字线堆叠并且连接到所述衬底的下部虚设沟道结构；
穿透所述上部字线堆叠的上部虚设沟道结构；和
在所述下部虚设沟道结构和所述上部虚设沟道结构之间的虚设沟道扩大部分，
所述垂直接触结构连接到所述下部字线堆叠的一个下部字线或所述上部字线堆叠的一个上部字线，
所述下部虚设沟道结构的水平宽度大于所述下部单元沟道结构的水平宽度，
所述虚设沟道扩大部分的水平宽度大于所述单元沟道扩大部分的水平宽度，
所述虚设沟道扩大部分的底表面处于比所述中间层间电介质层的底表面低的水平处，以及
所述虚设沟道扩大部分的侧表面和所述单元沟道扩大部分的侧表面被圆化。
20.如权利要求19所述的三维闪存器件，其中所述虚设沟道扩大部分的所述水平宽度和所述下部虚设沟道结构的所述水平宽度之间的差异大于所述单元沟道扩大部分的所述水平宽度和所述下部单元沟道结构的所述水平宽度之间的差异。
CN201911353740.2A 2019-06-20 2019-12-25 包括具有扩大部分的沟道结构的三维闪存器件 Pending CN112117282A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190073628A KR20210002138A (ko) 2019-06-20 2019-06-20 확장부를 갖는 채널 구조체를 포함하는 3차원 플래시 메모리 소자
KR10-2019-0073628 2019-06-20

Publications (1)

Publication Number Publication Date
CN112117282A true CN112117282A (zh) 2020-12-22

Family

ID=73795483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911353740.2A Pending CN112117282A (zh) 2019-06-20 2019-12-25 包括具有扩大部分的沟道结构的三维闪存器件

Country Status (3)

Country Link
US (2) US11189631B2 (zh)
KR (1) KR20210002138A (zh)
CN (1) CN112117282A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701123A (zh) * 2020-12-25 2021-04-23 长江存储科技有限责任公司 半导体器件及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393672B2 (en) * 2020-02-12 2022-07-19 Micron Technology, Inc. Methods of forming microelectronic devices including an interdeck region between deck structures
US11552100B2 (en) 2020-08-05 2023-01-10 Sandisk Technologies Llc Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
US11600634B2 (en) * 2020-08-05 2023-03-07 Sandisk Technologies Llc Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
KR102578437B1 (ko) * 2021-02-17 2023-09-14 한양대학교 산학협력단 개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법
KR102544004B1 (ko) * 2021-05-14 2023-06-15 한양대학교 산학협력단 연결부를 포함하는 3차원 플래시 메모리 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
KR101785690B1 (ko) 2010-07-02 2017-10-18 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9691781B1 (en) 2015-12-04 2017-06-27 Sandisk Technologies Llc Vertical resistor in 3D memory device with two-tier stack
US9576967B1 (en) 2016-06-30 2017-02-21 Sandisk Technologies Llc Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings
US10262945B2 (en) * 2016-11-28 2019-04-16 Sandisk Technologies Llc Three-dimensional array device having a metal containing barrier and method of making thereof
US9960181B1 (en) * 2017-04-17 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
US10114590B1 (en) 2017-05-31 2018-10-30 Sandisk Technologies Llc Methods for three-dimensional nonvolatile memory that include multi-portion word lines
US10600802B2 (en) * 2018-03-07 2020-03-24 Sandisk Technologies Llc Multi-tier memory device with rounded top part of joint structure and methods of making the same
KR20230144656A (ko) * 2018-07-27 2023-10-16 양쯔 메모리 테크놀로지스 씨오., 엘티디. 다중 스택 3 차원 메모리 장치 및 이의 제조 방법
US10971514B2 (en) * 2018-10-17 2021-04-06 Sandisk Technologies Llc Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same
US10672780B1 (en) * 2019-02-25 2020-06-02 Sandisk Technologies Llc Three-dimensional memory device having dual configuration support pillar structures and methods for making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701123A (zh) * 2020-12-25 2021-04-23 长江存储科技有限责任公司 半导体器件及其制备方法
CN112701123B (zh) * 2020-12-25 2022-05-10 长江存储科技有限责任公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
US11678489B2 (en) 2023-06-13
US20200402995A1 (en) 2020-12-24
US20220085068A1 (en) 2022-03-17
US11189631B2 (en) 2021-11-30
KR20210002138A (ko) 2021-01-07

Similar Documents

Publication Publication Date Title
CN112117282A (zh) 包括具有扩大部分的沟道结构的三维闪存器件
EP3557622B1 (en) Vertical memory devices
CN107706179B (zh) 半导体存储器件
US10461153B2 (en) Semiconductor memory device and method of manufacturing the same
US10141200B2 (en) Methods of manufacturing semiconductor devices
US9082784B2 (en) Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
US11417665B2 (en) Semiconductor devices
KR100583965B1 (ko) 비트라인들 간의 기생 커패시턴스를 줄일 수 있는반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
KR20180126210A (ko) 수직형 반도체 소자
US11778826B2 (en) Vertical memory devices
US11640922B2 (en) Gap-fill layers, methods of forming the same, and semiconductor devices manufactured by the methods of forming the same
US11658117B2 (en) Semiconductor devices having improved electrical characteristics and methods of fabricating the same
CN112054027A (zh) 半导体器件
US11600632B2 (en) Vertical memory with simplified integration
US9070583B2 (en) Semiconductor device and method of fabricating the same
KR20160087667A (ko) 반도체 장치 및 그 제조 방법
US11672119B2 (en) Vertical memory devices
KR20090012834A (ko) 반도체 소자 및 그 제조 방법
TWI838893B (zh) 半導體裝置
CN109994474B (zh) 半导体器件
US20240179914A1 (en) Semiconductor device
KR20230169663A (ko) 본딩형 반도체 소자
KR20230042963A (ko) 카본 함유의 콘택-펜스를 포함한 반도체 소자
KR20240059608A (ko) 반도체 장치
CN111916458A (zh) 垂直存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination