CN112117236A - 用于防止薄晶圆破裂的结构和方法 - Google Patents

用于防止薄晶圆破裂的结构和方法 Download PDF

Info

Publication number
CN112117236A
CN112117236A CN202010897477.XA CN202010897477A CN112117236A CN 112117236 A CN112117236 A CN 112117236A CN 202010897477 A CN202010897477 A CN 202010897477A CN 112117236 A CN112117236 A CN 112117236A
Authority
CN
China
Prior art keywords
substrate
die
molding compound
compound layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010897477.XA
Other languages
English (en)
Other versions
CN112117236B (zh
Inventor
林士庭
林俊成
卢思维
洪瑞斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202010897477.XA priority Critical patent/CN112117236B/zh
Publication of CN112117236A publication Critical patent/CN112117236A/zh
Application granted granted Critical
Publication of CN112117236B publication Critical patent/CN112117236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体结构及其制造方法。将诸如集成电路管芯的器件安装在诸如另一管芯、封装衬底、内插器等的衬底上，并且沿着划线在衬底中形成凹槽。在凹槽中以及在邻近的管芯之间形成一个或多个模塑料层。可以实施背侧减薄工艺以暴露凹槽中的模塑料。在凹槽中的模塑料层中实施分割工艺。在实施例中，在凹槽中形成第一模塑料层，并且在第一模塑料层上方以及在邻近的管芯之间形成第二模塑料。可以在形成凹槽之前或之后，将器件放置在衬底上。本发明涉及用于防止薄晶圆破裂的结构和方法。

Description

用于防止薄晶圆破裂的结构和方法
本申请是分案申请，其母案申请的申请号为201510654697.9、申请日为2015年10月12日、发明名称为“用于防止薄晶圆破裂的结构和方法”。
技术领域
本发明涉及用于防止薄晶圆破裂的结构和方法。
背景技术
在半导体器件形成工艺中，将器件管芯接合至晶圆。通常，在将管芯接合到晶圆上之后，应用模塑料以封装器件管芯和晶圆。应用模塑料后，实施管芯锯切以将晶圆和器件管芯锯切为封装件，其中每个封装件可以包括一个器件管芯和晶圆中的一个芯片。通常使用刀片切割穿晶圆中的划线来实施管芯锯切。
晶圆上芯片组装期间的晶圆模制工艺可以引起模塑料收缩和例如硅衬底和模塑料之间的热膨胀系数(CTE)失配，从而导致不可接受的晶圆级翘曲。晶圆翘曲可能引起对组件中的衬底通孔(TSV)和低k电介质的损坏。由于在形成工艺期间诱导的应力，很容易使模制的晶圆上的薄硅破裂。难以对衬底和模塑料的混合材料结构实施管芯锯切。
发明内容
根据本发明的一个方面，提供了一种形成半导体器件的方法，方法包括：提供安装在衬底的第一侧上的第一管芯和第二管芯以及位于第一管芯和第二管芯与衬底之间的重分布层，其中，衬底在第一管芯和第二管芯之间具有延伸穿过重分布层且延伸进入衬底的凹槽，凹槽暴露衬底和重分布层的侧壁，其中，衬底包括自重分布层的远离第一管芯和第二管芯的表面延伸的多个通孔，多个通孔未暴露于衬底与第一侧相对的第二侧上，并且其中，多个通孔在衬底中比凹槽延伸的更远；在凹槽中形成第一模塑料层，第一模塑料层沿着衬底和重分布层的侧壁；在第一模塑料层上形成第二模塑料层，第二模塑料层围绕第一管芯和第二管芯；减薄衬底，减薄暴露多个通孔并且不暴露第一模塑料层，暴露的多个通孔位于第一管芯和第二管芯覆盖的区域内；在凹槽中分割第一模塑料层、第二模塑料层和衬底以形成分割的结构；其中，在分割的结构中，第一模塑料层的延伸至衬底内的底面与衬底的材料直接接触。
根据本发明的另一个方面，提供了一种形成半导体器件的方法，方法包括：提供衬底，衬底的第一侧具有第一管芯区域和第二管芯区域；将第一管芯放置在衬底的第一管芯区域上并且将第二管芯放置在衬底的第二管芯区域上；在第一管芯区域和第二管芯区域之间的衬底中形成凹槽，凹槽延伸穿过位于第一管芯和第二管芯与衬底之间的重分布层，其中，衬底包括自重分布层的远离第一管芯和第二管芯的表面延伸的多个通孔，多个通孔未暴露于衬底的第二侧上，并且其中，多个通孔在衬底中比凹槽延伸的更远；在凹槽中形成第一模塑料层，第一模塑料层沿着衬底和重分布层的侧壁；在第一模塑料层上和在第一管芯和第二管芯之间形成第二模塑料层；以及减薄衬底，减薄暴露多个通孔并且不暴露第一模塑料层，暴露的多个通孔位于第一管芯和第二管芯覆盖的区域内；在凹槽中分割第一模塑料层、第二模塑料层和衬底以形成分割的结构；其中，在分割的结构中，第一模塑料层的延伸至衬底内的底面与衬底的材料直接接触。
根据本发明的又一个方面，提供了一种半导体结构，包括：
第一衬底，包括：
第一表面，位于第一衬底的第一侧；
第二表面，位于第一衬底的第一侧，第二表面低于第一表面；和
第三表面，与第一表面和第二表面相对；
第二衬底，安装至第一衬底的第一表面；
重分布层，位于第一衬底和第二衬底之间；
凹槽，延伸穿过重分布层且延伸进入第一衬底；
多个通孔，自重分布层的远离第二衬底的表面延伸至第一衬底内；
第一模塑料层，位于凹槽内并且沿着第一衬底和重分布层的侧壁，多个通孔暴露于第三表面，暴露的多个通孔位于第二衬底覆盖的区域内；以及
第二模塑料层，位于第一模塑料层上方并且围绕第二衬底。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图7示出了根据一些实施例的形成半导体器件的各个中间阶段。
图8和图9示出了根据一些实施例的形成半导体器件的各个中间阶段。
图10和图11示出了根据一些实施例的形成半导体器件的各个中间阶段。
图12是根据一些实施例的晶圆在分割之前的平面图。
图13和图14示出了根据一些实施例的形成半导体器件的各个中间阶段。
图15A至图18B示出了根据一些实施例的具有安装在另一衬底上的多个衬底的各个实施例。
图19和图20示出了根据一些实施例的形成半导体器件的各个中间阶段。
图21是根据一些实施例的示出形成半导体封装件的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
在具体上下文中描述本文中论述的实施例，即，切割晶圆上芯片(CoW)结构，从而形成三维集成电路(3DIC)封装结构。例如，将多个晶片(dice)放置在衬底上，诸如其上形成有集成电路的处理的晶圆。分割衬底以提供例如3DIC结构的堆叠的集成电路。然而，提供这些实施例仅用于说明的目的并且可以在其他实施例中使用当前公开的各方面。例如，诸如本文中所公开的那些的实施例可以与诸如封装衬底、内插器等的其他类型的衬底一起利用。此外，本文中所述的工艺被简化和仅用于说明，并且不限制实施例或权利要求的范围，并且这些实例被呈现为用于解释和理解实施例。
图1至图7示出了根据一些实施例的在半导体器件的制造中的各个中间阶段的截面图。首先参考图1，示出了安装在第二衬底104上的多个第一衬底1021和1022(共同称为第一衬底102)。第一衬底102可代表其上具有电路的一个或多个集成电路管芯。例如，每个第一衬底102可以均包括任何合适的衬底，诸如掺杂或未掺杂的块状硅、或绝缘体上半导体(SOI)衬底等。包括在第一衬底102上的电路可以是适合用于特定应用的任何类型的电路。例如，电路可以包括互连以实施一种或多种功能的各种N型金属氧化物半导体(NMOS)和/或P型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。例如，该功能可以包括存储器结构、处理结构、传感器、放大器、功率分配、输入/输出电路等。提供上面的实例以仅用于说明的目的以进一步解释一些说明性实施例的应用并且不意在以任何方式限制本发明。对于给定的应用，可以适当地使用其他电路。此外，第一衬底102可以含有类似或不同的电路。
第一衬底102进一步包括第一电接触件106以提供至电路的外部电连接，该电路形成在第一电接触件106上。本领域普通技术人员将理解，第一衬底102可以包括许多其他部件。例如，第一衬底102包括各个金属化层/介电层、通孔、接触件、衬底通孔、钝化层、后钝化互连件、衬垫、粘合/阻挡层、重分布层、凸块下金属化层等。可以使用任何合适的工艺来形成上述结构并且本中中将不再更详细的讨论。
在一些实施例中，第二衬底104可以包括与如描述的用于第一衬底102的类似的材料和/或器件。例如，第二衬底104可以包括具有多个管芯的处理的晶圆(在图1中表示为管芯1041-1042)。为了说明的目的，图1示出了由划线124分隔开的两个管芯1041-1042，并且其他的实施例可以具有任意数量的管芯。在一些实施例中，第一衬底102和第二衬底104代表具有相同或不同功能的管芯。例如，在一些实施例中，第一衬底102可以是存储器管芯和第二衬底104可以是逻辑管芯。在其他实施例中，第二衬底104可以包括其他结构。例如，在一些实施例中，第二衬底104可以包括其上安装有第一衬底102的内插器、封装衬底或其他类型的衬底，并且可以在其上形成的有源半导体器件或可以不包括在其上形成的有源半导体器件。
在一些实施例中，第二衬底104包括邻近管芯1041-1042的顶面设置的重分布层108。重分布层108包括绝缘材料112，绝缘材料112具有设置在其中的导电线(未示出)和通孔(未示出)。第二电接触件114提供至形成在第二衬底104上的电路的电连接。
第二电接触件114可进一步提供至通孔116的电连接。通常，通孔116允许生成从衬底的一侧至衬底的另一侧的电连接。例如，如在下文中更详细地讨论，通孔116可以提供第二衬底104的第一侧上的第一衬底102到另一衬底(未示出)之间的电连接，另一衬底可以连接至第二衬底104的相对侧。通孔也可以提供在第二衬底104的第一侧上形成的电路到连接至第二衬底104的相对的第二侧的器件之间的电连接。
第一衬底102上的第一电接触件106可以通过电连接件120电连接至第二电接触件114。电连接件120可以由任何合适的方法形成，诸如直接金属至金属接合、电介质至电介质接合、混合接合等。在一些实施例中，诸如图1所示的那些，电连接件120包括金属凸块。在一些实施例中，金属凸块可以包含焊料并且可以包括微凸块。凸块可以包括其他材料。
第一电接触件106和/或第二电接触件114可以经过各种镀处理以增加附着力、提供扩散阻挡、防止氧化和提高可焊性，第一电接触件106和/或第二电接触件114包括镍、金、铂、钯、铜和它们的合金，以及包括如化学镀镍浸金(“ENIG”)、化学镀镍化学镀钯浸金(“ENEPIG”)等这样的处理。
任选的底部填充材料122可以注射或以其他方式形成在第一衬底102和第二衬底104之间的空间中。例如，底部填充材料122可以包括分配在第一衬底102和第二衬底104之间且然后固化以变硬的液体环氧树脂。此外，底部填充材料122用于防止在电连接件120中形成裂缝，其中裂缝通常是由热应力引起的。
可选地，可以在第一衬底102和第二衬底104之间形成可变形凝胶或硅橡胶以帮助防止在电连接件120内裂缝的发生。可以通过注射或以其他方式将这种凝胶或硅橡胶放置在第一衬底102和第二衬底104之间来形成凝胶或硅橡胶。可变形凝胶或硅橡胶可以提供更大的应力释放。
如将在下文中作出的更详细解释，将封装和分割第二衬底104以及附接至第二衬底104的第一衬底102，从而形成诸如3DIC封装件的集成电路封装件。诸如模塑料的材料和第二衬底的材料的不同材料之间的CTE中的差异，可能会导致第二晶圆翘曲。衬底的翘曲可能进而损坏衬底上的诸如通孔的部件、衬底上的各个层(例如，金属化层中的低k介电材料)等。翘曲可能进一步导致诸如硅衬底的薄衬底由于翘曲产生的应力而破裂。
因此，如将在下文中作出的更详细解释，本发明的实施例提供了一种在制造期间降低第二衬底104的翘曲的方法。为了说明的目的，参考标号124表示其中预期将分割第二衬底104的划线。图1示出一个实施例，其中每个封装件包括单个第一衬底102。在其他实施例中，一个封装件可以具有安装至单个衬底的两个以上的第一衬底102。
现在参照图2，根据一些实施例示出了沿着划线124形成凹槽220。如在下面更详细地讨论的，模塑料将形成在第二衬底104上方以及凹槽220内。形成凹槽220和将模塑料放置在凹槽内减小了第二衬底104上的应力和减少了由于CTE差异导致的翘曲。
例如，可以使用锯切来形成凹槽220，但是其他的技术可以用于创建凹槽220。例如，在其他实施例中，激光、蚀刻工艺等可用于创建凹槽220。
在一些实施例中，该凹槽220延伸穿过金属化层并且延伸至下面的衬底内，例如，硅衬底。在实施例中，凹槽220具有约1μm至约500μm的宽度W1，并且具有约1μm至约800μm的深度D1。
图3根据一些实施例示出了在第一衬底102上方以及在凹槽220(见图2)中形成模塑料330以保护组件免受环境和外部的污染物的影响。例如，在一些实施例中，模塑料330可以包括压缩模制并且可以包括环氧树脂、橡胶或聚酰亚胺(PI)，但是模塑料330可以包括其他材料。在一些实施例中，模塑料330为液体或膜型材料。模塑料330填充第一衬底102之间的空间和填充凹槽220。
如图3所示，在固化模塑料330之后，可以在顶部研磨操作中部分地去除模塑料330以暴露第一衬底102的上表面。例如，可以暴露第一衬底102的上表面以帮助散热。例如，在一个实施例中，散热片或散热器可以附接至第一衬底102的上表面以帮助冷却晶片第一衬底102。
图4A和图4B示出了背侧减薄工艺，可以实施背侧减薄工艺以暴露延伸至第二衬底104内的例如通孔116的互连件。对与第一衬底102相对的一侧实施背侧减薄。如图4A所示，可以通过物理研磨、化学蚀刻、它们的组合等实施减薄直到互连通孔116暴露在第二衬底104的底面上。在背侧减薄操作之后，例如，可以将第二衬底104减薄至在约5μm至约500μm之间的厚度。
如图4B所示，其是在减薄工艺之后的第二衬底104的背侧的平面视图，在一些实施例中，可以实施减薄工艺直到暴露出凹槽220中的模塑料330。
图5示出了根据一些实施例的沿着第二衬底104的背侧形成的电连接件550。在图5所示的实施例中，电连接件550包括形成在接触焊盘552上方的凸块或焊球，但是可以利用其他类型的电连接件。例如，当第二衬底104安装到电路板或插件、晶圆、封装衬底、另一内插器等时，可以在第二衬底104的相对侧或连接侧上形成C4焊料凸块或焊球以形成外部的连接或系统连接。第二衬底104的底面可以具有形成水平延伸并且将焊球映射至不同的通孔116的连接件的重分布层(“RDL”)以提供在焊球布置中的灵活性。焊料可以是铅基或无铅基焊料，并与焊料回流工艺兼容，焊料回流工艺后续将用于将内插器组件安装至目标系统中的主板、系统板等。接触焊盘552可以经过各种镀处理以增加附着力、提供扩散阻挡、防止氧化以及提高可焊性，并且接触焊盘552包括镍、金、铂、钯、铜和它们的合金，以及包括如化学镀镍浸金(“ENIG”)、化学镀镍化学镀钯浸金(“ENEPIG”)等这样的处理。
如图6所示，根据一些实施例，将组件安装在载体上，诸如载体或切割带660。在一些实施例中，切割带660具有用于附接至模塑料330和第一衬底102的粘合表面。可以使用其他类型的载体膜。
之后，如图7所示，可以实施分割工艺以形成诸如单独的多管芯封装件的单独的封装件。在一些实施例中，通过切割穿模塑料330来实施分割工艺。如上所述，沿着第二衬底104的背侧暴露模塑料330。在分割工艺期间，如果切割工艺使用小于凹槽的宽度W1的宽度，则可以将分割工艺实施为穿过模塑料330而不需要锯切或切割穿第二衬底104本身，从而降低了损坏第二衬底104的风险。在诸如这个的实施例中，如通过参考标号710所表示的，在分割之后，模塑料330沿着第二衬底104的侧壁延伸。可以通过锯切、激光、蚀刻等实施分割工艺。
图8和图9示出了根据一些实施例的在制造半导体器件中的各个中间阶段的截面图。参考图8和图9的各个元件可以代表以上参考图1至图7描述的相同或类似的元件，其中相同的参考标号代表相同的元件。
首先参考图8，其中示出了根据一些实施例的在附接第一衬底102之前的第二衬底104。如图8所示，在将第一衬底102附接至第二衬底104之前，在第二衬底104中形成凹槽220。凹槽220可以与以上参考图2描述的类似的形状或以以上参考图2描述的类似的方式形成。
现在参考图9，根据一些实施例将第一衬底102附接至第二衬底104。之后可以实施诸如以上参考图3至图7描述的那些工艺的工艺以制造多管芯封装件。
以上参考图1至图9论述的实施例示出了使用单个模塑料层。在一些实施例中，可利用多个模塑料层。例如，图10和图11示出了其中利用两个模塑料层的实施例，例如，第一模塑料层3301和第二模塑料层3302，共同地称为模塑料层330。在这个实例中，第一模塑料层3301形成在凹槽220(见，例如，图9)内，和第二模塑料层3302形成在相邻的第一衬底102之间。可以使用以上参考图3论述的类似的工艺由类似的材料形成第一模塑料层3301。值得注意的是，对于以上参考图8和图9讨论的第二实施例，可以在将第一衬底102附接至第二衬底104之前或之后形成第一模塑料层3301。之后，可以实施诸如以上参考图4A至图7论述的那些工艺的类似的工艺。
图11示出了在实施分割工艺之后产生的截面图。如图所示，沿着第二衬底104的侧壁形成第一模塑料层3301，并且沿着第一衬底102的侧壁形成第二模塑料层3302。第一模塑料层3301和第二模塑料层3302的材料可以是相同或不同的材料。
图12示出了在实施诸如以上论述的那些工艺的工艺之后的另一个实施例的平面视图。上文参考的图4B示出了第二衬底104的背侧的平面视图，其中，模塑料层330沿着划线暴露。在该实施例中，模塑料层330不沿晶圆的周界延伸。
图12示出了其中凹槽220沿着晶圆的外围延伸并且填充有模塑料的实施例。在这样的实施例中，在处理期间，晶圆的边缘可以受到模塑料层330的保护，从而防止或减小对晶圆(例如第二衬底104)的损坏。
图13和图14示出了根据一些实施例的在制造半导体器件的各个中间阶段的截面图。参考图13和图14的各个元件代表与上文论述的元件相同的元件或类似的元件，其中，相同的参考标号代表相同的元件。
首先参考图13，示出了在实施诸如上文在图4A中论述的背侧减薄工艺之后的结构，其中，部分地朝着凹槽220实施背侧减薄工艺。具体地，图13采取了诸如上文参考已经实施的图1至图3或图8至图10已经论述的工艺，之后采取诸如上文参考图4A论述的背侧减薄工艺。
在诸如这些的实施例中，实施第二衬底104的背侧减薄工艺，以使得模塑料330不暴露。在一些实施例中，在背侧减薄工艺后保持第二衬底330的厚度T1。
之后，可以实施诸如上文参考图5至图7论述的处理以分割、形成电连接(例如，电连接件550)以形成单独的封装件。在本实施例中，分割工艺包括切割(例如，锯切)穿第二衬底104以及模塑料330的一部分，而上文参考图7描述的分割工艺实施为穿过模塑料330，因为在背侧减薄工艺后凹槽220以及因此模塑料330完全地延伸穿过第二衬底104。
例如，图14示出了根据一些实施例的对在图13中示出的结构实施诸如上文参考图5至图7论述的那些工艺的工艺之后所生成的结构。如图14所示，在分割之后，第二衬底104一部分仍沿着底面。
图15A和图15B示出了根据一些实施例的多管芯封装件。而诸如那些上文示出的实施例中所论述的实施例，其中每个封装件(例如，如图7和图11所示出的)中包括单个第一衬底102，其他实施例可以具有安装在单个第二衬底104上的多个第一衬底。例如，图15A和图15B分别示出了安装在单个第二衬底104上的第一衬底102A-102D的截面图和平面图。具体地，图15A和图15B示出了可以使用诸如上文参考图1至图9描述的那些工艺的工艺形成的结构，该结构具有多个第一管芯102。如图15A和图15B所示，单个模塑料层330沿第一衬底102A-102D和第二衬底104的侧壁延伸。
图16A和图16B分别示出了使用诸如上文参考图10至图11论述的工艺的工艺安装在单个第二衬底104上的第一衬底102A-102D的截面图和平面图。如图16A和图16B所示，如上文参考图10和图11论述的，利用两个模塑料层，例如，第一模塑料层3301和第二模塑料层3302，第一模塑料层3301和第二模塑料层3302共同地称为模塑料层330。
图17A和图17B分别示出了使用诸如上文参考图13和图14论述的工艺的工艺安装至单个第二衬底104上的第一衬底102A-102D的截面图和平面图。如图17A和图17B所示，如上文参考图13和图14的描述，第二衬底104的一部分可以沿着完整的封装件的侧壁保留。
图15A至图17B示出了安装在单个第二衬底104上的四个形状和尺寸类似的第一管芯102A-102D以用于说明的目的。在其他实施例中，可以使用不同数量的第一衬底102，并且第二衬底102的尺寸可以改变。例如，图18A和图18B示出了具有不同尺寸和数量的第一衬底102的其他实施例的平面图。其他实施例可以利用其他配置。如上文参考图10和图11所论述的，利用两个模塑料层，例如，共同地称为模塑料330层的第一模塑料层3301和第二模塑料层3302。
图19至图20示出了根据一些实施例的具有钝化层的结构，钝化层沿着第二衬底104的背侧形成。首先参考图19，示出了在减薄工艺后沿着第二衬底104的背侧形成钝化层1902之后的诸如图4A中所示的结构的结构。在图19中示出的结构类似于在图5中示出的结构，在图19中示出的结构添加钝化层1902以提供额外的保护，其中，相同的参考标号代表相同的元件。图19也示出了形成如上论述的接触焊盘552和电连接件550。
在一些实施例中，该钝化层1902可以包括有机或无机材料的一个或多个层。例如，可以由通过诸如旋涂、CVD、PECVD等任何合适的方法沉积的二氧化硅、未掺杂的硅玻璃(USG)、氮化硅(SiN)、氮氧化硅(SiON)、磷硅酸盐玻璃(PSG)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)、诸如聚酰亚胺的聚合物、它们的化合物、它们的组合物、它们的组合等的一层或多层来形成钝化层1902。如图19所示，钝化层1902在第二衬底104和暴露的模塑料330上方延伸。
图20示出了在实施分割工艺之后的封装件。如图所示，钝化层1902沿着封装件的边缘在模塑料330上方延伸。
应该指出的是，在上文论述的各个实施例中，可以存在额外的或不同的结构并且可以使用不同的材料和/或工艺。例如，可以使用不同的凸块下金属化(UBM)结构，可以使用不同的钝化结构等。
图21是根据一些实施例的形成半导体封装件的流程图。工艺开始于步骤2102或步骤2112。在步骤2102中，将一个或多个第一衬底放置在第二衬底上，和然后在步骤2104中，在第一衬底附接至第二衬底的区域之间使第二衬底凹进，类似于上文参照图1和图2论述的那些。
可选地，工艺可以开始在步骤2112中，其中，首先使第二衬底凹进，然后在步骤2114中，将一个或多个第一衬底放置在邻近的凹槽之间的第二衬底上，类似于上文参考图8和图9论述的那些。
类似于在图4B中所示的那些，第二衬底中的凹槽可以沿着相邻的管芯之间的划线，以及类似于图12所示的那些可以沿着晶圆的外围延伸。
之后，在步骤2120中，在第二衬底的凹槽中以及在邻近的第一衬底之间放置一层或多层模塑料。模塑料可以是单层，诸如图3中所示的那些，或者可以是多层，诸如在图10中所示的两层。
在步骤2122中，类似于在图4A中所示，减薄第二晶圆的背侧。在一些实施例中，类似于在图4A、图4B和图12中所示，通过减薄工艺暴露出凹槽中的模塑料。
在步骤2124中，类似于上文参考图5的论述，可以沿着第二衬底的背侧形成电接触件，并且类似于上文参考图6和图7的描述，在步骤2126中，可以分割该结构。在一些实施例中，类似于上文参考图7和图11的描述，该分割工艺仅穿过模塑料，留下沿着第一衬底和第二衬底的侧壁的一层或多层模塑料。
在实施例中，提供了一种形成半导体器件的方法。该方法包括：提供安装在衬底的第一侧上的第一管芯和第二管芯。衬底在第一管芯和第二管芯之间具有凹槽。该方法还包括在凹槽中形成一个或多个模塑料层，从而使得至少一个模塑料层沿着第一管芯和第二管芯的侧壁延伸。在凹槽中分割衬底以形成分割的结构。在一些实施例中，通过锯切穿凹槽中的模塑料层来实施分割工艺从而使得模塑料层沿着衬底的侧壁保留。
在另一实施例中，提供了一种形成半导体器件的方法。该方法包括：提供衬底，衬底的第一侧具有第一管芯区域和第二管芯区域。将第一管芯放置在衬底的第一管芯区域上和将第二管芯放置在衬底的第二管芯区域上。在第一管芯区域和第二管芯区域之间的衬底中形成凹槽；以及在凹槽中和在第一管芯和第二管芯之间形成一个或多个模塑料层。
在又一实施例中，提供了一种形成半导体结构。该半导体结构包括：第一衬底和安装至第一衬底的第二衬底。第一模塑料层设置在第一衬底旁边；以及第二模塑料层设置在第二衬底旁边。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成半导体器件的方法，所述方法包括：
提供安装在衬底的第一侧上的第一管芯和第二管芯以及位于所述第一管芯和所述第二管芯与所述衬底之间的重分布层，其中，所述衬底在所述第一管芯和所述第二管芯之间具有延伸穿过所述重分布层且延伸进入所述衬底的凹槽，所述凹槽暴露所述衬底和所述重分布层的侧壁，其中，所述衬底包括自所述重分布层的远离所述第一管芯和所述第二管芯的表面延伸的多个通孔，所述多个通孔未暴露于所述衬底与所述第一侧相对的第二侧上，并且其中，所述多个通孔在所述衬底中比所述凹槽延伸的更远；
在所述凹槽中形成第一模塑料层，所述第一模塑料层沿着所述衬底和所述重分布层的所述侧壁；
在所述第一模塑料层上形成第二模塑料层，所述第二模塑料层围绕所述第一管芯和所述第二管芯；减薄所述衬底，所述减薄暴露所述多个通孔并且不暴露所述第一模塑料层，所述暴露的所述多个通孔位于所述第一管芯和所述第二管芯覆盖的区域内；
在所述凹槽中分割所述第一模塑料层、所述第二模塑料层和所述衬底以形成分割的结构；
其中，在所述分割的结构中，所述第一模塑料层的延伸至所述衬底内的底面与所述衬底的材料直接接触。
2.根据权利要求1所述的形成半导体器件的方法，其中，实施所述分割，从而使得在所述分割之后，所述第一模塑料层和所述第二模塑料层的至少一部分保留在所述衬底的侧壁上。
3.根据权利要求1所述的形成半导体器件的方法，其中，所述衬底包括处理的晶圆，并且其中，所述分割生成堆叠的管芯封装件。
4.根据权利要求1所述的形成半导体器件的方法，其中，所述提供包括：
将所述第一管芯和所述第二管芯放置在所述衬底上；以及
在所述放置之后，在所述第一管芯和所述第二管芯之间使所述衬底凹进，从而形成所述凹槽。
5.根据权利要求1所述的形成半导体器件的方法，其中，所述提供包括：
提供所述衬底；
使所述衬底凹进，从而形成所述凹槽；以及
在所述凹进之后，将所述第一管芯和所述第二管芯放置在所述凹槽的相对两侧上的所述衬底上。
6.根据权利要求1所述的形成半导体器件的方法，其中，所述第二模塑料层还形成在所述第一管芯与所述重分布层之间以及所述第二管芯与所述重分布层之间。
7.根据权利要求6所述的形成半导体器件的方法，还包括平坦化所述第二模塑料层，从而暴露出所述第一管芯的上表面。
8.根据权利要求1所述的形成半导体器件的方法，其中，所述凹槽沿着所述衬底的外围延伸，并且形成所述第一模塑料层包括沿着所述衬底的外围形成所述第一模塑料层。
9.一种形成半导体器件的方法，所述方法包括：
提供衬底，所述衬底的第一侧具有第一管芯区域和第二管芯区域；
将第一管芯放置在所述衬底的所述第一管芯区域上并且将第二管芯放置在所述衬底的所述第二管芯区域上；
在所述第一管芯区域和所述第二管芯区域之间的所述衬底中形成凹槽，所述凹槽延伸穿过位于所述第一管芯和所述第二管芯与所述衬底之间的重分布层，其中，所述衬底包括自所述重分布层的远离所述第一管芯和所述第二管芯的表面延伸的多个通孔，所述多个通孔未暴露于所述衬底的第二侧上，并且其中，所述多个通孔在所述衬底中比所述凹槽延伸的更远；
在所述凹槽中形成第一模塑料层，所述第一模塑料层沿着所述衬底和所述重分布层的所述侧壁；
在所述第一模塑料层上和在所述第一管芯和所述第二管芯之间形成第二模塑料层；以及
减薄所述衬底，所述减薄暴露所述多个通孔并且不暴露所述第一模塑料层，所述暴露的所述多个通孔位于所述第一管芯和所述第二管芯覆盖的区域内；
在所述凹槽中分割所述第一模塑料层、所述第二模塑料层和所述衬底以形成分割的结构；
其中，在所述分割的结构中，所述第一模塑料层的延伸至所述衬底内的底面与所述衬底的材料直接接触。
10.一种半导体结构，包括：
第一衬底，包括：
第一表面，位于所述第一衬底的第一侧；
第二表面，位于所述第一衬底的所述第一侧，所述第二表面低于所述第一表面；和
第三表面，与所述第一表面和所述第二表面相对；
第二衬底，安装至所述第一衬底的所述第一表面；
重分布层，位于所述第一衬底和所述第二衬底之间；
凹槽，延伸穿过所述重分布层且延伸进入所述第一衬底；
多个通孔，自所述重分布层的远离所述第二衬底的表面延伸至所述第一衬底内；
第一模塑料层，位于所述凹槽内并且沿着第一衬底和所述重分布层的侧壁，所述多个通孔暴露于所述第三表面，所述暴露的所述多个通孔位于所述第二衬底覆盖的区域内；以及
第二模塑料层，位于所述第一模塑料层上方并且围绕所述第二衬底。
CN202010897477.XA 2014-01-28 2015-10-12 用于防止薄晶圆破裂的结构和方法 Active CN112117236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010897477.XA CN112117236B (zh) 2014-01-28 2015-10-12 用于防止薄晶圆破裂的结构和方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461932498P 2014-01-28 2014-01-28
US14/579,396 US9412662B2 (en) 2014-01-28 2014-12-22 Structure and approach to prevent thin wafer crack
US14/579,396 2014-12-22
CN202010897477.XA CN112117236B (zh) 2014-01-28 2015-10-12 用于防止薄晶圆破裂的结构和方法
CN201510654697.9A CN105719976A (zh) 2014-01-28 2015-10-12 用于防止薄晶圆破裂的结构和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510654697.9A Division CN105719976A (zh) 2014-01-28 2015-10-12 用于防止薄晶圆破裂的结构和方法

Publications (2)

Publication Number Publication Date
CN112117236A true CN112117236A (zh) 2020-12-22
CN112117236B CN112117236B (zh) 2024-08-23

Family

ID=53679712

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010897477.XA Active CN112117236B (zh) 2014-01-28 2015-10-12 用于防止薄晶圆破裂的结构和方法
CN201510654697.9A Pending CN105719976A (zh) 2014-01-28 2015-10-12 用于防止薄晶圆破裂的结构和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510654697.9A Pending CN105719976A (zh) 2014-01-28 2015-10-12 用于防止薄晶圆破裂的结构和方法

Country Status (5)

Country Link
US (1) US9412662B2 (zh)
KR (1) KR101712255B1 (zh)
CN (2) CN112117236B (zh)
DE (1) DE102015106733B4 (zh)
TW (1) TWI556349B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908948A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种封装结构及其制造方法
CN112908946A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种降低塑封晶圆翘曲的封装结构及其制造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768066B2 (en) 2014-06-26 2017-09-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation
US9305877B1 (en) * 2014-10-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package with through substrate vias
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US20170062240A1 (en) * 2015-08-25 2017-03-02 Inotera Memories, Inc. Method for manufacturing a wafer level package
KR20170065397A (ko) 2015-12-03 2017-06-13 삼성전자주식회사 반도체 장치
US10020239B2 (en) * 2016-01-12 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9768133B1 (en) * 2016-09-22 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10014260B2 (en) 2016-11-10 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
CN108389834B (zh) * 2017-02-03 2020-09-29 中芯国际集成电路制造(上海)有限公司 芯片拾取方法以及封装工艺
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US10461034B2 (en) * 2017-07-26 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US11244918B2 (en) * 2017-08-17 2022-02-08 Semiconductor Components Industries, Llc Molded semiconductor package and related methods
US10468307B2 (en) * 2017-09-18 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11031285B2 (en) * 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
CN107785339A (zh) * 2017-10-13 2018-03-09 中芯长电半导体（江阴）有限公司 3d芯片封装结构及其制备方法
CN107887350B (zh) * 2017-10-13 2024-04-26 盛合晶微半导体(江阴)有限公司 半导体封装结构及其制备方法
KR102525161B1 (ko) 2018-07-16 2023-04-24 삼성전자주식회사 반도체 장치 및 상기 반도체 장치를 탑재한 반도체 패키지
JP7240149B2 (ja) * 2018-08-29 2023-03-15 キオクシア株式会社 半導体装置
KR102541564B1 (ko) * 2018-10-04 2023-06-08 삼성전자주식회사 반도체 패키지
EP4376067A3 (en) * 2019-03-14 2024-09-04 MediaTek Inc. Semiconductor package structure
TWI691025B (zh) * 2019-04-18 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其製法與承載結構
US10854553B1 (en) 2019-05-28 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and a method of manufacturing the same
CN112117195B (zh) * 2019-12-16 2023-06-02 中芯集成电路（宁波）有限公司 封装方法
US11856801B2 (en) * 2020-06-16 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Threshold voltage-modulated memory device using variable-capacitance and methods of forming the same
US11424191B2 (en) 2020-06-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US20220037145A1 (en) * 2020-07-31 2022-02-03 Psiquantum, Corp. Silicon nitride films having reduced interfacial strain
US11824015B2 (en) 2021-08-09 2023-11-21 Apple Inc. Structure and method for sealing a silicon IC
CN116845700A (zh) * 2023-05-26 2023-10-03 武汉敏芯半导体股份有限公司 复合钝化层及其制作方法、光电设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452862A (zh) * 2007-11-28 2009-06-10 南茂科技股份有限公司 晶粒重新配置的堆栈封装方法及其堆栈结构
US20130037935A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level package structure and the fabrication method thereof
CN103681535A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
US20140264817A1 (en) * 2013-03-13 2014-09-18 Stats Chippac, Ltd. Semiconductor Device and Method of Using Partial Wafer Singulation for Improved Wafer Level Embedded System in Package

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7553752B2 (en) 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
TWI407540B (zh) 2008-10-02 2013-09-01 矽品精密工業股份有限公司 具矽通道之多晶片堆疊結構及其製法
KR20110105159A (ko) 2010-03-18 2011-09-26 주식회사 하이닉스반도체 적층 반도체 패키지 및 그 형성방법
KR20120032254A (ko) 2010-09-28 2012-04-05 삼성전자주식회사 반도체 적층 패키지 및 이의 제조 방법
KR101692955B1 (ko) * 2010-10-06 2017-01-05 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8263435B2 (en) * 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
US8557684B2 (en) * 2011-08-23 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit (3DIC) formation process
CN103000537B (zh) 2011-09-15 2015-12-09 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
US8643148B2 (en) 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
KR101818507B1 (ko) * 2012-01-11 2018-01-15 삼성전자 주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452862A (zh) * 2007-11-28 2009-06-10 南茂科技股份有限公司 晶粒重新配置的堆栈封装方法及其堆栈结构
US20130037935A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level package structure and the fabrication method thereof
CN103681535A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
US20140264817A1 (en) * 2013-03-13 2014-09-18 Stats Chippac, Ltd. Semiconductor Device and Method of Using Partial Wafer Singulation for Improved Wafer Level Embedded System in Package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908948A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种封装结构及其制造方法
CN112908946A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种降低塑封晶圆翘曲的封装结构及其制造方法
CN112908946B (zh) * 2021-01-18 2023-05-23 上海先方半导体有限公司 一种降低塑封晶圆翘曲的封装结构及其制造方法

Also Published As

Publication number Publication date
DE102015106733A1 (de) 2016-06-23
TWI556349B (zh) 2016-11-01
US9412662B2 (en) 2016-08-09
CN112117236B (zh) 2024-08-23
KR101712255B1 (ko) 2017-03-03
DE102015106733B4 (de) 2021-04-15
US20150214110A1 (en) 2015-07-30
CN105719976A (zh) 2016-06-29
KR20150089974A (ko) 2015-08-05
TW201546954A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
CN112117236B (zh) 用于防止薄晶圆破裂的结构和方法
US11152312B2 (en) Packages with interposers and methods for forming the same
US10079159B2 (en) Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US12057438B2 (en) Die stack structure and manufacturing method thereof
US10872862B2 (en) Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
US11456287B2 (en) Package structure and method of fabricating the same
US12094852B2 (en) Package structure and method of manufacturing the same
US9691726B2 (en) Methods for forming fan-out package structure
US8828848B2 (en) Die structure and method of fabrication thereof
CN112018065B (zh) 集成电路器件及其形成方法
US11164824B2 (en) Package structure and method of fabricating the same
US11756855B2 (en) Method of fabricating package structure
US12080681B2 (en) Package structure and method of fabricating the same
CN111261608B (zh) 半导体器件及其形成方法
US11011431B2 (en) Semiconductor structure and manufacturing method thereof
US10629559B2 (en) Semiconductor package and manufacturing method thereof
US11756854B2 (en) Package structure and method of fabricating the same
US20220359476A1 (en) Package structure and method of fabricating the same
US20240355785A1 (en) Die stack structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant