CN107887350B - 半导体封装结构及其制备方法 - Google Patents

半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN107887350B
CN107887350B CN201710954761.4A CN201710954761A CN107887350B CN 107887350 B CN107887350 B CN 107887350B CN 201710954761 A CN201710954761 A CN 201710954761A CN 107887350 B CN107887350 B CN 107887350B
Authority
CN
China
Prior art keywords
semiconductor chip
side wall
groove
wafer
wall part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710954761.4A
Other languages
English (en)
Other versions
CN107887350A (zh
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN201710954761.4A priority Critical patent/CN107887350B/zh
Publication of CN107887350A publication Critical patent/CN107887350A/zh
Application granted granted Critical
Publication of CN107887350B publication Critical patent/CN107887350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体封装结构及其制备方法，半导体封装结构包括：电路基板，电路基板的上表面设有连接焊垫；半导体芯片，正面朝下倒装于电路基板的上表面；其中，半导体芯片的侧壁包括第一侧壁部及第二侧壁部，第一侧壁部与半导体芯片的正面相垂直，第二侧壁部连接于第一侧壁部与半导体芯片的正面之间，且第二侧壁部与第一侧壁部及半导体芯片的正面均以非直角相交连接；底部填充胶，填充于电路基板与半导体芯片之间，且填满电路基板与半导体芯片之间的间隙。本发明中半导体芯片与底部填充胶接触的部分不存在直角，可以大大降低应力的集中，从而可以有效避免应力造成的半导体芯片的破裂，进而提高封装结构的可靠性。

Description

半导体封装结构及其制备方法
技术领域
本发明涉及一种半导体封装结构及封装方法，特别是涉及一种半导体封装结构及其制备方法。
背景技术
随着网络应用电子设备越来越多的功能需求，性能的提高以及更低的生产成本和更小的形式因素，覆晶芯片尺寸封装(FCCSP)、晶圆级芯片尺寸封装(WLCSP)、扇出型晶圆级芯片尺寸封装(FOWLCSP)、2.5D芯片封装及3D芯片封装等封装结构以得到广泛的应用。然而，上述各封装结构中由于一些结构和材料的匹配问题，均会造成封装结构的可靠性较差的问题。如图1所示，以一种半导体封装结构作为示例，所述半导体封装结构包括电路基板10、经由焊料凸块12倒装于所述电路基板10上的半导体芯片11及填充于所述电路基板10与所述半导体芯片11之间的底部填充胶13；该封装结构中，在所述电路基板10与所述半导体芯片11之间填充所述底部填充胶13之后，由于所述底部填充胶13与所述半导体芯片11之间热膨胀系数不匹配(CTE mismatch)，将会在所述封装结构内产生应力，应力会主要集中在所述半导体芯片11与所述底部填充胶13接触的直角处，应力在所述半导体芯片11直角处的集中将会导致所述半导体芯片11破裂，从而造成所述半导体封装结构可靠性较差的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体封装结构及其制备方法，用于解决现有技术中的封装结构中由于底部填充胶与半导体芯片热膨胀系数不匹配，容易产生应力集中于半导体芯片与底部填充胶接触的直角处，从而使得半导体芯片容易破裂，进而影响封装结构的可靠性的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体封装结构，所述半导体封装结构包括：
电路基板，所述电路基板的上表面设有连接焊垫；
半导体芯片，正面朝下倒装于所述电路基板的上表面，且所述半导体芯片与所述连接焊垫电连接；其中，所述半导体芯片的侧壁包括第一侧壁部及第二侧壁部，所述第一侧壁部与所述半导体芯片的正面相垂直，所述第二侧壁部连接于所述第一侧壁部与所述半导体芯片的正面之间，且所述第二侧壁部与所述第一侧壁部及所述半导体芯片的正面均以非直角相交连接；
底部填充胶，填充于所述电路基板与所述半导体芯片之间，且填满所述电路基板与所述半导体芯片之间的间隙。
优选地，所述第二侧壁部的表面为倾斜平面或曲面。
优选地，所述第二侧壁部与所述第一侧壁部所呈的角度及所述第二侧壁部于所述半导体芯片的正面所呈的角度均大于90°。
优选地，所述第二侧壁部与所述第一侧壁部所呈的角度及所述第二侧壁部于所述半导体芯片的正面所呈的角度均为91°～160°。
优选地，所述半导体芯片的侧壁还包括第三侧壁部，所述第三侧壁部包括延伸面及末端面；其中，所述延伸面一端与所述第二侧壁部远离所述第一侧壁部的一侧相连接，另一端向远离所述第二侧壁部的一侧延伸，所述延伸面与所述半导体芯片的正面相平行；所述末端面自所述延伸面远离所述第二侧壁部的一端延伸至所述半导体芯片的背面，且所述末端面与所述半导体芯片的正面相垂直。
优选地，所述底部填充胶完全覆盖所述第二侧壁部，且覆盖部分所述第一侧壁部。
优选地，所述半导体封装结构还包括焊料凸块，所述焊料凸块位于所述半导体芯片与所述电路基板之间，以将所述半导体芯片与所述电路基板电连接。
本发明还提供一种半导体封装结构的制备方法，所述半导体封装结构的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆内形成有若干个半导体芯片；
2)于所述晶圆的正面形成焊料凸块，所述焊料凸块与所述半导体芯片电连接；
3)自所述晶圆的正面对所述晶圆进行第一切割，以在所述半导体芯片之间形成第一沟槽，所述第一沟槽的侧壁与所述晶圆的正面及所述第一沟槽的底部均呈非直角；
4)依据所述第一沟槽继续对所述晶圆向下进行切割，以将所述半导体芯片切割分离；
5)提供一电路基板，所述电路基板的上表面设有连接焊垫；
6)将所述半导体芯片正面朝下装设于所述电路基板的上表面，所述半导体芯片经由所述焊料凸块与所述连接焊垫电连接；
7)于所述半导体芯片与所述电路基板之间填充底部填充胶，所述底部填充胶填满所述半导体芯片与所述电路基板之间的间隙。
优选地，步骤3)中形成的所述第一沟槽的侧壁为倾斜平面或曲面。
优选地，步骤3)中，将所述晶圆的背面贴置于切割蓝膜的表面，使用梯形刀自所述晶圆的正面对所述晶圆进行第一切割，形成的所述第一沟槽为倒梯形沟槽。
优选地，步骤4)中，依据所述第一沟槽继续对所述晶圆向下进行切割以将所述半导体芯片切割分离的具体方法为：依据所述第一沟槽继续对所述晶圆向下进行第二切割，以在所述第一沟槽的正下方形成与所述第一沟槽相连通的第二沟槽；所述第二沟槽自所述第一沟槽的底部延伸至所述晶圆的背面，以将所述半导体芯片切割分离。
优选地，步骤4)中，依据所述第一沟槽继续对所述晶圆向下进行切割以将所述半导体芯片切割分离包括如下步骤：
4-1)依据所述第一沟槽继续对所述晶圆向下进行第二切割，以在所述第一沟槽的正下方形成与所述第一沟槽相连通的第二沟槽；
4-2)依据所述第二沟槽继续对所述晶圆进行第三切割，以在所述第二沟槽的正下方形成与所述第二沟槽相连通的第三沟槽，所述第三沟槽自所述第二沟槽的底部延伸至所述晶圆的背面，以将所述半导体芯片切割分离。
优选地，所述第三沟槽的宽度小于所述第二沟槽的宽度。
优选地，所述第二沟槽的宽度等于所述第一沟槽底部的宽度。
如上所述，本发明的半导体封装结构及其制备方法，具有以下有益效果：本发明的半导体封装结构中，半导体芯片与底部填充胶接触的部分不存在直角，可以大大降低应力的集中，从而可以有效避免应力造成的半导体芯片的破裂，进而提高封装结构的可靠性。
附图说明
图1显示为现有技术中的一种半导体封装结构的截面结构示意图。
图2显示为本发明实施例一中提供的半导体封装结构的制备方法的流程图。
图3～图10显示为本发明实施例一中提供的半导体封装结构的制备方法各步骤所呈现的截面结构示意图，其中，图10显示为本实施例制备的半导体封装结构的截面结构示意图。
图11至图14显示为本发明实施例三中提供的半导体封装结构的制备方法部分步骤所呈现的截面结构示意图，其中，图14显示为本实施例制备得到的半导体封装结构的截面结构示意图。
元件标号说明
10 电路基板
11 半导体芯片
12 焊料凸块
13 底部填充胶
20 晶圆
21 半导体芯片
211 侧壁
2111 第一侧壁部
2112 第二侧壁部
2113 第三侧壁部
21131 延伸面
21132 末端面
212 连接焊盘
22 焊料凸块
23 切割蓝膜
24 环形铁圈
25 第一切割刀
26 第一沟槽
27 第二切割刀
28 第二沟槽
29 第三切割刀
30 第三沟槽
31 电路基板
311 连接焊垫
32 底部填充胶
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图2，本发明提供一种半导体封装结构的制备方法，所述半导体封装结构的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆内形成有若干个半导体芯片；
2)于所述晶圆的正面形成焊料凸块，所述焊料凸块与所述半导体芯片电连接；
3)自所述晶圆的正面对所述晶圆进行第一切割，以在所述半导体芯片之间形成第一沟槽，所述第一沟槽的侧壁与所述晶圆的正面及所述第一沟槽的底部均呈非直角；
4)依据所述第一沟槽继续对所述晶圆向下进行切割，以将所述半导体芯片切割分离；
5)提供一电路基板，所述电路基板的上表面设有连接焊垫；
6)将所述半导体芯片正面朝下装设于所述电路基板的上表面，所述半导体芯片经由所述焊料凸块与所述连接焊垫电连接；
7)于所述半导体芯片与所述电路基板之间填充底部填充胶，所述底部填充胶填满所述半导体芯片与所述电路基板之间的间隙。
在步骤1)中，请参阅图2中的S1步骤及图3，提供一晶圆20，所述晶圆20内形成有若干个半导体芯片21。
作为示例，所述晶圆20可以为硅晶圆、蓝宝石晶圆或氮化镓晶圆等；优选地，本实施例中，所述晶圆20为硅晶圆。
作为示例，所述半导体芯片21可以为任意一种半导体功能芯片，所述半导体芯片21的正面形成有将其内部功能器件电引出的连接焊盘212，所述连接焊盘212的上表面裸露于所述半导体芯片21的上表面，即所述连接焊盘212的上表面与所述半导体芯片21的上表面相平齐。
请参阅图2中的S2步骤及图4，于所述晶圆20的正面形成焊料凸块22，所述焊料凸块 22与所述半导体芯片21电连接。
在一示例中，于所述晶圆20的正面形成焊料凸块22包括如下步骤：
2-1)于所述晶圆20的正面形成金属柱；
2-2)于所述金属柱的上表面形成焊球。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，如图4所示，所述焊料凸块22即为一焊球，可以通过植球回流工艺直接形成焊球作为所述焊料凸块22。
在步骤3)中，请参阅图2中的S3步骤及图5至图6，自所述晶圆20的正面对所述晶圆20进行第一切割，以在所述半导体芯片21之间形成第一沟槽26，所述第一沟槽26的侧壁与所述晶圆20的正面及所述第一沟槽26的底部均呈非直角。
作为示例，将所述晶圆20正面朝上贴置于一切割蓝膜23上，所述切割蓝膜23的上表面形成有用于固定所述切割蓝膜23的环形铁圈24，如图5所示。
作为示例，使用第一切割刀25自所述晶圆20的正面对所述晶圆20进行第一切割，所述第一切割刀25可以为但不仅限于钻石合成刀，所述第一切割刀25可以为如图6所示的梯形切割刀，以在所述半导体芯片21之间切割形成截面形状为倒梯形的所述第一沟槽26，此时，所述第一沟槽26的侧壁的表面为倾斜平面，所述第一沟槽26的侧壁与所述晶圆20的正面及所述第一沟槽26的底部所呈的角度均大于90°，优选地，本实施例中，所述第一沟槽26的侧壁与所述晶圆20的正面及所述第一沟槽26的底部所呈的角度均为91°～160°。当然，在其他示例中，所述第一切割刀25还可以为曲面刀，以在所述半导体芯片21之间切割形成侧壁为外凸曲面或内凹曲面的所述第一沟槽26。
作为示例，所述第一沟槽26的深度小于所述半导体芯片21的厚度。
在步骤4)中，请参阅图2中的S4步骤及图7，依据所述第一沟槽26继续对所述晶圆20向下进行切割，以将所述半导体芯片21切割分离。
作为示例，依据所述第一沟槽26继续对所述晶圆20向下进行切割以将所述半导体芯片 21切割分离的具体方法为：依据所述第一沟槽26继续对所述晶圆20向下进行第二切割，以在所述第一沟槽26的正下方形成与所述第一沟槽26相连通的第二沟槽28；所述第二沟槽28 自所述第一沟槽26的底部延伸至所述晶圆20的背面，以将所述半导体芯片21切割分离。
作为示例，使用第二切割刀27依据所述第一沟槽26继续对所述晶圆20向下进行第二切割，所述第二切割刀27可以为但不仅限于钻石合成刀；所述第二切割刀27可以为矩形切割刀，以在所述第一沟槽26的下方形成截面形状为矩形的所述第二沟槽28。
作为示例，所述第二沟槽28的宽度可以根据实际需要进行设定，优选地，所述第二沟槽28的宽度可以小于或等于所述第一沟槽26的宽度，更为优选地，本实施例中，所述第二沟槽28的宽度等于所述第一沟槽26的宽度。
需要说明的是，经过所述第一切割及第二切割之后，得到的各所述半导体芯片21的外围可以如图7所示有部分所述半导体芯片21之外的所述晶圆20，当然，也可以设置为所述第二沟槽28的宽度大于或等于相邻所述半导体芯片21之间的间距，以确保切割之后各所述半导体芯片21的外围没有所述半导体芯片21之外的所述晶圆20结构。当然，切割中必须确保切割过程不会损坏所述半导体芯片21内部的功能器件。
在步骤5)中，请参阅图2中的S5步骤及图8，提供一电路基板31，所述电路基板31的上表面设有连接焊垫311。
需要说明的是，所述电路基板31的内部可以形成有互联线路(未示出)。
在步骤6)中，请参阅图2中的S6步骤及图9，将所述半导体芯片21正面朝下装设于所述电路基板31的上表面，所述半导体芯片21经由所述焊料凸块22与所述连接焊垫311电连接。
作为示例，将所述半导体芯片21从所述切割蓝膜23上取下，可以采用倒装焊等工艺将所述半导体芯片21正面朝下装设于所述电路基板31的上表面。
需要说明是，图9及图10中以切割得到的所述半导体芯片21外围没有所述半导体芯片 21之外的所述晶圆20作为示例。
在步骤7)中，请参阅图2中的S7步骤及图10，于所述半导体芯片21与所述电路基板31之间填充底部填充胶32，所述底部填充胶32填满所述半导体芯片21与所述电路基板31之间的间隙。
作为示例，于所述半导体芯片21与所述电路基板31之间填充所述底部填充胶32。
作为示例，所述底部填充胶32覆盖所述第一沟槽26的侧壁，且覆盖部分所述第二沟槽 28的侧壁。
实施例二
请继续参阅图10，本实施例还提供一种半导体封装结构，所述半导体封装结构包括：电路基板31，所述电路基板31的上表面设有连接焊垫311；半导体芯片21，所述半导体芯片 21正面朝下倒装于所述电路基板31的上表面，且所述半导体芯片21与所述连接焊垫311电连接；其中，所述半导体芯片21的侧壁211包括第一侧壁部2111及第二侧壁部2112，所述第一侧壁部2111与所述半导体芯片21的正面相垂直，所述第二侧壁部2112连接于所述第一侧壁部2111与所述半导体芯片21的正面之间，且所述第二侧壁部2112与所述第一侧壁部2111及所述半导体芯片21的正面均以非直角相交连接，具体的，本实施例中，所述半导体芯片21的侧壁211的第一侧壁部2111即为实施例一中的第二沟槽28的侧壁，所述半导体芯片21的侧壁211的第二侧壁部2112即为实施例一中的第一沟槽26的侧壁；底部填充胶32，所述底部填充胶32填充于所述电路基板31与所述半导体芯片21之间，且填满所述电路基板 31与所述半导体芯片21之间的间隙。
作为示例，所述半导体芯片21可以为任意一种半导体功能芯片，所述半导体芯片21的正面形成有将其内部功能器件电引出的连接焊盘212，所述连接焊盘212的上表面裸露于所述半导体芯片21的上表面，即所述连接焊盘212的上表面与所述半导体芯片21的上表面相平齐。
作为示例，所述半导体封装结构还包括焊料凸块22，所述焊料凸块22位于所述半导体芯片21与所述电路基板31之间，且所述半导体芯片21经由所述焊料凸块22与所述连接焊垫311电连接；在一示例中，所述焊料凸块22包括：金属柱，所述金属柱位于所述半导体芯片21的正面，且与所述连接焊垫311电连接；焊球，所述焊球位于所述金属柱的远离所述半导体芯片21的表面。
在另一示例中，如图10所示，所述焊料凸块22为焊球。
作为示例，如图10所示，所述第二侧壁部2112的表面可以为倾斜平面，在其他示例中，所述第二侧壁部2112的表面也可以为曲面。
作为示例，所述第二侧壁部2112与所述第一侧壁部2111所呈的角度及所述第二侧壁部 2112于所述半导体芯片21的正面所呈的角度均大于90°，优选地，本实施例中，所述第二侧壁部2112与所述第一侧壁部2111所呈的角度及所述第二侧壁部2112于所述半导体芯片21 的正面所呈的角度均为91°～160°。
作为示例，所述底部填充胶32完全覆盖所述第二侧壁部2112，且覆盖部分所述第一侧壁部2111。
实施例三
请结合图2至图10参阅图11至图14，本实施例还提供一种半导体封装结构的制备方法，本实施例中所述的半导体封装结构的制备方法与实施例一中所述的半导体封装结构的制备方法大致相同，二者的区别在于依据所述第一沟槽26继续对所述晶圆20向下进行切割，以将所述半导体芯片21切割分离的具体方法不同：实施例一中，依据所述第一沟槽26继续对所述晶圆20向下进行第二切割，以在所述第一沟槽26的正下方形成与所述第一沟槽26相连通的第二沟槽28；所述第二沟槽28自所述第一沟槽26的底部延伸至所述晶圆20的背面，以将所述半导体芯片21切割分离；而本实施例中，依据所述第一沟槽26继续对所述晶圆20向下进行切割以将所述半导体芯片21切割分离包括如下步骤：4-1)依据所述第一沟槽26继续对所述晶圆20向下进行第二切割，以在所述第一沟槽26的正下方形成与所述第一沟槽26相连通的第二沟槽28，如图11所示，4-2)依据所述第二沟槽28使用第三切割刀29继续对所述晶圆20进行第三切割，以在所述第二沟槽28的正下方形成与所述第二沟槽28相连通的第三沟槽30，所述第三沟槽30自所述第二沟槽28的底部延伸至所述晶圆20的背面，以将所述半导体芯片21切割分离，如图12所示。即本实施例中所述的半导体封装结构的制备方法相较于实施例一中所述的半导体封装结构的制备方法在对所述晶圆20进行第二切割之后，增设了一第三切割的步骤。
作为示例，所述第三沟槽30的宽度可以根据实际需要进行设定，优选地，本实施例中，所述第三沟槽30的宽度小于所述第二沟槽28的宽度。
此外，本实施例中所述的半导体封装结构的制备方法得到的结构也与实施例一中所述的半导体封装结构的制备方法得到的结构有所不同，如图13至图14所示。具体的，实施例一中所述的半导体封装结构的制备方法得到的结构中，所述半导体芯片21的侧壁211包括第一侧壁部2111及第二侧壁部2112，其中，所述半导体芯片21的侧壁211的第一侧壁部2111即为所述第二沟槽28的侧壁，所述半导体芯片21的侧壁211的第二侧壁部2112即为所述第一沟槽26的侧壁；而本实施例中所述的半导体封装结构的制备方法得到的结构中，所述半导体芯片21的侧壁211除了包括第一侧壁部2111及第二侧壁部2112之外，还包括第三侧壁部 2113，所述第三侧壁部2113包括延伸面21131及末端面21132；其中，所述延伸面21131一端与所述第二侧壁部2112远离所述第一侧壁部2111的一侧相连接，另一端向远离所述第二侧壁部2112的一侧延伸，所述延伸面21131与所述半导体芯片21的正面相平行；所述末端面21132自所述延伸面21131远离所述第二侧壁部2112的一端延伸至所述半导体芯片21的背面，且所述末端面21132与所述半导体芯片21的正面相垂直，即所述第三侧壁部2113的所述延伸面21131即为所述第二沟槽28的底面，所述第三侧壁部2113的所述末端面21132 即为所述第三沟槽30的侧壁。
实施例四
请继续参阅图14，本实施例还提供一种半导体封装结构，本实施例中所述的半导体封装结构的具体结构与实施例二中所述的半导体封装结构的具体结构大致相同，二者的区别在于：实施例一中所述的半导体封装结构中，所述半导体芯片21的侧壁211包括第一侧壁部2111 及第二侧壁部2112，其中，所述半导体芯片21的侧壁211的第一侧壁部2111即为实施例一中所述的第二沟槽28的侧壁，所述半导体芯片21的侧壁211的第二侧壁部2112即为实施例一中所述的第一沟槽26的侧壁；而本实施例中所述的半导体封装结构中，所述半导体芯片 21的侧壁211除了包括第一侧壁部2111及第二侧壁部2112之外，还包括第三侧壁部2113，所述第三侧壁部2113包括延伸面21131及末端面21132；其中，所述延伸面21131一端与所述第二侧壁部2112远离所述第一侧壁部2111的一侧相连接，另一端向远离所述第二侧壁部 2112的一侧延伸，所述延伸面21131与所述半导体芯片21的正面相平行；所述末端面21132 自所述延伸面21131远离所述第二侧壁部2112的一端延伸至所述半导体芯片21的背面，且所述末端面21132与所述半导体芯片21的正面相垂直，即所述第三侧壁部2113的所述延伸面21131即为实施例三中所述的第二沟槽28的底面，所述第三侧壁部2113的所述末端面 21132即为实施例三中所述的第三沟槽30的侧壁。
综上所述，本发明的半导体封装结构及其制备方法，所述半导体封装结构包括：电路基板，所述电路基板的上表面设有连接焊垫；半导体芯片，正面朝下倒装于所述电路基板的上表面，且所述半导体芯片与所述连接焊垫电连接；其中，所述半导体芯片的侧壁包括第一侧壁部及第二侧壁部，所述第一侧壁部与所述半导体芯片的正面相垂直，所述第二侧壁部连接于所述第一侧壁部与所述半导体芯片的正面之间，且所述第二侧壁部与所述第一侧壁部及所述半导体芯片的正面均以非直角相交连接；底部填充胶，填充于所述电路基板与所述半导体芯片之间，且填满所述电路基板与所述半导体芯片之间的间隙。本发明的半导体封装结构中，半导体芯片与底部填充胶接触的部分不存在直角，可以大大降低应力的集中，从而可以有效避免应力造成的半导体芯片的破裂，进而提高封装结构的可靠性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
电路基板，所述电路基板的上表面设有连接焊垫；
半导体芯片，正面朝下倒装于所述电路基板的上表面，且所述半导体芯片与所述连接焊垫电连接；其中，所述半导体芯片的侧壁包括第一侧壁部及第二侧壁部，所述第一侧壁部与所述半导体芯片的正面相垂直，所述第二侧壁部连接于所述第一侧壁部与所述半导体芯片的正面之间，且所述第二侧壁部与所述第一侧壁部及所述半导体芯片的正面均以非直角相交连接，所述第二侧壁部与所述第一侧壁部所呈的角度及所述第二侧壁部于所述半导体芯片的正面所呈的角度均大于90°；所述半导体芯片的侧壁还包括第三侧壁部，所述第三侧壁部包括延伸面及末端面；其中，所述延伸面一端与所述第一侧壁部远离所述第二侧壁部的一侧相连接，另一端向远离所述第一侧壁部的一侧延伸，所述延伸面与所述半导体芯片的正面相平行；所述末端面自所述延伸面远离所述第一侧壁部的一端延伸至所述半导体芯片的背面，且所述末端面与所述半导体芯片的正面相垂直；
底部填充胶，填充于所述电路基板与所述半导体芯片之间，且填满所述电路基板与所述半导体芯片之间的间隙。
2.根据权利要求1所述的半导体封装结构，其特征在于：所述第二侧壁部的表面为倾斜平面或曲面。
3.根据权利要求1所述的半导体封装结构，其特征在于：所述第二侧壁部与所述第一侧壁部所呈的角度及所述第二侧壁部于所述半导体芯片的正面所呈的角度均为91°～160°。
4.根据权利要求1至3中任一项所述的半导体封装结构，其特征在于：所述底部填充胶完全覆盖所述第二侧壁部，且覆盖部分所述第一侧壁部。
5.根据权利要求4所述的半导体封装结构，其特征在于：所述半导体封装结构还包括焊料凸块，所述焊料凸块位于所述半导体芯片与所述电路基板之间，以将所述半导体芯片与所述电路基板电连接。
6.一种半导体封装结构的制备方法，其特征在于，所述半导体封装结构的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆内形成有若干个半导体芯片；
2)于所述晶圆的正面形成焊料凸块，所述焊料凸块与所述半导体芯片电连接；
3)自所述晶圆的正面对所述晶圆进行第一切割，以在所述半导体芯片之间形成第一沟槽，所述第一沟槽的侧壁与所述晶圆的正面及所述第一沟槽的底部均呈非直角；
4)依据所述第一沟槽继续对所述晶圆向下进行切割，以将所述半导体芯片切割分离；
5)提供一电路基板，所述电路基板的上表面设有连接焊垫；
6)将所述半导体芯片正面朝下装设于所述电路基板的上表面，所述半导体芯片经由所述焊料凸块与所述连接焊垫电连接；
7)于所述半导体芯片与所述电路基板之间填充底部填充胶，所述底部填充胶填满所述半导体芯片与所述电路基板之间的间隙。
7.根据权利要求6所述的半导体封装结构的制备方法，其特征在于：步骤3)中形成的所述第一沟槽的侧壁为倾斜平面或曲面。
8.根据权利要求7所述的半导体封装结构的制备方法，其特征在于：步骤3)中，将所述晶圆的背面贴置于切割蓝膜的表面，使用梯形刀自所述晶圆的正面对所述晶圆进行第一切割，形成的所述第一沟槽为倒梯形沟槽。
9.根据权利要求6所述的半导体封装结构的制备方法，其特征在于：步骤4)中，依据所述第一沟槽继续对所述晶圆向下进行切割以将所述半导体芯片切割分离的具体方法为：依据所述第一沟槽继续对所述晶圆向下进行第二切割，以在所述第一沟槽的正下方形成与所述第一沟槽相连通的第二沟槽；所述第二沟槽自所述第一沟槽的底部延伸至所述晶圆的背面，以将所述半导体芯片切割分离。
10.根据权利要求6所述的半导体封装结构的制备方法，其特征在于：步骤4)中，依据所述第一沟槽继续对所述晶圆向下进行切割以将所述半导体芯片切割分离包括如下步骤：
4-1)依据所述第一沟槽继续对所述晶圆向下进行第二切割，以在所述第一沟槽的正下方形成与所述第一沟槽相连通的第二沟槽；
4-2)依据所述第二沟槽继续对所述晶圆进行第三切割，以在所述第二沟槽的正下方形成与所述第二沟槽相连通的第三沟槽，所述第三沟槽自所述第二沟槽的底部延伸至所述晶圆的背面，以将所述半导体芯片切割分离。
11.根据权利要求10所述的半导体封装结构的制备方法，其特征在于：所述第三沟槽的宽度小于所述第二沟槽的宽度。
12.根据权利要求9至11中任一项所述的半导体封装结构的制备方法，其特征在于：所述第二沟槽的宽度等于所述第一沟槽底部的宽度。
CN201710954761.4A 2017-10-13 2017-10-13 半导体封装结构及其制备方法 Active CN107887350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710954761.4A CN107887350B (zh) 2017-10-13 2017-10-13 半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710954761.4A CN107887350B (zh) 2017-10-13 2017-10-13 半导体封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN107887350A CN107887350A (zh) 2018-04-06
CN107887350B true CN107887350B (zh) 2024-04-26

Family

ID=61781371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954761.4A Active CN107887350B (zh) 2017-10-13 2017-10-13 半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107887350B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901256B2 (en) * 2021-08-31 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, semiconductor package, and methods of manufacturing the same
CN117529801A (zh) * 2021-09-28 2024-02-06 华为技术有限公司 芯片封装结构及其封装方法、通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201322391A (zh) * 2011-11-16 2013-06-01 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
CN103594441A (zh) * 2012-08-14 2014-02-19 台湾积体电路制造股份有限公司 半导体封装件及其制造方法
TW201546954A (zh) * 2014-01-28 2015-12-16 台灣積體電路製造股份有限公司 半導體裝置的結構及其製造方法
CN207250495U (zh) * 2017-10-13 2018-04-17 中芯长电半导体（江阴）有限公司 半导体封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201322391A (zh) * 2011-11-16 2013-06-01 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
CN103594441A (zh) * 2012-08-14 2014-02-19 台湾积体电路制造股份有限公司 半导体封装件及其制造方法
TW201546954A (zh) * 2014-01-28 2015-12-16 台灣積體電路製造股份有限公司 半導體裝置的結構及其製造方法
CN207250495U (zh) * 2017-10-13 2018-04-17 中芯长电半导体（江阴）有限公司 半导体封装结构

Also Published As

Publication number Publication date
CN107887350A (zh) 2018-04-06

Similar Documents

Publication Publication Date Title
US11652038B2 (en) Semiconductor package with front side and back side redistribution structures and fabricating method thereof
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
US9793187B2 (en) 3D packages and methods for forming the same
US8749077B2 (en) Three-dimensional integrated circuit (3DIC)
KR101389257B1 (ko) 칩-온-웨이퍼 구조 및 이를 제조하는 방법
CN107039366B (zh) 半导体器件结构及其形成方法
TW201818520A (zh) 半導體封裝及其製作方法
US20150262919A1 (en) Structure and method of packaged semiconductor devices with qfn leadframes having stress-absorbing protrusions
CN113078126A (zh) 半导体封装及其制造方法
KR20220081036A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN107887350B (zh) 半导体封装结构及其制备方法
KR101982905B1 (ko) 반도체 패키지 및 그 제조 방법
US9515007B2 (en) Substrate structure
KR101824727B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US10755993B2 (en) Electrical connection structure, semiconductor package and method of forming the same
CN105261568A (zh) 中介基板的制法
US20140084455A1 (en) Semiconductor package and fabrication method thereof
CN207250495U (zh) 半导体封装结构
JP6018672B1 (ja) 半導体装置とその製造方法
US20230402339A1 (en) Molding Structures for Integrated Circuit Packages and Methods of Forming the Same
CN213546309U (zh) 芯片封装结构
US20230387063A1 (en) Integrated circuit package and method of forming same
CN211088247U (zh) 半导体芯片封装结构
TWI381508B (zh) 半導體封裝裝置、半導體封裝結構及其製法
KR101753519B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

GR01 Patent grant
GR01 Patent grant