CN112102763B - 显示装置及其绑定测试方法 - Google Patents

显示装置及其绑定测试方法 Download PDF

Info

Publication number
CN112102763B
CN112102763B CN202011061513.5A CN202011061513A CN112102763B CN 112102763 B CN112102763 B CN 112102763B CN 202011061513 A CN202011061513 A CN 202011061513A CN 112102763 B CN112102763 B CN 112102763B
Authority
CN
China
Prior art keywords
pin
electrically connected
transistor
potential
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011061513.5A
Other languages
English (en)
Other versions
CN112102763A (zh
Inventor
吴瀚
巩厚富
梁帝
李涛
刘畅
梁振华
黄杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202011061513.5A priority Critical patent/CN112102763B/zh
Publication of CN112102763A publication Critical patent/CN112102763A/zh
Application granted granted Critical
Publication of CN112102763B publication Critical patent/CN112102763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供了一种显示装置及其绑定测试方法，降低了引脚形成工艺难度和引脚之间离子迁移风险。显示装置包括显示面板、覆晶薄膜和印制电路板，覆晶薄膜包括柔性线路板和驱动芯片；驱动芯片包括芯片测试引脚；柔性线路板包括功能引脚和浮接引脚，功能引脚用于传输显示面板显示画面所需信号或传输驱动芯片工作所需信号；芯片测试引脚通过浮接引脚引出到柔性线路板；至少一个浮接引脚位于相邻两个功能引脚之间；在非测试阶段，浮接引脚处于高阻抗状态或信号输出状态，浮接引脚处于信号输出状态时，浮接引脚输出的信号所具有的电位大于第一电位V1且小于第二电位V2，第一电位V1和第二电位V2分别为与浮接引脚相邻的两个功能引脚的电位。

Description

显示装置及其绑定测试方法
【技术领域】
本发明涉及显示技术领域，尤其涉及一种显示装置及其绑定测试方法。
【背景技术】
覆晶薄膜(Chip On Film，COF)是指将驱动芯片固定在柔性线路板上晶粒软膜，该种结构广泛应用在众多类型的显示装置中。将驱动芯片绑定在柔性线路板上之后，为了对驱动芯片的绑定情况进行测试，驱动芯片需要预留部分引脚作为芯片测试引脚，该部分芯片测试引脚通过线路板测试引脚引出到覆晶薄膜的柔性线路板上，在测试过程中，向线路板测试引脚提供测试信号，通过对芯片测试引脚的电位情况进行检测，以判断驱动芯片是否绑定良好。
然而，在测试结束之后，线路板测试引脚会作为无用引脚闲置在柔性线路板上，由于线路板测试引脚数量较多，那么，在引脚设置空间有限的情况下，就只能减小引脚之间的间距，或是减小引脚的宽度，这样不仅会导致引脚形成工艺难度的增大，还会增大引脚之间离子迁移的风险。
【发明内容】
有鉴于此，本发明实施例提供了一种显示装置及其绑定测试方法，用以对覆晶薄膜的引脚进行合理化设计，不仅降低了引脚形成工艺的难度，还降低了引脚之间离子迁移的风险。
一方面，本发明实施例提供了一种显示装置，包括显示面板、覆晶薄膜和印制电路板，所述覆晶薄膜包括柔性线路板、以及固定在所述柔性线路板上的驱动芯片，所述柔性线路板连接在所述显示面板和所述印制电路板之间；
所述驱动芯片包括芯片测试引脚；
所述柔性线路板包括功能引脚和浮接引脚，所述功能引脚用于传输所述显示面板显示画面所需的信号，或者所述功能引脚用于传输所述驱动芯片工作所需的信号；所述芯片测试引脚通过所述浮接引脚引出到所述柔性线路板；
在所述功能引脚的排布方向上，至少一个所述浮接引脚位于相邻两个所述功能引脚之间；
在非测试阶段，所述浮接引脚处于高阻抗状态或处于信号输出状态，当所述浮接引脚处于信号输出状态时，所述浮接引脚输出的信号所具有的电位大于第一电位V1且小于第二电位V2，其中，所述第一电位V1和所述第二电位V2分别为与所述浮接引脚相邻的两个所述功能引脚的电位。
另一方面，本发明实施例提供了一种显示装置的绑定测试方法，用于测试上述显示装置，包括：
在测试阶段，向浮接引脚提供测试信号，根据芯片测试引脚的电位情况对驱动芯片的绑定情况进行检测；
在非测试阶段，控制所述浮接引脚处于高阻抗状态或处于信号输出状态，当所述浮接引脚处于信号输出状态时，所述浮接引脚输出信号所具有的电位大于第一电位V1且小于第二电位V2，其中，所述第一电位V1和所述第二电位V2分别为与所述浮接引脚相邻的两个所述功能引脚的电位。
上述技术方案中的一个技术方案具有如下有益效果：
在本发明实施例所提供的显示装置中，浮接引脚位于相邻两个功能引脚之间，并且，在非测试阶段，浮接引脚可以处于高阻抗状态，也可以处于信号输出状态。当浮接引脚处于高阻抗状态时，浮接引脚上不具有电位，结合上述对现有技术的分析，浮接引脚可以复用为现有技术中相邻两个功能引脚7之间设置的虚拟引脚，也就是说，浮接引脚用于在测试阶段传输测试信号，在非测试阶段充当虚拟引脚使用，从而也就无需再在相邻两个功能引脚之间设置额外的虚拟引脚了，在很大程度上减少了柔性线路板上所需设置的引脚的数量，在引脚设置空间一定的情况下，就可以增大引脚之间的间距、以及增大引脚的宽度，从而降低了引脚形成工艺的难度，而且，对引脚之间的间距增大，还能减小引脚间离子的迁移速率，从而改善离子迁移现象。
而当浮接引脚处于信号输出状态时，可以根据与浮接引脚相邻的两个功能引脚的电位大小，对浮接引脚所输出的信号的电位进行相应调整，使其位于相邻两个功能引脚的电位之间，从而利用浮接引脚有效减小了相邻引脚之间的跨压，更大程度地改善或是避免了引脚之间的离子迁移现象。
可见，采用本发明实施例所提供的显示装置，基于浮接引脚的设置方式，减小了覆晶薄膜的柔性线路板中所需设置的引脚的数量，不仅降低了引脚形成工艺的难度。提高了制作工艺的可靠性，还有效改善了相邻引脚之间的离子迁移现象，降低了相邻引脚间产生导电细丝的风险，进而提高了相邻引脚之间绝缘的可靠性。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中显示装置的一种结构示意图；
图2为现有技术中柔性线路板的一种引脚结构示意图；
图3为本发明实施例所提供的显示装置的结构示意图；
图4为本发明实施例所提供的柔性线路板的引脚结构示意图；
图5为本发明实施例所提供的柔性线路板的另一种引脚结构示意图；
图6为现有技术中控制电路的结构示意图；
图7为本发明实施例所提供的控制电路的结构示意图；
图8为本发明实施例所提供的控制电路的另一种结构示意图；
图9为本发明实施例所提供的浮接引脚的设置位置示意图；
图10为本发明实施例所提供的浮接引脚的另一种设置位置示意图；
图11为本发明实施例所提供的绑定测试方法的流程图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二来描述晶体管、二极管，但这些晶体管、二极管不应限于这些术语，这些术语仅用来将晶体管、二极管彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一晶体管也可以被称为第二晶体管，类似地，第二晶体管也可以被称为第一晶体管。
取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
在阐述本发明实施例所提供的技术方案之前，本发明首先对现有技术中存在的问题进行说明：
如图1和图2所示，图1为现有技术中显示装置的一种结构示意图，图2为现有技术中柔性线路板的一种引脚结构示意图，显示装置包括显示面板1′、印制电路板2′、以及连接在显示面板1′与印制电路板2′之间的覆晶薄膜3′。其中，覆晶薄膜3′包括柔性线路板4′和驱动芯片5′，柔性线路板4′上设有功能引脚6′，功能引脚6′与显示面板1′上的引脚绑定，用于传输显示面板1′显示画面所需的信号，或，功能引脚6′与印制电路板2′上的引脚绑定，用于传输显示面板1′显示画面所需的信号。
以图1所示的功能引脚6′与显示面板1′上的引脚绑定为例，在显示面板1′的引脚与功能引脚6′的对位过程中，受到对位精度的影响，可能会导致显示面板1′的引脚和与其对应的功能引脚6′错开，而绑定在了其他的功能引脚6′上，这就会导致显示面板1′的引脚接收错误的信号，对显示面板1′的正常显示造成影响。
为此，柔性线路板4′上还设有虚拟引脚7′，虚拟引脚7′位于相邻两个功能引脚6′之间，且虚拟引脚7′处于高阻抗状态。这样，即使显示面板1′上的引脚绑定位置偏移，导致绑定在了虚拟引脚7′上，由于虚拟引脚7′无法为其传输信号，因此也不会对显示产生较大影响。
此外，为实现对驱动芯片5′的绑定情况进行测试，覆晶薄膜3′还包括芯片测试引脚8′和线路板测试引脚9′，芯片测试引脚8′设置在驱动芯片5′上，通过线路板测试引脚9′引出到柔性线路板4′上。在测试过程中时，向线路板测试引脚9′提供测试信号，通过根据芯片测试引脚8′的电位检测情况，对驱动芯片5′的绑定情况进行检测。
在测试结束之后，线路板测试引脚9′作为无用引脚闲置在柔性线路板4′上。由于线路板测试引脚9′数量较多，导致柔性线路板4′上所需设置的功能引脚6′、虚拟引脚7′和线路板测试引脚9′的总数量就较多，那么，在有限的引脚设置空间内，就只能压缩引脚之间的间距或是减小引脚的宽度，从而增大了引脚形成工艺的难度。而且，压缩引脚之间的间距，还会增大引脚间发生离子迁移的风险，使引脚之间形成导电细丝13′，影响引脚之间的绝缘性能。
此外，在现有技术中，测试结束之后，线路板测试引脚9′作为无用引脚闲置时，还需向其提供接地信号，使其一直处于固定的接地电位，这样一来，如果线路板测试引脚9′旁边设置的功能引脚6′用于提供低电位，这两个引脚之间的跨压就会较大，导致这两个引脚之间发生离子迁移的风险更高。
为解决上述问题，本发明实施例提供了一种显示装置，如图3和图4所示，图3为本发明实施例所提供的显示装置的结构示意图，图4为本发明实施例所提供的柔性线路板的引脚结构示意图，该显示装置包括显示面板1、覆晶薄膜2和印制电路板3，覆晶薄膜2包括柔性线路板4、以及固定在柔性线路板4上的驱动芯片5，柔性线路板4连接在显示面板1和印制电路板3之间。
驱动芯片5包括芯片测试引脚6，柔性线路板4包括功能引脚7和浮接引脚8，功能引脚7与显示面板1上的引脚绑定，用于传输显示面板1显示画面所需的信号，或者，功能引脚7与印制电路板3上的引脚绑定，用于传输驱动芯片5工作所需的信号；芯片测试引脚6通过浮接引脚8引出到柔性线路板4，并且，在功能引脚7的排布方向上，至少一个浮接引脚8位于相邻两个功能引脚7之间。
在非测试阶段，浮接引脚8处于高阻抗状态或处于信号输出状态，当浮接引脚8处于信号输出状态时，浮接引脚8输出的信号所具有的电位大于第一电位V1且小于第二电位V2，其中，第一电位V1和第二电位V2分别为与浮接引脚8相邻的两个功能引脚7的电位。
首先，需要说明的是，“浮接引脚8”是指既不用于向显示面板1传输显示画面所需信号，也不用于向驱动芯片5传输工作所需信号的引脚，“浮接引脚8”中的“浮接”并非是以引脚上是否具有电位来定义的，在本发明实施例中，在非测试阶段，当浮接引脚8处于高阻抗状态时，浮接引脚8上不具有电位，而当浮接引脚8处于信号输出状态时，浮接引脚8上则具有电位。
其次，需要说明的是，上述“芯片测试引脚6通过浮接引脚8引出到柔性线路板4”具体是指：如图5所示，图5为本发明实施例所提供的柔性线路板的另一种引脚结构示意图，柔性线路板4还包括与浮接引脚8电连接的绑定对位引脚9，当驱动芯片5绑定到柔性线路板4上时，驱动芯片5的芯片测试引脚6与绑定对位引脚9对位绑定。在对驱动芯片5的绑定情况进行测试时，向浮接引脚8提供测试信号，测试信号经由浮接引脚8传输至绑定对位引脚9，如果驱动芯片5绑定良好，那么，驱动芯片5的芯片测试引脚6与绑定对位引脚9之间也绑定良好，测试信号就能进一步经由绑定对位引脚9传输至芯片测试引脚6中，如果驱动芯片5的绑定出现了问题，那么，驱动芯片5的芯片测试引脚6与绑定对位引脚9之间的绑定也会出现问题，测试信号无法经由绑定对位引脚9传输至与其对应的芯片测试引脚6上。可见，通过对芯片测试引脚6的电位情况进行检测，可以判断驱动芯片5是否绑定良好。
在本发明实施例所提供的显示装置中，浮接引脚8位于相邻两个功能引脚7之间，并且，在非测试阶段，浮接引脚8可以处于高阻抗状态，也可以处于信号输出状态。当浮接引脚8处于高阻抗状态时，浮接引脚8上不具有电位，结合上述对现有技术的分析，浮接引脚8可以复用为现有技术中相邻两个功能引脚7之间设置的虚拟引脚，也就是说，浮接引脚8用于在测试阶段传输测试信号，在非测试阶段充当虚拟引脚使用，从而也就无需再在相邻两个功能引脚7之间设置额外的虚拟引脚了，在很大程度上减少了柔性线路板4上所需设置的引脚的数量，在引脚设置空间一定的情况下，就可以增大引脚之间的间距、以及增大引脚的宽度，从而降低了引脚形成工艺的难度，而且，对引脚之间的间距增大，还能减小引脚间离子的迁移速率，从而改善离子迁移现象。
而当浮接引脚8处于信号输出状态时，可以根据与浮接引脚8相邻的两个功能引脚7的电位大小，对浮接引脚8所输出的信号的电位进行相应调整，使其位于相邻两个功能引脚7的电位之间。示例性的，当相邻的两个功能引脚7分别提供-7V和8V时，浮接引脚8所输出的信号的电位V3满足：-7V＜V3＜8V，此时，V3可以设置为以1V、2V等，从而利用浮接引脚8有效减小了相邻引脚之间的跨压，更大程度地改善或是避免了引脚之间的离子迁移现象。
可见，采用本发明实施例所提供的显示装置，基于浮接引脚8的设置方式，减小了覆晶薄膜2的柔性线路板4中所需设置的引脚的数量，不仅降低了引脚形成工艺的难度。提高了制作工艺的可靠性，还有效改善了相邻引脚之间的离子迁移现象，降低了相邻引脚间产生导电细丝的风险，进而提高了相邻引脚之间绝缘的可靠性。
可选地，芯片测试引脚通过控制电路与检测端口电连接，芯片测试引脚通过控制电路将其电位情况反馈至检测端口，通过对检测端口的信号进行检测，以判断芯片测试引脚的电位情况。
在现有技术中，结合图1，如图6所示，图6为现有技术中控制电路的结构示意图，控制电路10′包括电阻11′，当芯片测试引脚8′输入高电平时，检测端口12′也输出高电平，而当向芯片测试引脚8′不输入信号或是输入低电平时，电阻11′会作为下拉电阻将检测端口12′输出的信号下拉至接地电位。可见，基于现有的控制电路10′的电路结构，在测试结束之后，芯片测试引脚8′无法处于浮接状态，否则就会使得控制电路10′一直处于工作状态，进而使检测端口12′持续输出接地电位。因此，在现有技术中，只能将芯片测试引脚8′置于接地电位，从而使得线路板测试引脚9′也只能置于接地电位，因而无法实现与虚拟引脚7′的复用。
而在本发明实施例中，可选地，如图7所示，图7为本发明实施例所提供的控制电路的结构示意图，芯片测试引脚6通过控制电路10与检测端口11电连接，控制电路10用于控制芯片测试引脚6在非测试阶段处于高阻抗状态，此时，与芯片测试引脚6电连接的浮接引脚8在非测试阶段也就处于了高阻抗状态，从而实现浮接引脚8复用为功能引脚7之间的虚拟引脚。
进一步地，请再次参见图7，控制电路10包括三态门12、第一晶体管13和第二晶体管14，并且，第一晶体管13和第二晶体管14的类型相反。其中，三态门12的使能控制端与使能控制信号线ENB电连接，三态门12的输入端与芯片测试引脚6电连接，三态门12的输出端与第一节点N1电连接；第一晶体管13的栅极与第一节点N1电连接，第一晶体管13的第一极与第一固定电位信号线PF1电连接，第一晶体管13的第二极与检测端口11电连接，其中，第一固定电位信号线PF1提供的第一固定电位VPF1可为高电位；第二晶体管14的栅极与第一节点N1电连接，第二晶体管14的第一极与第二固定电位信号线PF2电连接，第二晶体管14的第二极与检测端口11电连接，其中，第二固定电位信号线PF2提供的第二固定电位VPF2可为低电位。
具体地，以图7所示的第一晶体管13为P型晶体管，第二晶体管14为N型晶体管为例，结合表1，当芯片测试引脚6接收高电平，且使能控制信号线ENB提供使能信号时，三态门12开启，芯片测试引脚6与第一节点N1之间的信号传输通路导通，此时，第一节点N1为高电平，第一晶体管13在高电平的作用下截止，第二晶体管14在高电平的作用下导通，第二固定电位信号线PF2提供的第二固定电位VPF2经由导通的第二晶体管14传输至检测端口11，使检测端口11输出第二固定电位VPF2。
当芯片测试引脚6接收低电平，且使能控制信号线ENB提供使能信号时，三态门12开启，芯片测试引脚6与第一节点N1之间的信号传输通路导通，此时，第一节点N1为低电平，第一晶体管13在低电平的作用下导通，第二晶体管14在低电平的作用下截止，第一固定电位信号线PF1提供的第一固定电位VPF1经由导通的第一晶体管13传输至检测端口11，使检测端口11输出第一固定电位VPF1。
当芯片测试引脚6处于高阻抗状态、且使能控制信号线ENB提供非使能信号时，三态门12截止，第一晶体管13和第二晶体管14截止，使检测端口11也处于高阻抗状态。
当芯片测试引脚6接收高电平，且使能控制信号线ENB提供非使能信号时，三态门12截止，第一晶体管13和第二晶体管14截止，检测端口11处于高阻抗状态。
当芯片测试引脚6接收低电平，且使能控制信号线ENB提供非使能信号时，三态门12截止，第一晶体管13和第二晶体管14截止，检测端口11处于高阻抗状态。
芯片测试引脚 ENB 第一晶体管 第二晶体管 检测端口
H 1 OFF ON V<sub>PF2</sub>
L 1 ON OFF V<sub>PF1</sub>
Floating 0 OFF OFF Floating
H 0 OFF OFF Floating
L 0 OFF OFF Floating
表1
可见，基于上述输入三态口的电路结构，芯片测试引脚6即可作为输入引脚，也可作为高阻抗引脚。在测试阶段，通过控制三态门12开启，若检测到检测检测端口11输出有第二固定电位VPF2或第一固定电位VPF1时，说明芯片测试引脚6能够正常接收测试信号，进而说明驱动芯片5绑定良好，若检测到检测检测端口11没有电位输出，则说明芯片测试引脚6没有接收到测试信号，进而说明驱动芯片5的绑定出现了问题。在非测试阶段，通过控制三态门12截止，可以使在芯片测试引脚6处于高阻抗状态时，控制电路10不工作，使检测端口11也为高阻抗状态，从而能够实现在非测试阶段令芯片测试引脚6和浮接引脚8处于高阻抗状态，实现浮接引脚8和虚拟引脚的复用。
进一步地，请再次参见图7，控制电路10还包括第一二极管15和第二二极管16，其中，第一二极管15的正极与第一节点N1电连接，第一二极管15的负极与第一固定电位信号线PF1电连接；第二二极管16的正极与第二固定电位信号线PF2电连接，第二二极管16的负极与第一节点N1电连接。
当控制电路10正常工作时，第一二极管15和第二二极管16处于高阻态，不影响电路正常工作，当控制电路10出现异常过压并达到其击穿电压时，第一二极管15和第二二极管16迅速由高阻态变为低阻态，给瞬间电流提供低阻抗导通路径，同时把异常高压箝制在一个安全水平之内，保护线路安全，当异常过压消失后，第一二极管15和第二二极管16重新恢复至高阻态。可见，通过设置第一二极管15和第二二极管16，可以保证控制电路10进行保护，提高了控制电路10工作的可靠性。
可选地，如图8所示，图8为本发明实施例所提供的控制电路的另一种结构示意图，芯片测试引脚6通过控制电路10与检测端口11电连接，控制电路10用于控制芯片测试引脚6在非测试阶段处于高阻抗状态或处于信号输出状态，此时，与芯片测试引脚6电连接的浮接引脚8在非测试阶段也就处于了高阻抗状态或信号输出状态。当浮接引脚8处于高阻抗状态时，能够实现浮接引脚8与虚拟引脚的复用，当浮接引脚8处于信号输出状态时，能够利用浮接引脚8减小引脚间的跨压，从而对引脚间的离子迁移现象进行有效改善。
进一步地，请再次参见图8，控制电路10包括三态门12、第一晶体管13和第二晶体管14，并且，第一晶体管13和第二晶体管14的类型相反。其中，三态门12的使能控制端与使能控制信号线ENB电连接，三态门12的输入端与芯片测试引脚6电连接，第一三态门12的输出端与检测端口11电连接；第一晶体管13的栅极与检测端口11电连接，第一晶体管13的第一极与第一固定电位信号线PF1电连接，第一晶体管13的第二极与芯片测试引脚6电连接，其中，第一固定电位信号线PF1所提供的第一固定电位VPF1可为高电位；第二晶体管14的栅极与检测端口11电连接，第二晶体管14的第一极与第二固定电位信号线PF2电连接，第二晶体管14的第二极与芯片测试引脚6电连接，其中，第二固定电位信号线PF2所提供的第二固定电位VPF2可为低电位。
具体地，以图8所示的第一晶体管13为P型晶体管，第二晶体管14为N型晶体管为例，结合表2，当芯片测试引脚6接收高电平，且使能控制信号线ENB提供使能信号时，三态门12开启，第一晶体管13和第二晶体管14截止，高电平经由三态门12传输至检测端口11，使检测端口11输出高电平。
当芯片测试引脚6接收低电平，且使能控制信号线ENB提供使能信号时，三态门12开启，第一晶体管13和第二晶体管14截止，低电平经由三态门12传输至检测端口11，使检测端口11输出低电平。
当芯片测试引脚6处于高阻抗状态，且使能控制信号线ENB提供非使能信号时，三态门12截止，第一晶体管13和第二晶体管14截止，使检测端口11也处于高阻抗状态。
当检测端口11接收高电平，且使能控制信号线ENB提供非使能信号时，三态门12截止，第一晶体管13在高电平的作用下截止，第二晶体管14在高电平的作用下导通，第二固定电位信号线PF2提供的第二固定电位VPF2经由导通的第二晶体管14传输至芯片测试引脚6，使芯片测试引脚6和浮接引脚8输出第二固定电位VPF2。
当检测端口11接收低电平，且使能控制信号线ENB提供非使能信号时，三态门12截止，第一晶体管13在低电平的作用下导通，第二晶体管14在低电平的作用下截止，第一固定电位信号线PF1提供的第一固定电位VPF1经由导通的第一晶体管13传输至芯片测试引脚6，使芯片测试引脚6和浮接引脚8输出第一固定电位VPF1。
当检测端口11接收脉冲信号，且使能控制信号线ENB提供非使能信号时，三态门12截止，第一晶体管13和第二晶体管14在脉冲信号的作用下交替导通，分时将第一固定电位信号线PF1提供的第一固定电位VPF1和第二固定电位信号线PF2提供的第二固定电位VPF2传输至芯片测试引脚6，使芯片测试引脚6和浮接引脚8输出脉冲信号。
当检测端口11处于高阻抗状态，且使能控制信号线ENB提供使能信号时，三态门12截止，第一晶体管13和第二晶体管14截止，使芯片测试引脚6和浮接引脚8也处于高阻抗状态。
Figure GDA0003532127420000121
表2
可见，基于上述双向三态I/O口的电路结构，芯片测试引脚6即可作为输入引脚，也可作为高阻抗引脚，还可作为输出引脚。在测试阶段，通过控制三态门12开启，若检测到检测检测端口11输出有高电平或低电平，说明芯片测试引脚6能够正常接收测试信号，进而说明驱动芯片5绑定良好，若检测到检测检测端口11没有信号输出，则说明芯片测试引脚6没有接收到测试信号，进而说明驱动芯片5的绑定出现了问题。在非测试阶段，通过控制三态门12截止，可以使控制电路10不工作，此时，检测端口11和芯片测试引脚6可同时处于高阻抗状态，从而能够实现浮接引脚8和虚拟引脚的复用。或者，在非测试阶段，通过控制三态门12截止，还可以使芯片测试引脚6和浮接引脚8作为输出引脚用于输出信号，通过将浮接引脚8所输出信号具有的电位置于相邻两个功能引脚7的电位之间，可以利用浮接引脚8减小相邻引脚之间的跨压，对引脚之间存在的离子迁移现象有效改善。
进一步地，请再次参见图8，控制电路10还包括第一二极管15和第二二极管16，其中，第一二极管15的正极与检测端口11电连接，第一二极管15的负极与第一固定电位信号线PF1电连接，第二二极管16的正极与第二固定电位信号线PF2电连接，第二二极管16的负极与检测端口11电连接。
当控制电路10正常工作时，第一二极管15和第二二极管16处于高阻态，不影响电路正常工作，当控制电路10出现异常过压并达到其击穿电压时，第一二极管15和第二二极管16迅速由高阻态变为低阻态，给瞬间电流提供低阻抗导通路径，同时把异常高压箝制在一个安全水平之内，保护线路安全，当异常过压消失后，第一二极管15和第二二极管16重新恢复至高阻态。可见，通过设置第一二极管15和第二二极管16，可以保证控制电路10进行保护，提高了控制电路10工作的可靠性。
可选地，第一电位V1为固定高电位，第二电位V2为固定低电位，此时，与浮接引脚8相邻的两个功能引脚7可以为提供VGH、VFL信号的引脚、也可以为提供PVDD、PVEE信号的引脚，对于该部分功能引脚7来说，两个功能引脚7的电位相反，因而这两个功能引脚7之间具有较大的跨压，因而导致离子迁移现象更为明显。通过令浮接引脚8位于这两个功能引脚7之间，并对浮接引脚8输出信号的电位进行调整，使其置于第一电位V1和第二电位V2之间，可以对相邻引脚之间的跨压进行有效改善，更大程度地改善离子迁移现象。
可选地，如图9所示，图9为本发明实施例所提供的浮接引脚的设置位置示意图，功能引脚7包括面板功能引脚17，面板功能引脚17与位于显示面板1的第一引脚18电连接，第一引脚18用于传输显示面板1显示画面所需的信号；至少一个浮接引脚8位于相邻两个面板功能引脚17之间。
可以理解的是，请再次参见图9，柔性线路板4包括面板绑定区域19，面板绑定区域19位于柔性线路板4靠近显示面板1的一侧，在面板绑定区域19，柔性线路板4上的面板功能引脚17与显示面板1的第一引脚18对位绑定，面板功能引脚17用于向第一引脚18传输显示面板1显示画面所需的信号。
通过令至少一个浮接引脚8位于相邻两个面板功能引脚17之间，相邻的面板功能引脚17之间也就无需再设置虚拟引脚，节省了这部分虚拟引脚所占用的空间，从而能够增大面板绑定区域19中相邻引脚之间的间距以及引脚的宽度，不仅能降低引脚形成工艺的难度，还能降低引脚间发生离子迁移的风险。
需要说明的是，当浮接引脚8的数量远大于面板功能引脚17的数量时，请再次参见图9，可以在相邻两个面板功能引脚17之间设置多个浮接引脚8，当浮接引脚8与面板功能引脚17的数量相近时，可以在相邻两个面板功能引脚17之间仅设置一个浮接引脚8。
或者，如图10所示，图10为本发明实施例所提供的浮接引脚8的另一种设置位置示意图，功能引脚7包括电路板功能引脚20，电路板功能引脚20与位于印制电路板3的第二引脚21电连接，第二引脚21用于传输驱动芯片5工作所需的信号；至少一个浮接引脚8位于相邻两个电路板功能引脚20之间。
可以理解的是，请再次参见图10，柔性线路板4包括线路板绑定区域22，线路板绑定区域22位于柔性线路板4靠近印制电路板3的一侧，在线路板绑定区域22，柔性线路板4上的线路板功能引脚20与印制电路板3的第二引脚21对位绑定，线路板功能引脚20用于向第二引脚21传输驱动芯片5工作所需的信号。
通过令至少一个浮接引脚8位于相邻两个线路板功能引脚20之间，相邻的线路板功能引脚20之间也就无需再设置虚拟引脚，减小了线路板绑定区域22所需设置的引脚的数量，从而能够增大线路板绑定区域22中相邻引脚之间的间距以及引脚的宽度，不仅能降低引脚形成工艺的难度，还能降低引脚间发生离子迁移的风险。
需要说明的是，当浮接引脚8的数量远大于线路板功能引脚20的数量时，可以在相邻两个线路板功能引脚20之间设置多个浮接引脚8，当浮接引脚8与线路板功能引脚20的数量相近时，请再次参见图10，可以在相邻两个线路板功能引脚20之间仅设置一个浮接引脚8。
此外，还需要说明的是，由于柔性线路板4上通常设置有多个浮接引脚8，在本发明实施例中，在非测试时段，可以对不同的浮接引脚8的状态进行不同的调整，例如，可以使部分浮接引脚8处于高阻抗状态，而令其他部分浮接引脚8处于信号输出状态。并且，当多个浮接引脚8处于信号输出状态时，不同浮接引脚8输出信号所具有的电位也可根据与各浮接引脚8相邻的功能引脚7的电位进行不同的设置，例如，假设相邻的三个功能引脚7的电位分别为-7V、8V、3V，那么，位于-7V、8V的两个功能引脚7之间的浮接引脚8可输出1V，而位于8V、3V的两个功能引脚7之间的浮接引脚8可输出4V，或者，位于-7V、8V的两个功能引脚7之间的浮接引脚8可输出脉冲信号，而位于8V、3V的两个功能引脚7之间的浮接引脚8可输出固定的4V。
基于同一发明构思，本发明实施例还提供了一种显示装置的绑定测试方法，用于测试上述显示装置，如图11所示，图11为本发明实施例所提供的绑定测试方法的流程图，该绑定测试方法包括：
步骤S1：在测试阶段，向浮接引脚8提供测试信号，根据芯片测试引脚6的电位情况对驱动芯片5的绑定情况进行检测。
步骤S2：在非测试阶段，控制浮接引脚8处于高阻抗状态或处于信号输出状态，当浮接引脚8处于信号输出状态时，浮接引脚8输出信号所具有的电位大于第一电位V1且小于第二电位V2，其中，第一电位V1和第二电位V2分别为与浮接引脚8相邻的两个功能引脚7的电位。
结合上述分析，采用本发明实施例所提供的绑定测试方法，在非测试阶段，通过控制浮接引脚8处于高阻抗状态或处于信号输出状态，可以使浮接引脚8复用为功能引脚7之间的虚拟引脚，从而在很大程度上减小了覆晶薄膜2的柔性线路板4中所需设置的引脚的数量，不仅减小了引脚形成工艺的难度，还有效改善了相邻引脚之间的离子迁移现象，降低了相邻引脚之间产生导电细丝的风险，提高了相邻引脚之间绝缘的可靠性。
进一步地，请再次参见图7和表1，芯片测试引脚6通过控制电路10与检测端口11电连接，控制电路10包括：三态门12，三态门12的使能控制端与使能控制信号线ENB电连接，三态门12的输入端与芯片测试引脚6电连接，三态门12的输出端与第一节点N1电连接；第一晶体管13，第一晶体管13的栅极与第一节点N1电连接，第一晶体管13的第一极与第一固定电位信号线PF1电连接，第一晶体管13的第二极与检测端口11电连接；第二晶体管14，第二晶体管14的栅极与第一节点N1电连接，第二晶体管14的第一极与第二固定电位信号线PF2电连接，第二晶体管14的第二极与检测端口11电连接；其中，第一晶体管13和第二晶体管14的类型相反。
基于该种电路结构，在非测试阶段，控制浮接引脚8处于高阻抗状态的过程包括：芯片测试引脚6和浮接引脚8处于高阻抗状态，三态门12在使能控制信号线ENB提供的非使能信号的控制下截止，第一晶体管13和第二晶体管14截止，测试端口处于高阻抗状态。
采用上述测试方法，芯片测试引脚6即可作为输入引脚，也可作为高阻抗引脚。在测试阶段，通过控制三态门12开启，若检测到检测检测端口11输出有第二固定电位VPF2或第一固定电位VPF1时，说明芯片测试引脚6能够正常接收测试信号，进而说明驱动芯片5绑定良好，若检测到检测检测端口11没有电位输出，则说明芯片测试引脚6没有接收到测试信号，进而说明驱动芯片5的绑定出现了问题。在非测试阶段，通过控制三态门12截止，可以使得在芯片测试引脚6处于高阻抗状态时，控制电路10不工作，使检测端口11也为高阻抗状态，从而能够实现在非测试阶段令芯片测试引脚6和浮接引脚8处于高阻抗状态，实现浮接引脚8和虚拟引脚的复用。
或者，请再次参见图8和表2，芯片测试引脚6通过控制电路10与检测端口11电连接，控制电路10包括：三态门12，三态门12的使能控制端与使能控制信号线ENB电连接，三态门12的输入端与芯片测试引脚6电连接，第一三态门12的输出端与检测端口11电连接；第一晶体管13，第一晶体管13的栅极与检测端口11电连接，第一晶体管13的第一极与第一固定电位信号线PF1电连接，第一晶体管13的第二极与检测端口11电连接；第二晶体管14，第二晶体管14的栅极与检测端口11电连接，第二晶体管14的第一极与第二固定电位信号线PF2电连接，第二晶体管14的第二极与检测端口11电连接；其中，第一晶体管13和第二晶体管14的类型相反。
基于上述电路结构，在非测试阶段，控制浮接引脚8处于高阻抗状态的过程包括：芯片测试引脚6和浮接引脚8处于高阻抗状态，三态门12在使能控制信号线ENB提供的非使能信号的控制下截止，第一晶体管13和第二晶体管14截止，使检测端口11处于高阻抗状态；或，检测端口11处于高阻抗状态，三态门12在使能控制信号线ENB提供的非使能信号的控制下截止，第一晶体管13和第二晶体管14截止，使芯片测试引脚6和浮接引脚8处于高阻抗状态。
在非测试阶段，控制浮接引脚8处于信号输出状态的过程包括：检测端口11接收高电平，三态门12在使能控制信号线ENB提供的非使能信号的控制下截止，第二晶体管14在高电平的控制下导通，将第二固定电位信号线PF2提供的第二固定电位传输至芯片测试引脚6，使芯片测试引脚6和浮接引脚8输出第二固定电位；或，检测端口11接收低电平，三态门12在使能控制信号线ENB提供的非使能信号的控制下截止，第一晶体管13在低电平的控制下导通，将第一固定电位信号线PF1提供的第一固定电位传输至芯片测试引脚6，使芯片测试引脚6和浮接引脚8输出第一固定电位；或，检测端口11接收脉冲信号，三态门12在使能控制信号线ENB提供的非使能信号的控制下截止，第一晶体管13和第二晶体管14在脉冲信号的作用下交替导通，分时将第一固定电位信号线PF1提供的第一固定电位和第二固定电位信号线PF2提供的第二固定电位传输至芯片测试引脚6，使芯片测试引脚6和浮接引脚8输出脉冲信号。
采用上述测试方法，芯片测试引脚6即可作为输入引脚，也可作为高阻抗引脚，还可作为输出引脚。在测试阶段，通过控制三态门12开启，若检测到检测检测端口11输出有高电平或低电平，说明芯片测试引脚6能够正常接收测试信号，进而说明驱动芯片5绑定良好，若检测到检测检测端口11没有信号输出，则说明芯片测试引脚6没有接收到测试信号，进而说明驱动芯片5的绑定出现了问题。在非测试阶段，通过控制三态门12截止，可以使控制电路10不工作，此时，检测端口11和芯片测试引脚6可同时处于高阻抗状态，从而能够实现浮接引脚8和虚拟引脚的复用。或者，在非测试阶段，通过控制三态门12截止，还可以使芯片测试引脚6和浮接引脚8作为输出引脚用于输出信号，通过将浮接引脚8所输出信号具有的电位置于相邻两个功能引脚7的电位之间，可以利用浮接引脚8减小相邻引脚之间的跨压，对引脚之间存在的离子迁移现象有效改善。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种显示装置，其特征在于，包括显示面板、覆晶薄膜和印制电路板，所述覆晶薄膜包括柔性线路板、以及固定在所述柔性线路板上的驱动芯片，所述柔性线路板连接在所述显示面板和所述印制电路板之间；
所述驱动芯片包括芯片测试引脚；
所述柔性线路板包括功能引脚和浮接引脚，所述功能引脚用于传输所述显示面板显示画面所需的信号，或者所述功能引脚用于传输所述驱动芯片工作所需的信号；所述芯片测试引脚通过所述浮接引脚引出到所述柔性线路板；
在所述功能引脚的排布方向上，至少一个所述浮接引脚位于相邻两个所述功能引脚之间；
在非测试阶段，所述浮接引脚处于高阻抗状态或处于信号输出状态，当所述浮接引脚处于信号输出状态时，所述浮接引脚输出的信号所具有的电位大于第一电位V1且小于第二电位V2，其中，所述第一电位V1和所述第二电位V2分别为与所述浮接引脚相邻的两个所述功能引脚的电位。
2.根据权利要求1所述的显示装置，其特征在于，所述芯片测试引脚通过控制电路与检测端口电连接，所述控制电路用于控制所述芯片测试引脚在非测试阶段处于高阻抗状态。
3.根据权利要求2所述的显示装置，其特征在于，所述控制电路包括：
三态门，所述三态门的使能控制端与使能控制信号线电连接，所述三态门的输入端与所述芯片测试引脚电连接，所述三态门的输出端与第一节点电连接；
第一晶体管，所述第一晶体管的栅极与所述第一节点电连接，所述第一晶体管的第一极与第一固定电位信号线电连接，所述第一晶体管的第二极与所述检测端口电连接；
第二晶体管，所述第二晶体管的栅极与所述第一节点电连接，所述第二晶体管的第一极与第二固定电位信号线电连接，所述第二晶体管的第二极与所述检测端口电连接；
其中，所述第一晶体管和所述第二晶体管的类型相反。
4.根据权利要求3所述的显示装置，其特征在于，所述控制电路还包括：
第一二极管，所述第一二极管的正极与所述第一节点电连接，所述第一二极管的负极与所述第一固定电位信号线电连接；
第二二极管，所述第二二极管的正极与所述第二固定电位信号线电连接，所述第二二极管的负极与所述第一节点电连接。
5.根据权利要求1所述的显示装置，其特征在于，所述芯片测试引脚通过控制电路与检测端口电连接，所述控制电路用于控制所述芯片测试引脚在非测试阶段处于高阻抗状态或处于信号输出状态。
6.根据权利要求5所述的显示装置，其特征在于，所述控制电路包括：
三态门，所述三态门的使能控制端与使能控制信号线电连接，所述三态门的输入端与所述芯片测试引脚电连接，所述三态门的输出端与所述检测端口电连接；
第一晶体管，所述第一晶体管的栅极与所述检测端口电连接，所述第一晶体管的第一极与第一固定电位信号线电连接，所述第一晶体管的第二极与所述芯片测试引脚电连接；
第二晶体管，所述第二晶体管的栅极与所述检测端口电连接，所述第二晶体管的第一极与第二固定电位信号线电连接，所述第二晶体管的第二极与所述芯片测试引脚电连接；
其中，所述第一晶体管和所述第二晶体管的类型相反。
7.根据权利要求6所述的显示装置，其特征在于，所述控制电路还包括：
第一二极管，所述第一二极管的正极与所述检测端口电连接，所述第一二极管的负极与所述第一固定电位信号线电连接；
第二二极管，所述第二二极管的正极与所述第二固定电位信号线电连接，所述第二二极管的负极与所述检测端口电连接。
8.根据权利要求1所述的显示装置，其特征在于，所述第一电位V1为固定高电位，所述第二电位V2为固定低电位。
9.根据权利要求1所述的显示装置，其特征在于，所述功能引脚包括面板功能引脚，所述面板功能引脚与位于所述显示面板的第一引脚电连接，所述第一引脚用于传输所述显示面板显示画面所需的信号；
至少一个所述浮接引脚位于相邻两个所述面板功能引脚之间。
10.根据权利要求1所述的显示装置，其特征在于，所述功能引脚包括电路板功能引脚，所述电路板功能引脚与位于所述印制电路板的第二引脚电连接，所述第二引脚用于传输所述驱动芯片工作所需的信号；
至少一个所述浮接引脚位于相邻两个所述电路板功能引脚之间。
11.一种显示装置的绑定测试方法，其特征在于，用于测试如权利要求1所述的显示装置，包括：
在测试阶段，向浮接引脚提供测试信号，根据芯片测试引脚的电位情况对驱动芯片的绑定情况进行检测；
在非测试阶段，控制所述浮接引脚处于高阻抗状态或处于信号输出状态，当所述浮接引脚处于信号输出状态时，所述浮接引脚输出信号所具有的电位大于第一电位V1且小于第二电位V2，其中，所述第一电位V1和所述第二电位V2分别为与所述浮接引脚相邻的两个所述功能引脚的电位。
12.根据权利要求11所示的绑定测试方法，其特征在于，所述芯片测试引脚通过控制电路与检测端口电连接，所述控制电路包括：
三态门，所述三态门的使能控制端与使能控制信号线电连接，所述三态门的输入端与所述芯片测试引脚电连接，所述三态门的输出端与第一节点电连接；
第一晶体管，所述第一晶体管的栅极与所述第一节点电连接，所述第一晶体管的第一极与第一固定电位信号线电连接，所述第一晶体管的第二极与所述检测端口电连接；
第二晶体管，所述第二晶体管的栅极与所述第一节点电连接，所述第二晶体管的第一极与第二固定电位信号线电连接，所述第二晶体管的第二极与所述检测端口电连接；
其中，所述第一晶体管和所述第二晶体管的类型相反；
在非测试阶段，控制所述浮接引脚处于高阻抗状态的过程包括：所述芯片测试引脚和所述浮接引脚处于高阻抗状态，所述三态门在所述使能控制信号线提供的非使能信号的控制下截止，所述第一晶体管和所述第二晶体管截止，所述测试端口处于高阻抗状态。
13.根据权利要求11所示的绑定测试方法，其特征在于，所述芯片测试引脚通过控制电路与检测端口电连接，所述控制电路包括：
三态门，所述三态门的使能控制端与使能控制信号线电连接，所述三态门的输入端与所述芯片测试引脚电连接，所述三态门的输出端与所述检测端口电连接；
第一晶体管，所述第一晶体管的栅极与所述检测端口电连接，所述第一晶体管的第一极与第一固定电位信号线电连接，所述第一晶体管的第二极与所述芯片测试引脚电连接；
第二晶体管，所述第二晶体管的栅极与所述检测端口电连接，所述第二晶体管的第一极与第二固定电位信号线电连接，所述第二晶体管的第二极与所述芯片测试引脚电连接；
其中，所述第一晶体管和所述第二晶体管的类型相反；
在非测试阶段，控制所述浮接引脚处于高阻抗状态的过程包括：
所述芯片测试引脚和所述浮接引脚处于高阻抗状态，所述三态门在所述使能控制信号线提供的非使能信号的控制下截止，所述第一晶体管和所述第二晶体管截止，使所述检测端口处于高阻抗状态；
或，所述检测端口处于高阻抗状态，所述三态门在所述使能控制信号线提供的非使能信号的控制下截止，所述第一晶体管和所述第二晶体管截止，使所述芯片测试引脚和所述浮接引脚处于高阻抗状态；
在非测试阶段，控制所述浮接引脚处于信号输出状态的过程包括：
所述检测端口接收高电平，所述三态门在所述使能控制信号线提供的非使能信号的控制下截止，所述第二晶体管在高电平的控制下导通，将所述第二固定电位信号线提供的第二固定电位传输至所述芯片测试引脚，使所述芯片测试引脚和所述浮接引脚输出第二固定电位；
或，所述检测端口接收低电平，所述三态门在所述使能控制信号线提供的非使能信号的控制下截止，所述第一晶体管在低电平的控制下导通，将所述第一固定电位信号线提供的第一固定电位传输至所述芯片测试引脚，使所述芯片测试引脚和所述浮接引脚输出第一固定电位；
或，所述检测端口接收脉冲信号，所述三态门在所述使能控制信号线提供的非使能信号的控制下截止，所述第一晶体管和所述第二晶体管在脉冲信号的作用下交替导通，分时将所述第一固定电位信号线提供的第一固定电位和所述第二固定电位信号线提供的第二固定电位传输至所述芯片测试引脚，使所述芯片测试引脚和所述浮接引脚输出脉冲信号。
CN202011061513.5A 2020-09-30 2020-09-30 显示装置及其绑定测试方法 Active CN112102763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011061513.5A CN112102763B (zh) 2020-09-30 2020-09-30 显示装置及其绑定测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011061513.5A CN112102763B (zh) 2020-09-30 2020-09-30 显示装置及其绑定测试方法

Publications (2)

Publication Number Publication Date
CN112102763A CN112102763A (zh) 2020-12-18
CN112102763B true CN112102763B (zh) 2022-06-17

Family

ID=73784239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011061513.5A Active CN112102763B (zh) 2020-09-30 2020-09-30 显示装置及其绑定测试方法

Country Status (1)

Country Link
CN (1) CN112102763B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113516934B (zh) * 2021-03-17 2023-09-29 合肥维信诺科技有限公司 一种屏体、电路板及显示装置
CN113594220B (zh) * 2021-07-30 2024-05-14 京东方科技集团股份有限公司 显示基板及其测试方法、制备方法、显示装置
CN114446218B (zh) * 2022-03-21 2024-01-30 昆山国显光电有限公司 显示面板和显示装置
CN114863849B (zh) * 2022-04-19 2024-10-15 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN115023030A (zh) * 2022-07-21 2022-09-06 珠海格力智能装备有限公司 印制电路板、印制电路板的检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030083312A (ko) * 2002-04-20 2003-10-30 엘지.필립스 엘시디 주식회사 액정표시장치
KR20070072967A (ko) * 2006-01-03 2007-07-10 삼성전자주식회사 액정 표시 모듈 및 그 구동 방법
CN202434180U (zh) * 2012-01-20 2012-09-12 华映光电股份有限公司 显示面板
CN203705757U (zh) * 2014-03-06 2014-07-09 成都京东方光电科技有限公司 一种显示基板和显示装置
CN105702188A (zh) * 2016-02-05 2016-06-22 昆山龙腾光电有限公司 液晶显示装置及其测试方法
WO2018196473A1 (zh) * 2017-04-28 2018-11-01 南京中电熊猫平板显示科技有限公司 液晶显示面板封装结构及其绑定测试方法
CN109448617A (zh) * 2018-12-24 2019-03-08 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342839B1 (ko) * 2017-04-21 2021-12-24 삼성디스플레이 주식회사 표시모듈 및 표시모듈 검사방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030083312A (ko) * 2002-04-20 2003-10-30 엘지.필립스 엘시디 주식회사 액정표시장치
KR20070072967A (ko) * 2006-01-03 2007-07-10 삼성전자주식회사 액정 표시 모듈 및 그 구동 방법
CN202434180U (zh) * 2012-01-20 2012-09-12 华映光电股份有限公司 显示面板
CN203705757U (zh) * 2014-03-06 2014-07-09 成都京东方光电科技有限公司 一种显示基板和显示装置
CN105702188A (zh) * 2016-02-05 2016-06-22 昆山龙腾光电有限公司 液晶显示装置及其测试方法
WO2018196473A1 (zh) * 2017-04-28 2018-11-01 南京中电熊猫平板显示科技有限公司 液晶显示面板封装结构及其绑定测试方法
CN109448617A (zh) * 2018-12-24 2019-03-08 厦门天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN112102763A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
CN112102763B (zh) 显示装置及其绑定测试方法
US10983618B2 (en) Display substrate and display device
US9985087B2 (en) Display device with panel test circuit
DE102012212890B4 (de) High-Side Schalter
US20200343270A1 (en) Array substrate and display panel
CN101488310B (zh) 检测信号线缺陷的驱动电路及使用该驱动电路的检测方法
US20080316660A1 (en) Electrostatic discharge avoiding circuit
US11966129B2 (en) Display panel static electricity protection device, display panel static electricity protection method, and display device
CN105070239A (zh) 一种液晶显示面板
DE102013107600B4 (de) Anzeigevorrichtung mit spannungssteuerung und ansteuerungsverfahren derselben
US7796367B2 (en) Electrostatic discharge circuit
US20210397053A1 (en) Display panel static electricity protection device, static electricity protection method, and display device
US20120131243A1 (en) Multiplexing pin control circuit for computer system
US20150055259A1 (en) Whole-Chip Esd Protection Circuit and Esd Protection Method
US10983620B2 (en) Touch display module, controlling method, panel and display device
CN109493909B (zh) 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法
US20160293074A1 (en) Display panel, detection circuit, and detection method thereof
KR102449721B1 (ko) 표시 장치 및 표시 장치의 검사 방법
DE102008044411B4 (de) Integrierte Schaltung mit einem Leistungs-MOS-Transistor, System und Verfahren zum Schalten einer Last
CN210091692U (zh) 一种显示面板及装置
KR20170011553A (ko) 테스트 보드 및 이를 포함하는 테스트 시스템
CN109412134A (zh) 一种防呆电路、连接器以及显示装置
US11250754B2 (en) Driving circuit with multiple stage registers performing voltage regulation
US11295693B2 (en) Gate driving circuit, current adjusting method thereof and display device
DE112012007175T5 (de) Prüfsystem mit digitaler Anzeige für ESD-Schutzbaustein

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant