CN112099559A

CN112099559A - 一种内部电源产生电路

Info

Publication number: CN112099559A
Application number: CN202010969609.5A
Authority: CN
Inventors: 管佳伟; 史文婷; 李海松; 易扬波; 张立新
Original assignee: Wuxi Chipown Micro Electronics Ltd
Current assignee: Wuxi Chipown Micro Electronics Ltd
Priority date: 2020-09-15
Filing date: 2020-09-15
Publication date: 2020-12-18
Anticipated expiration: 2040-09-15
Also published as: WO2022057026A1; CN112099559B; US20230205241A1

Abstract

本发明提供了一种内部电源产生电路，包括：第一内部电源产生电路，适于根据外部电源信号生成第一电源信号，所述第一内部电源产生电路包括NMOS管，所述第一电源信号电压低于外部电源电压至少一个NMOS的阈值电压；升压单元，适于将第一电源信号进行升压处理，输出升压信号，所述升压信号电压高于所述第一电源信号电压至少一个NMOS管的阈值电压；自启动反馈电路，适于根据升压信号以及外部电源信号生成输出电压信号，在输出电压信号达到目标电压之前，所述输出电压信号跟随外部电源信号的大小，并在输出电压信号达到目标电压之后，所述输出电压信号保持目标电压的大小。本发明实施例提供的内部电源产生电路，其输出电压能够跟随外部电源。

Description

一种内部电源产生电路

技术领域

本发明涉及电子电路技术领域，具体涉及一种内部电源产生电路。

背景技术

目前，芯片内部电路的低压供电电源一般是通过内部电源产生电路对外部电源进行变压和稳压到目标电压实现。

然而现有的内部电源产生电路在外部电源电压较低时，输出电压比较低，无法使内部电路正常工作。

因此，需要一种新的内部电源产生电路。

发明内容

本发明要解决的问题为：采用NMOS晶体管产生芯片内部电源时，输出电压相对于外部电源存在NMOS晶体管阈值损耗的问题。

为解决上述问题，本发明实施例提供了一种内部电源产生电路，包括：

第一内部电源产生电路，适于根据外部电源信号生成第一电源信号，所述第一内部电源产生电路包括NMOS管，所述第一电源信号电压低于外部电源电压至少一个NMOS的阈值电压；

升压单元，适于将第一电源信号进行升压处理，输出升压信号，所述升压信号电压高于所述第一电源信号电压至少一个NMOS管的阈值电压；

自启动反馈电路，适于根据升压信号以及外部电源信号生成输出电压信号，在输出电压信号达到目标电压之前，所述输出电压信号跟随外部电源信号的大小，并在输出电压信号达到目标电压之后，所述输出电压信号保持目标电压的大小。

可选地，所述自启动反馈电路包括：

自启动镜像电路，适于根据第一升压信号生成第一开启电压，所述第一开启电压在所述输出电压信号达到目标电压信号之前跟随第一升压信号的大小；

反馈输出模块，适于产生输出电压信号，在输出电压信号达到目标电压信号之前，所述输出电压信号跟随外部电源信号的电压大小，在输出电压信号达到目标电压信号之后，所述输出电压信号保持目标电压信号的大小。

可选地，所述自启动反馈电路还包括：钳位二极管，适于在所述第一开启电压达到钳位二极管的钳位电压之后，对第一开启电压进行钳位。

可选地，所述目标电压的最大值等于所述钳位二极管的钳位电压减去NMOS晶体管的阈值电压。

可选地，所述自启动镜像电路包括：自启支路，适于根据升压信号产生偏置电流；偏置支路，适于根据所述升压信号和偏置电流，生成第一开启电压。

可选地，所述自启支路包括：第二PMOS晶体管、第一JFET晶体管以及第二电阻；所述第二PMOS晶体管的源极与所述升压单元的输出端耦接；所述第二PMOS晶体管的栅极和漏极均与第一JFET晶体管的漏极耦接；所述第一JFET晶体管的栅极接地，源极与第二电阻的第一端耦接，第二电阻的第二端接地。

可选地，所述偏置支路包括：第一PMOS晶体管和第二NMOS晶体管；所述第一PMOS晶体管的源极与所述升压单元的输出端耦接，其栅极和第二PMOS晶体管的栅极耦接，其漏极和第二NMOS晶体管的漏极耦接；所述第二NMOS晶体管的栅极和漏极短接并输出第一开启电压。

可选地，所述自启动镜像电路包括n型结型场效应管，所述n型结型场效应管的基极接地。

可选地，所述反馈输出模块包括：输出模块，适于形成输出电压信号；稳压模块，适于在所述输出电压信号达到目标电压之后，对所述输出电压信号进行稳压，使其保持在目标电压大小稳定输出；以及参考电压输出模块，适于提供参考电压。

可选地，所述参考电压输出模块包括第一三极管、第二三极管、第五电阻以及第六电阻，其中：第一三极管的基极与第二三极管的基极耦接并作为所述参考电压的输出端，输出所述参考电压；第一三极管的发射极与第五电阻的第一端、第六电阻的第一端耦接；第二三极管的发射极与第五电阻的第二端耦接；第六电阻的第二端接地。

可选地，所述输出模块包括第三NMOS晶体管、第二电容、第三电阻以及第四电阻，所述目标电压的设定和所述第三电阻和第四电阻相关，其中：所述第三NMOS晶体管的漏极与外部电源耦接，其栅极与第二NMOS晶体管的栅极耦接，其源极为所述反馈模块的输出端，产生输出电压信号；所述第三电阻的第一端耦接至所述第三NMOS晶体管的源极，第二端和第四电阻的第一端以及所述参考电压的输出端耦接；第四电阻的第二端接地；所述第二电容的第一端与所述第三NMOS晶体管的源极耦接，第二端接地。

可选地，所述稳压模块包括第四PMOS晶体管、第五PMOS晶体管以及第三PMOS晶体管，其中：第四PMOS晶体管的源极、第五PMOS晶体管的源极均与第三NMOS晶体管的源极耦接；第三PMOS晶体管的栅极、第四PMOS晶体管的漏极与第一三极管的集电极耦接，第三PMOS晶体管的源极与第二NMOS晶体管的源极耦接；第四PMOS晶体管的栅极、第五PMOS晶体管的栅极、第五PMOS晶体管的漏极均与第二三极管的集电极耦接。

可选地，所述升压单元包括一个电荷泵电路，且所述电荷泵电路包括：第四NMOS晶体管、第五NMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第三电容、第四电容、振荡器以及反相器，其中：第四NMOS晶体管的栅极、第五NMOS晶体管的漏极、第七PMOS晶体管的漏极、第六PMOS晶体管的栅极与第三电容的第一端耦接；第四NMOS晶体管的源极、第五NMOS晶体管的源极、振荡器的第一输入端与电荷泵电路的输入端耦接；第四NMOS晶体管的漏极、第五NMOS晶体管的栅极、第六PMOS晶体管的漏极、第七PMOS晶体管的栅极与第四电容的第一端耦接；第六PMOS晶体管的源极、第七PMOS晶体管的源极与电荷泵电路的输出端耦接；第三电容的第二端与振荡器的输出端、反相器的输入端耦接；第四电容的第二端与反相器的输出端耦接。

可选地，所述第一内部电源产生电路包括：第一电阻，第一NMOS晶体管，第一二极管以及第一电容，其中：所述外部电源与第一电阻的第一端和第一NMOS晶体管的漏极耦接，第一NMOS晶体管的栅极与第一电阻的第二端、第一二极管的负极耦接；第一二极管的正极和第一电容的第二端接地；第一NMOS晶体管的源极与第一电容的第一端耦接，且所述第一NMOS晶体管的源极为所述内部电源产生电路的输出端，输出第一电源信号。

可选地，所述第一二极管为钳位二极管，所述第一电源信号最大不超过所述第一二极管的钳位电压减去NMOS晶体管的阈值电压。

综上所述，本发明实施例中提供的内部电源产生电路，利用升压单元的升压作用，可以产生无阈值损耗的内部电源，使得外部电源电压较低时，内部电路也能正常工作。

而且，本发明实施例中提供的内部电源产生电路采用内部电源给升压单元供电，然后升压单元输出的升压信号再用作NMOS晶体管栅极的开启电压，可以产生无阈值损耗的输出电压，实现了内部电路互相供给，无需外加电源。

进一步地，本发明实施例中提供的内部电源产生电路，采用自启动反馈电路结构，使得内部电源十分稳定，而且其输出电压值可以根据实际需要通过调整自启动反馈电路中的器件参考值进行控制。

附图说明

图1是现有技术中一种内部电源产生电路的结构示意图；

图2是图1中的内部电源产生电路工作时的波形图；

图3是本发明实施例中一种内部电源产生电路的结构示意图；

图4给出本发明一个实施例的电荷泵电路结构示意图；

图5给出了本发明一个实施例的自启动反馈电路的框架示意图；

图6给出本发明一个实施例的自启动镜像电路的框架示意图；

图7给出本发明一个实施例的自启动镜像电路的电路结构示意图；

图8给出本发明一个实施例的反馈输出模块的框架结构示意图；

图9给出了本发明一个实施例的反馈输出模块的电路结构示意图；

图10给出了本发明一个实施例的一个完整的内部电源产生电路的结构示意图；

图11示出了图10中的内部电源产生电路工作过程中的工作波形。

具体实施方式

现有的内部电源产生电路一般是利用二极管的钳位作用实现，如图1所示，该内部电源产生电路包括：第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第一二极管D1以及NMOS晶体管MN1，其中所述第一二极管D1为钳位二极管，所述NMOS晶体管MN1的漏极施加外部电源VDD。该电路的基本工作原理是：当外部电源VDD上电并达到NMOS晶体管MN1的导通阈值时，NMOS晶体管MN1打开，产生内部电源Vout。

图2是图1中的内部电源产生电路工作时的波形图。由图2可知，图1中的实现方案，在外部电源VDD达到第一二极管D1的正向导通电压之前，输出电压Vout随着外部电源VDD的上升而上升，但是输出电压Vout相对于外部电源VDD有一个NMOS晶体管的阈值损耗，也就是说输出电压Vout等于外部电源VDD减去NMOS晶体管的阈值损耗Vth；当外部电源VDD达到第一二极管D1的正向导通电压之后，由于第一二极管D1的作用，输出电压稳定在第一二极管D1的钳位电压Vz减去NMOS晶体管的阈值损耗Vth。由此可知，当外部电源VDD电压较低时，输出电压Vout比较低，无法使内部电路正常工作。

为解决上述问题，本发明实施例提出了一种内部电源产生电路，如图3所示，所述内部电源产生电路包括：第一内部电源产生电路10、升压单元20和自启动反馈电路30。

所述第一内部电源产生电路10适于根据外部电源信号VDD生成第一电源信号，所述第一内部电源产生电路包括NMOS管，所述第一电源信号电压低于外部电源电压至少一个NMOS的阈值电压；所述升压单元20适于将第一电源信号进行升压处理，输出升压信号，所述升压信号电压高于所述第一电源信号电压至少一个NMOS管的阈值电压；所述自启动反馈电路30适于根据升压信号以及外部电源信号VDD生成输出电压，在输出电压信号达到目标电压之前，所述输出电压跟随外部电源信号VDD的大小，并在输出电压信号达到目标电压之后，所述输出电压保持输出目标电压的大小。

在一个实施例中，所述第一内部电源产生电路10可以为图1所示的电源产生电路，区别仅在于输出电压Vout1并非直接作为内部电路的供电电压，而是作为所述升压单元20的输入信号。

在上述实施例中，使用第一NMOS晶体管MN1产生第一电源信号Vout1，MN1的栅极可以滤除过充电压。外部电源VDD开始上电并达到第一NMOS晶体管MN1的导通阈值时，MN1打开，产生第一电源信号Vout1，第一电源信号Vout1随外部电源VDD上升且低于外部电源VDD一个NMOS晶体管的导通阈值。当外部电源VDD有过充电压或者毛刺时，第一电源信号Vout1不会跟着突变，保护内部电路。

第一电源信号Vout1产生后，输入升压单元20，所述升压单元20适于将第一电源信号Vout1进行升压处理，并输出升压信号。在一具体实施例中，升压单元20可以为电荷泵电路，图4给出本发明一个实施例的电荷泵电路结构示意图。如图4所示，所述电荷泵电路包括：第四NMOS晶体管MN4、第五NMOS晶体管MN5、第六PMOS晶体管MP6、第七PMOS晶体管MP7、第三电容C3、第四电容C4、振荡器201以及反相器202，其中：第四NMOS晶体管MN4的栅极、第五NMOS晶体管MN5的漏极、第七PMOS晶体管MP7的漏极、第六PMOS晶体管MP6的栅极与第三电容C3的第一端耦接；第四NMOS晶体管MN4的源极、第五NMOS晶体管MN5的源极、振荡器201的第一输入端与电荷泵电路的输入端耦接；第四NMOS晶体管MN4的漏极、第五NMOS晶体管MN5的栅极、第六PMOS晶体管MP6的漏极、第七PMOS晶体管MP7的栅极与第四电容C4的第一端耦接；第六PMOS晶体管MP6的源极、第七PMOS晶体管MP7的源极与电荷泵电路的输出端耦接；第三电容C3的第二端与振荡器201的输出端、反相器202的输入端耦接；第四电容C4的第二端与反相器202的输出端耦接。所述电荷泵电路的输入端接收到第一电源信号Vout1时开始工作，对第一电源信号Vout1进行升压处理，其输出端输出升压信号Vbst。所述升压信号Vbst相对于第一电源信号Vout1至少高出一个NMOS晶体管的阈值电压。

上述升压单元20输出升压信号至自启动反馈电路30中，以便对其处理，获得最终的输出电压信号。

图5给出了本发明一个实施例的自启动反馈电路30的框架示意图。参考图5，在一具体实施例中，所述自启动反馈电路30包括：自启动镜像电路301和反馈输出模块302。所述自启动镜像电路301适于根据升压信号生成第一开启电压，所述第一开启电压在所述输出电压信号达到目标电压信号之前跟随升压信号的大小。所述反馈输出模块302，适于产生输出电压信号，在输出电压信号达到目标电压信号之前，所述输出电压信号跟随外部电源信号VDD的电压大小，在输出电压信号达到目标电压信号之后，所述输出电压信号保持目标电压信号的大小。

参考图6，图6给出本发明一个实施例的自启动镜像电路的框架示意图，包括自启支路3011和偏置支路3012。所述自启支路3011适于根据升压信号产生偏置电流。所述自启动镜像电路模块包括n型结型场效应管，所述n型结型场效应管的基极接地。所述偏置支路3012适于根据所述升压信号和偏置电流，生成第一开启电压。

参考图7，图7给出本发明一个实施例的自启动镜像电路的电路结构示意图。如图7所示，所述自启支路3011包括：第二PMOS晶体管MP2、第一JFET晶体管JF1以及第二电阻R2；所述偏置支路3012包括：第一PMOS晶体管MP1和第二NMOS晶体管MN2。其中：第一PMOS晶体管MP1的源极与第二PMOS晶体管MP2的源极均与所述升压单元的输出端耦接，即所述升压信号Vbst耦接到第一PMOS晶体管MP1的源极与第二PMOS晶体管MP2的源极，给所述自启动镜像电路模块301供电；第一PMOS晶体管MP1的栅极、第二PMOS晶体管MP2的栅极以及第二PMOS晶体管MP2的漏极均与第一JFET晶体管JF1的漏极耦接；第一PMOS晶体管MP1的漏极与第二NMOS晶体管MN2的漏极耦接，且第二NMOS晶体管MN2的漏极与其栅极短接；第一JFET晶体管JF1的栅极接地，源极与第二电阻R2的第一端耦接，第二电阻R2的第二端接地。由此可知，第一JFET晶体管JF1的栅极接地，第一JFET晶体管JF1一直处于开启状态，具有自启动功能。当升压信号Vbst产生时，第二PMOS晶体管MP2中产生一支电流，并偏置到第一PMOS晶体管MP1中，产生第一开启电压Vng。

参考图8，图8给出本发明一个实施例的反馈输出模块的框架结构示意图，所述反馈输出模块302包括：输出模块3021、稳压模块3022和参考电压输出模块3023。

在一个实施例中，图9给出了本发明一个实施例的反馈输出模块302的电路结构示意图。

由图9所示，所述输出模块3021适于形成输出电压信号Vout。所述输出模块3021包括第三NMOS晶体管MN3、第二电容C2、第三电阻R3以及第四电阻R4，所述目标电压的设定和所述第三电阻R3和第四电阻R4相关。所述第三NMOS晶体管MN3的漏极与外部电源VDD耦接，其栅极与第二NMOS晶体管MN2的栅极耦接，其源极为所述反馈模块的输出端，产生输出电压信号Vout；所述第三电阻R3的第一端耦接至所述第三NMOS晶体管MN3的源极，第二端和第四电阻R4的第一端以及所述参考电压Vref的输出端耦接；第四电阻R4的第二端接地；所述第二电容C2的第一端与所述第三NMOS晶体管MN3的源极耦接，第二端接地。

由图9所示，所述稳压模块3022，适于在所述输出电压信号Vout达到目标电压之后，对所述输出电压信号Vout进行稳压，使其保持在目标电压大小稳定输出。所述稳压模块3022包括：第四PMOS晶体管MP4、第五PMOS晶体管MP5以及第三PMOS晶体管MP3，其中：第四PMOS晶体管MP4的源极、第五PMOS晶体管MP5的源极均与第三NMOS晶体管MN3的源极耦接；第三PMOS晶体管MP3的栅极、第四PMOS晶体管MP4的漏极与第一三极管Q1的集电极耦接，第三PMOS晶体管MP3的源极与第二NMOS晶体管MN2的源极耦接；第四PMOS晶体管MP4的栅极、第五PMOS晶体管MP5的栅极、第五PMOS晶体管MP5的漏极均与第二三极管Q2的集电极耦接。

由图9所示，所述参考电压输出模块3023，适于提供参考电压Vref。所述参考电压输出模块3023包括第一三极管Q1、第二三极管Q2、第五电阻R5以及第六电阻R6，其中：第一三极管Q1的基极与第二三极管Q2的基极耦接并作为所述参考电压的输出端，输出参考电压Vref；第一三极管Q1的发射极与第五电阻R5的第一端、第六电阻R6的第一端耦接；第二三极管Q2的发射极与第五电阻R5的第二端耦接；第六电阻R6的第二端接地。由图9可知，当第一三极管Q1、第二三极管Q2、第五电阻R5以及第六电阻R6打破零平衡后，所述参考电压Vref形成，随着输出电压信号Vout的增加而增加，并且逐步趋于稳定。

由图9可知，当第一开启电压Vng达到第三NMOS晶体管MN3的阈值电压，第三NMOS晶体管MN3打开，产生输出电压Vout。输出电压Vout产生的同时，形成参考电压Vref以及第三PMOS晶体管MP3的栅极电压Vg。在输出电压Vout未达到目标电压之前，所述输出电压Vout跟随外部电源信号VDD增大，参考电压Vref以及栅极电压Vg随着输出电压Vout的增大而增大。根据带隙基准电路特性，所述参考电压Vref最终趋于稳定并达到稳定电压，则第三PMOS晶体管MP3的栅极电压Vg趋于稳定。由于第一开启电压Vng等于栅极电压Vg加上第二NMOS晶体管的阈值电压和第三PMOS晶体管的阈值电压，而输出电压Vout等于第一开启电压Vng减去第三NMOS晶体管的阈值电压，不同NMOS晶体管的阈值电压相同，则输出电压Vout等于栅极电压Vg加上第三PMOS晶体管的阈值电压。所以，当栅极电压Vg趋于稳定，输出电压Vout趋于稳定。当输出电压Vout达到目标电压并趋于稳定之后，若输出电压Vout由于电路扰动等因素而升高时，由于Vout＝((R3+R4)/R4)*Vref，则参考电压Vref升高，第四PMOS晶体管源极和漏极之间的压差增大，栅极电压Vg降低，而输出电压Vout等于栅极电压Vg加上第三PMOS晶体管的阈值电压，则输出电压Vout降低，回到目标电压。反之，当输出电压Vout由于电路扰动等因素降低时，参考电压Vref降低，根据带隙基准电路的特性，参考电压Vref增大，由于Vout＝((R3+R4)/R4)*Vref，则输出电压Vout增大，回到目标电压。

进一步地，由于输出电压Vout达到目标电压稳定输出后，Vout＝((R3+R4)/R4)*Vref，则通过调整第三电阻R3和第四电阻R4的大小关系可以调整目标电压的大小，使其满足芯片内部供电需求。

在一个实施例中，所述反馈输出模块302还包括钳位二极管，适于在所述第一开启电压Vng达到钳位二极管的钳位电压之后，将第一开启电压Vng钳位至钳位二极管的钳位电压。参考图9，在一个实施例中，所述反馈输出模块302包括第二二极管D2，所述第二二极管D2为钳位二极管且其钳位电压Vz。所述第二二极管D2负极与第三NMOS晶体管MN3的栅极耦接，其正极接地。所述输出电压Vout受限于第二二极管D2的钳位电压Vz，且最大不超过Vz减去一个NMOS晶体管的阈值电压Vth。由图9所示，当第一开启电压Vng达到第三NMOS晶体管MN3的阈值电压，第三NMOS晶体管MN3打开，开始产生输出电压Vout。当输出电压Vout小于钳位电压Vz和NMOS晶体管的阈值电压Vth之差的时候，第二二极管D2不工作，输出电压Vout跟随外部电源信号VDD的增大而增大；当输出电压Vout等于钳位电压Vz和NMOS晶体管的阈值电压Vth之差的时候，第二二极管D2开始工作，输出电压Vout受限于第二二极管D2的钳位电压Vz，不再跟随外部电源VDD继续上升。换句话说，输出电压Vout最大不能超过钳位电压Vz减去一个NMOS晶体管的阈值电压，即目标电压的设定最大不能超过钳位电压Vz减去一个NMOS晶体管的阈值电压。

图10为本发明的一个实施例提供了一个完整的内部电源产生电路的结构示意图。图11示出了图10中的实施例提供的内部电源产生电路工作过程中的工作波形。在本实施例中，设定升压单元20的升压系数为2，即升压单元20输出的升压信号Vbst等于其输入信号第一电源信号Vout1的2倍。本领域技术人员可以理解，在其他实施例中，升压单元的升压系数可以根据实际需要设定。

如图10和图11所示，在第一内部电源产生电路10的输入端施加外部电源VDD，在t1时刻，外部电源VDD达到NMOS晶体管的阈值电压Vth，第一NMOS晶体管MN1打开，第一内部电源电路10工作并产生第一电源信号Vout1,所述第一电源信号Vout1随着外部电源VDD的上升而上升，但始终低于外部电源一个NMOS晶体管的阈值电压Vth。

第一电源信号Vout1作用于升压单元20的输入端，升压单元20开始工作并产生升压信号Vbst。所述升压信号Vbst作用于自启动反馈电路30的自启动镜像电路301。在本实施例中，第一JFET晶体管JF1的接地，JF1一直处于开启状态，具有自启动功能。自启动镜像电路301的第二NMOS晶体管MN2的漏极与其栅极短接，则作用于第一PMOS晶体管MP1源极的升压信号Vbst无损耗的传输到第三NMOS晶体管MN3的栅极，产生第一开启电压Vng，用于开启第三NMOS晶体管MN3。

到t2时刻，外部电源VDD达到1.5倍的NMOS晶体管的阈值电压Vth，升压信号Vbst达到NMOS晶体管的阈值电压，即第一开启电压Vng达到第三NMOS晶体管MN3的阈值电压，第三NMOS晶体管MN3打开，产生输出电压Vout。且所述输出电压Vout随着升压信号Vbst上升而上升，但低于所述升压信号Vbst一个NMOS晶体管的阈值电压。

到t3时刻，外部电源VDD达到2倍的阈值电压Vth，升压信号Vbst在升压单元20的作用下开始超越外部电源VDD，输出电压Vout随着升压信号Vbst的上升而上升。到t4时刻，此时输出电压Vout等于外部电源VDD。之后，在反馈输出模块302的作用下，输出电压跟随外部电源VDD上升而上升。

到t5时刻，输出电压Vout达到目标电压Vm，之后输出电压Vout保持目标电压Vm的大小，稳定输出。且由于第二钳位二极管D2的存在，所述目标电压Vm最大不超过第二二极管D2的钳位电压和NMOS晶体管阈值电压的差值。

综上所述，本发明实施例中提供的内部电源产生电路，使用NMOS晶体管产生内部电源，其栅极可以滤除过充电压。相对于PMOS晶体管，当外部电源出现尖峰电压是时，NMOS晶体管的源极电压不会突变，因此其产生的内部电源较为稳定，保证内部电路能够正常工作。

进一步地，本发明实施例中提供的内部电源产生电路，利用升压单元的升压作用，可以产生无阈值损耗的内部电源，使得外部电源电压较低时，内部电路也能正常工作。同时，本发明实施例中提供的内部电源产生电路采用内部电源给升压单元供电，然后升压单元输出的升压信号再用作NMOS晶体管栅极的开启电压，可以产生无阈值损耗的输出电压，实现了内部电路互相供给，无需外加电源。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种内部电源产生电路，适于向内部电路提供目标电压，包括：

其特征在于，还包括：

2.如权利要求1所述的内部电源产生电路，其特征在于，所述自启动反馈电路包括：

3.如权利要求2所述的内部电源产生电路，其特征在于，还包括：

钳位二极管，适于在第一开启电压达到钳位二极管的钳位电压之后，对第一开启电压进行钳位。

4.如权利要求3所述的内部电源产生电路，其特征在于，所述目标电压的最大值等于所述钳位二极管的钳位电压减去NMOS晶体管的阈值电压。

5.如权利要求2所述的内部电源产生电路，其特征在于，所述自启动镜像电路包括：

自启支路，适于根据升压信号产生偏置电流；以及

偏置支路，适于根据所述升压信号和偏置电流，生成第一开启电压。

6.如权利要求5所述的内部电源产生电路，其特征在于，所述自启支路包括：

第二PMOS晶体管、第一JFET晶体管以及第二电阻；

所述第二PMOS晶体管的源极与所述升压单元的输出端耦接；

所述第二PMOS晶体管的栅极和漏极均与第一JFET晶体管的漏极耦接；

所述第一JFET晶体管的栅极接地，源极与第二电阻的第一端耦接，第二电阻的第二端接地。

7.如权利要求5所述的内部电源产生电路，其特征在于，所述偏置支路包括：

第一PMOS晶体管和第二NMOS晶体管；

所述第一PMOS晶体管的源极与所述升压单元的输出端耦接，其栅极和第二PMOS晶体管的栅极耦接，其漏极和第二NMOS晶体管的漏极耦接；

所述第二NMOS晶体管的栅极和漏极短接并输出第一开启电压。

8.如权利要求2所述的内部电源产生电路，其特征在于，所述自启动镜像电路包括n型结型场效应管，所述n型结型场效应管的基极接地。

9.如权利要求2所述的内部电源产生电路，其特征在于，所述反馈输出模块包括：

输出模块，适于形成输出电压信号；

稳压模块，适于在所述输出电压信号达到目标电压之后，对所述输出电压信号进行稳压，使其保持在目标电压大小；以及

参考电压输出模块，适于提供参考电压。

10.如权利要求9所述的内部电源产生电路，其特征在于，所述参考电压输出模块包括第一三极管、第二三极管、第五电阻以及第六电阻，其中：第一三极管的基极与第二三极管的基极耦接并作为所述参考电压的输出端，输出所述参考电压；第一三极管的发射极与第五电阻的第一端、第六电阻的第一端耦接；第二三极管的发射极与第五电阻的第二端耦接；第六电阻的第二端接地。

11.如权利要求9所述的内部电源产生电路，其特征在于，所述输出模块包括第三NMOS晶体管、第二电容、第三电阻以及第四电阻，所述目标电压的设定和所述第三电阻和第四电阻相关，其中：所述第三NMOS晶体管的漏极与外部电源耦接，其栅极与第二NMOS晶体管的栅极耦接，其源极为所述反馈模块的输出端，产生输出电压信号；所述第三电阻的第一端耦接至所述第三NMOS晶体管的源极，第二端和第四电阻的第一端以及所述参考电压的输出端耦接；第四电阻的第二端接地；所述第二电容的第一端与所述第三NMOS晶体管的源极耦接，第二端接地。

12.如权利要求9所述的内部电源产生电路，其特征在于，所述稳压模块包括第四PMOS晶体管、第五PMOS晶体管以及第三PMOS晶体管，其中：第四PMOS晶体管的源极、第五PMOS晶体管的源极均与第三NMOS晶体管的源极耦接；第三PMOS晶体管的栅极、第四PMOS晶体管的漏极与第一三极管的集电极耦接，第三PMOS晶体管的源极与第二NMOS晶体管的源极耦接；第四PMOS晶体管的栅极、第五PMOS晶体管的栅极、第五PMOS晶体管的漏极均与第二三极管的集电极耦接。

13.如权利要求1所述的内部电源产生电路，其特征在于，所述升压单元包括一个电荷泵电路，且所述电荷泵电路包括：第四NMOS晶体管、第五NMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第三电容、第四电容、振荡器以及反相器，其中：第四NMOS晶体管的栅极、第五NMOS晶体管的漏极、第七PMOS晶体管的漏极、第六PMOS晶体管的栅极与第三电容的第一端耦接；第四NMOS晶体管的源极、第五NMOS晶体管的源极、振荡器的第一输入端与电荷泵电路的输入端耦接；第四NMOS晶体管的漏极、第五NMOS晶体管的栅极、第六PMOS晶体管的漏极、第七PMOS晶体管的栅极与第四电容的第一端耦接；第六PMOS晶体管的源极、第七PMOS晶体管的源极与电荷泵电路的输出端耦接；第三电容的第二端与振荡器的输出端、反相器的输入端耦接；第四电容的第二端与反相器的输出端耦接。

14.如权利要求1所述的内部电源产生电路，其特征在于，所述第一内部电源产生电路包括：第一电阻，第一NMOS晶体管，第一二极管以及第一电容，其中：所述外部电源与第一电阻的第一端和第一NMOS晶体管的漏极耦接，第一NMOS晶体管的栅极与第一电阻的第二端、第一二极管的负极耦接；第一二极管的正极和第一电容的第二端接地；第一NMOS晶体管的源极与第一电容的第一端耦接，且所述第一NMOS晶体管的源极为所述内部电源产生电路的输出端，输出第一电源信号。

15.如权利要求14所述的内部电源产生电路，所述第一二极管为钳位二极管，所述第一电源信号最大不超过所述第一二极管的钳位电压减去NMOS晶体管的阈值电压。