CN112071750A - 一种降低trench DMOS栅电容的制造方法 - Google Patents
一种降低trench DMOS栅电容的制造方法 Download PDFInfo
- Publication number
- CN112071750A CN112071750A CN202010951384.0A CN202010951384A CN112071750A CN 112071750 A CN112071750 A CN 112071750A CN 202010951384 A CN202010951384 A CN 202010951384A CN 112071750 A CN112071750 A CN 112071750A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- trench
- gate
- silicon nitride
- trench structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- DSHPMFUQGYAMRR-UHFFFAOYSA-N [Si].[Si].O=[Si] Chemical compound [Si].[Si].O=[Si] DSHPMFUQGYAMRR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种降低trench DMOS栅电容的制造方法，属于半导体功率器件技术领域。在高密度低导通电阻的分离栅器件基础上，在trench结构中间插入氧化层，其厚度为
通过改进部分工艺，增加栅极氧化层厚度，减小栅漏极面积，降低在高速开关应用环境下的开发损耗，有效提升trench DMOS产品性能品质。本发明通过增加部分工艺步骤，不需要增加额外的光刻层次，在工艺难度和制造成本增加有限的情况下，可以有效降低栅电容，改善产品开关特性，降低开关损耗，使之更好的适用于高频环境。
Description
技术领域
本发明涉及半导体功率器件技术领域，特别涉及一种降低trench DMOS栅电容的制造方法。
背景技术
VDMOS是一种新型半导体功率器件，和双极型功率器件性能相比，具有导通损耗低，工作频率高，电压控制型器件，控制电路简单等优点，越来越受到工业界的重视。系列化产品广泛地应用于锂电保护、电源管理、同步整流、电动自行车、马达驱动、LCD显示、电机控制、音频放大、高频振荡器、不间断电源、车灯控制、发动机启动器等各种电力电子系统。随着VDMOS产品应用领域的不断扩大，器件所需的性能和可靠性要求就越来越高。VDMOS器件重要的性能指标参数FOM(figure of merit)为Qg*Ron(栅电荷和导通电阻乘积)。此参数表征器件在开关和导通过程中，功率损耗主要来自开关损耗和通态电阻损耗。开关损耗主要于器件在开关过程中，对栅充放电过程中功率损耗，特别对于高频器件来说，此步损耗尤为显著。
普通trench DMOS器件截面如图1所示，Trench DMOS相比平面DMOS有工艺结构简单，原胞密度高，导通电阻低的优良特性。但随着原胞密度的不断增加，栅电容也随之增加，开关损耗就大幅增加，对于器件使用于高频环境就十分不利。因此亟需一种方法能够降低栅电容在器件开关过程中的功率损耗。
发明内容
本发明的目的在于提供一种降低trench DMOS栅电容的制造方法，以有效降低栅电容在器件开关过程中的功率损耗。
为解决上述技术问题，本发明提供一种降低trench DMOS栅电容的制造方法，包括：
在trench结构中插入氧化层，其厚度为
可选的，通过如下方法在trench槽中插入氧化层：
在外延片上生长第一氧化硅层并淀积第一氮化硅层，挖出合适形貌和深度的trench结构；
在trench结构中依次淀积第二氧化硅层和第二氮化硅层，刻蚀掉trench结构底部的第二氮化硅层；
在trench结构中填满氧化层并磨平表面；
去除第一氧化硅层、第一氮化硅层和第二氧化硅层、第二氮化硅层。
可选的，所述第一氧化硅层的厚度为
所述第一氮化硅层的厚度为
可选的，所述氧化层的厚度大于所述第一氧化硅层和所述第二氧化硅层。
可选的，所述氧化层通过高密度等离子体化学气相淀积形成。
可选的，通过磷酸溶液去除第一氮化硅层和第二氮化硅层，通过氢氟酸溶液去除第一氧化硅层和第二氧化硅层。
可选的，所述trench结构的深度根据实际产品需求有所不同，产品额定电压在30V～250V，对应trench结构的深度范围为0.8～2μm。
可选的，在trench结构中插入氧化层之后，通过如下方法制备Trench DMOS器件：
利用生长牺牲氧化和剥除牺牲氧化，修复trench结构侧壁，生长栅氧化层和淀积多晶栅，并通过多晶回刻工艺完成栅极引出；
通过阱注入和退火，完成阱工艺；利用源区光刻和注入，实现源区引出，至此完成整个器件的前道工艺；
利用光刻和腐蚀实现通孔引出和金属互联，完成整体器件。
在本发明中提供了一种降低trench DMOS栅电容的制造方法，在高密度低导通电阻的分离栅器件基础上，在trench结构中间插入氧化层，其厚度为
通过改进部分工艺，增加栅极氧化层厚度，减小栅漏极面积，降低在高速开关应用环境下的开发损耗，有效提升trench DMOS产品性能品质。本发明通过增加部分工艺步骤，不需要增加额外的光刻层次，在工艺难度和制造成本增加有限的情况下，可以有效降低栅电容，改善产品开关特性，降低开关损耗，使之更好的适用于高频环境。
附图说明
图1是普通Trench DMOS器件原胞截面结构示意图；
图2是Trench DMOS器件的正面俯视图；
图3是降低Trench DMOS栅电容的器件原胞截面结构示意图；
图4是形成trench结构的示意图；
图5是刻蚀trench结构底部的第二氮化硅层的示意图；
图6是在trench结构中填满氧化层并研磨平整的示意图；
图7是去除第一、第二氮化硅层和第一、第二氧化硅层的示意图；
图8是最终形成的器件原胞/栅区/终端区示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种降低trench DMOS栅电容的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
Trench DMOS器件为三端分立器件，其正面俯视图见图2，圆片正面分成源区(Source)和栅区(Gate)两个部分，这两个区域与外界用trench方式隔离。器件的漏区(Drain)在晶圆的背面。本发明的工艺主要是针对晶圆源区，漏区只需要做背面减薄镀金属引出即可，为本领域技术人员理解，因此本发明不做叙述。其中源区是trench原胞区，采用重复阵列trench结构。栅是通过trench中多晶引出到管芯边缘，在通过接触孔和金属互连接出。在源栅区域外围采用trench隔离环来实现结终止。
本发明提供了一种降低trench DMOS栅电容的制造方法，在高密度低导通电阻的分离栅器件基础上，通过改进部分工艺，减小栅电容，降低在高速开关应用环境下的开发损耗，有效提升trench DMOS产品性能品质。
本发明提供的降低trench DMOS栅电容的制造方法为：在trench结构中间插入氧化层，其厚度为
如图3所示。trench结构的侧壁和保持之前一样作为沟道的作用。这样的话，对于trench DMOS导通特性不会发生变化，trench结构中的氧化层可以有效降低栅电容，降低高频使用情况下的开关损耗。
具体通过如下方法在trench结构中插入氧化层：
以N型器件为例，P型器件可以按相应的方法得到。在硅外延片1上生长第一氧化硅层2，再用化学气相淀积第一氮化硅层3形成外延硅-氧化硅-氮化硅三层薄膜结构，其中所述第一氧化硅层2的厚度为
所述第一氮化硅层3的厚度为
通过TR光刻和腐蚀工艺在圆片上挖出合适形貌和深度的trench结构，该trench结构的深度为0.8～2μm，需要和产品实际需求相匹配，如N40V产品中trench结构的深度在1.2μm左右。trench结构分布在三个区域：原胞区，栅区和终端区，如图4所示；
完成trench工艺后，采用热氧化或化学气相淀积的方式在trench结构中淀积第二氧化硅层4，然后再淀积第二氮化硅层5，通过干法普刻方法，刻蚀掉trench结构底部的第二氮化硅层5，为保证trench结构底部的第二氮化硅层5刻蚀干净，会有一定的过刻蚀，导致表面的第一氮化硅层3也会损失掉一部分，只留下表面作为trench刻蚀阻挡层的第一氮化硅层3和trench结构侧壁的第二氮化硅层5，如图5所示；
通过高密度等离子体化学气相淀积在trench结构中填满氧化层6，利用表面的第一氮化硅层3作为停止行，使用化学机械研磨，磨平表面并停止在第一氮化硅层3表面，此时trench中氧化层6的高度和第一氮化硅层3、第二氮化硅层5表面齐平，如图6所示；
在实现圆片表面平坦化后，通过磷酸溶液去除第一氮化硅层3和第二氮化硅层5，通过氢氟酸溶液去除第一氧化硅层2和第二氧化硅层4，同时trench结构中填充的氧化层6也会有部分损失，如图7所示；
接下来工艺和普通Trench DMOS器件工艺相同，利用生长牺牲氧化和剥除牺牲氧化，修复trench结构侧壁，使之得到完美洁净的硅面，生长栅氧化层和淀积多晶栅，并通过多晶回刻工艺完成栅极引出；
通过阱注入和退火，完成阱工艺；利用源区光刻和注入，实现源区引出，至此完成整个器件的前道工艺；
做完器件区域后，利用光刻和腐蚀实现通孔引出和金属互联，这些工艺参考标准工艺即可，在此不再赘述，器件完成整体示意图如图8。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种降低trench DMOS栅电容的制造方法，其特征在于，包括：
在trench结构中插入氧化层，其厚度为
2.如权利要求1所述的降低trench DMOS栅电容的制造方法，其特征在于，通过如下方法在trench槽中插入氧化层：
在外延片上生长第一氧化硅层并淀积第一氮化硅层，挖出合适形貌和深度的trench结构；
在trench结构中依次淀积第二氧化硅层和第二氮化硅层，刻蚀掉trench结构底部的第二氮化硅层；
在trench结构中填满氧化层并磨平表面；
去除第一氧化硅层、第一氮化硅层和第二氧化硅层、第二氮化硅层。
3.如权利要求2所述的降低trench DMOS栅电容的制造方法，其特征在于，所述第一氧化硅层的厚度为
所述第一氮化硅层的厚度为
4.如权利要求3所述的降低trench DMOS栅电容的制造方法，其特征在于，所述氧化层的厚度大于所述第一氧化硅层和所述第二氧化硅层。
5.如权利要求2所述的降低trench DMOS栅电容的制造方法，其特征在于，所述氧化层通过高密度等离子体化学气相淀积形成。
6.如权利要求2所述的降低trench DMOS栅电容的制造方法，其特征在于，通过磷酸溶液去除第一氮化硅层和第二氮化硅层，通过氢氟酸溶液去除第一氧化硅层和第二氧化硅层。
7.如权利要求2所述的降低trench DMOS栅电容的制造方法，其特征在于，所述trench结构的深度根据实际产品需求有所不同，产品额定电压在30V～250V，对应trench结构的深度范围为0.8～2μm。
8.如权利要求1所述的降低trench DMOS栅电容的制造方法，其特征在于，在trench结构中插入氧化层之后，通过如下方法制备Trench DMOS器件：
利用生长牺牲氧化和剥除牺牲氧化，修复trench结构侧壁，生长栅氧化层和淀积多晶栅，并通过多晶回刻工艺完成栅极引出；
通过阱注入和退火，完成阱工艺；利用源区光刻和注入，实现源区引出，至此完成整个器件的前道工艺；
利用光刻和腐蚀实现通孔引出和金属互联，完成整体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010951384.0A CN112071750B (zh) | 2020-09-11 | 2020-09-11 | 一种降低trench DMOS栅电容的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010951384.0A CN112071750B (zh) | 2020-09-11 | 2020-09-11 | 一种降低trench DMOS栅电容的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112071750A true CN112071750A (zh) | 2020-12-11 |
| CN112071750B CN112071750B (zh) | 2022-08-02 |
Family
ID=73696144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010951384.0A Active CN112071750B (zh) | 2020-09-11 | 2020-09-11 | 一种降低trench DMOS栅电容的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112071750B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924103A (zh) * | 2009-06-09 | 2010-12-22 | 上海韦尔半导体股份有限公司 | 沟槽式功率mosfet及其制造方法 |
| CN103413765A (zh) * | 2013-08-27 | 2013-11-27 | 矽力杰半导体技术(杭州)有限公司 | 沟槽mosfet器件及其制作方法 |
| CN106158973A (zh) * | 2016-07-06 | 2016-11-23 | 电子科技大学 | 一种积累型dmos |
| CN111009577A (zh) * | 2019-12-03 | 2020-04-14 | 深圳市锐骏半导体股份有限公司 | 一种改善沟槽型金属氧化物半导体栅源漏电的方法 |
| CN111490094A (zh) * | 2020-04-20 | 2020-08-04 | 中国电子科技集团公司第五十八研究所 | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 |
-
2020
- 2020-09-11 CN CN202010951384.0A patent/CN112071750B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924103A (zh) * | 2009-06-09 | 2010-12-22 | 上海韦尔半导体股份有限公司 | 沟槽式功率mosfet及其制造方法 |
| CN103413765A (zh) * | 2013-08-27 | 2013-11-27 | 矽力杰半导体技术(杭州)有限公司 | 沟槽mosfet器件及其制作方法 |
| CN106158973A (zh) * | 2016-07-06 | 2016-11-23 | 电子科技大学 | 一种积累型dmos |
| CN111009577A (zh) * | 2019-12-03 | 2020-04-14 | 深圳市锐骏半导体股份有限公司 | 一种改善沟槽型金属氧化物半导体栅源漏电的方法 |
| CN111490094A (zh) * | 2020-04-20 | 2020-08-04 | 中国电子科技集团公司第五十八研究所 | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112071750B (zh) | 2022-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0676814A2 (en) | Trench semiconductor device and process of producing same | |
| CN101442074B (zh) | 沟槽金属氧化物场效应晶体管及其制造方法 | |
| WO2005096389A1 (en) | Trench semiconductor device and method of manufacturing it | |
| CN111276394A (zh) | 一种分离栅mosfet的制作方法 | |
| CN103094121A (zh) | 一种用于制造半导体器件的方法 | |
| CN102856385A (zh) | 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法 | |
| CN111490094B (zh) | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN112864249A (zh) | 低栅漏电荷的沟槽型功率半导体器件及其制备方法 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN111415867A (zh) | 一种半导体功率器件结构及其制造方法 | |
| CN110690272A (zh) | 一种结合屏蔽栅的sj mos器件结构及其制作方法 | |
| CN103579003A (zh) | 一种制作超结mosfet的方法 | |
| CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
| CN112071750B (zh) | 一种降低trench DMOS栅电容的制造方法 | |
| CN101924103A (zh) | 沟槽式功率mosfet及其制造方法 | |
| CN204577432U (zh) | 一种具有分离式集电极的平面栅igbt | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN113517350A (zh) | 一种低压屏蔽栅mosfet器件及其制作方法 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN103021869A (zh) | 沟槽功率器件的制作方法 | |
| CN216597598U (zh) | 一种高性能sgt mosfet器件 | |
| CN116525454A (zh) | 一种sgt型mosfet的制造方法 | |
| CN219393402U (zh) | 微沟槽栅igbt器件 | |
| CN102376758B (zh) | 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |