CN112071259B - 像素电路及显示面板 - Google Patents

像素电路及显示面板 Download PDF

Info

Publication number
CN112071259B
CN112071259B CN202010969222.XA CN202010969222A CN112071259B CN 112071259 B CN112071259 B CN 112071259B CN 202010969222 A CN202010969222 A CN 202010969222A CN 112071259 B CN112071259 B CN 112071259B
Authority
CN
China
Prior art keywords
transistor
signal
source
capacitor
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010969222.XA
Other languages
English (en)
Other versions
CN112071259A (zh
Inventor
郑园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010969222.XA priority Critical patent/CN112071259B/zh
Publication of CN112071259A publication Critical patent/CN112071259A/zh
Application granted granted Critical
Publication of CN112071259B publication Critical patent/CN112071259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种像素电路及显示面板，其包括驱动晶体管、写入晶体管、第一电容以及第二电容；其中，第二电容的电容值与第一电容的电容值之比不小于50％且不大于150％；通过配置第二电容的电容值与第一电容的电容值之间的比例关系，不仅有利于改善数据信号的写入效果；而且增加了数据信号的电压范围，能够提高灰阶精度。

Description

像素电路及显示面板
技术领域
本申请涉及显示技术领域，尤其涉及像素驱动技术领域，具体涉及一种像素电路及显示面板。
背景技术
当前显示产业发展日新月异，显示应用也已融入到人们生活的方方面面，但产品同质化日趋严重。而消费者是对高品质的显示需求也越来越高。高频显示在高端显示领域一直受消费者追捧。早期主要集中于专业级以及游戏应用等领域。现在手机上高频的需求也在提高，高频显示可以带来更流畅的使用体验。
其中，以微小LED为代表的电流驱动型像素显示在高频驱动方面具有更高的难度。当前自发光型像素显示为保证显示品质，大多采用补偿电路设计，而补偿电路的工作时间限制导致应用高频困难。高频驱动压缩了每行像素(Pixel)的扫描时间，致使数据信号写入像素电路时存在充电不足的情况，且数据信号的电压范围较小导致显示的灰阶精度较低。
发明内容
本申请提供一种像素电路及显示面板，解决了数据信号写入像素电路时的充电效果欠佳，以及数据信号的电压范围较小导致显示的灰阶精度较低的问题。
第一方面，本申请提供一种像素电路，其包括驱动晶体管、写入晶体管、第一电容以及第二电容；驱动晶体管串接于第一电源信号与第二电源信号构成的发光回路，用于控制流经发光回路的电流；写入晶体管的源极/漏极中的一个与驱动晶体管的栅极连接，用于根据扫描信号写入数据信号；第一电容串接于驱动晶体管的栅极与驱动晶体管的源极之间，用于存储数据信号；以及第二电容串接于驱动晶体管的源极与第一电源信号之间，用于与第一电容形成分压关系以快速写入数据信号至第一电容；其中，第二电容的电容值与第一电容的电容值之比为0.5～1.5。
基于第一方面，在第一方面的第一种实施方式中，第一电容的电容值不小于20fF且不大于200fF。
基于第一方面，在第一方面的第二种实施方式中，像素电路还包括补偿晶体管；补偿晶体管的源极/漏极中的一个与驱动晶体管的栅极连接，用于根据补偿信号置位驱动晶体管的栅极电位至第一参考信号的电位。
基于第一方面的第二种实施方式，在第一方面的第三种实施方式中，像素电路还包括第一发光控制晶体管；第一发光控制晶体管的源极/漏极中的一个与第一电源信号连接；第一发光控制晶体管的源极/漏极中的另一个与驱动晶体管的源极/漏极中的一个连接，用于根据第一发光控制信号通断控制发光回路。
基于第一方面的第三种实施方式，在第一方面的第四种实施方式中，像素电路还包括第二发光控制晶体管；第二发光控制晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个连接；用于根据第二发光控制信号通断控制发光回路。
基于第一方面的第四种实施方式，在第一方面的第五种实施方式中，像素电路还包括发光器件LED；第二发光控制晶体管的源极/漏极中的另一个与发光器件LED的阳极连接；发光器件LED的阴极与第二电源信号连接。
基于第一方面的第五种实施方式，在第一方面的第六种实施方式中，像素电路还包括复位晶体管；复位晶体管的源极/漏极中的一个与发光器件LED的阳极连接，用于根据补偿信号复位发光器件LED的阳极电位至初始信号的电位。
基于第一方面的第五种实施方式，在第一方面的第七种实施方式中，像素电路还包括复位晶体管；复位晶体管的源极/漏极中的一个与驱动晶体管的源极连接，用于根据复位信号复位驱动晶体管的源极电位至第二参考信号的电位。
基于第一方面的上述任一实施方式，在第一方面的第八种实施方式中，同一像素电路中，写入晶体管的工作周期与补偿晶体管的工作周期不同。
第二方面，本申请提供一种显示面板，其包括多个上述任一实施方式中的像素电路；一个像素电路中补偿晶体管的工作周期至少与另一个像素电路中写入晶体管的工作周期重叠。
本申请提供的像素电路及显示面板，通过配置第二电容的电容值与第一电容的电容值之间的比例关系，可以调整数据信号的实际写入比例，不仅有利于改善数据信号的写入效果；而且增加了数据信号的电压范围，能够提高灰阶精度。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的像素电路的一种电路原理图。
图2为图1所示像素电路的单行驱动时序示意图。
图3为图1所示像素电路的多行驱动时序示意图。
图4为本申请实施例提供的像素电路的另一种电路原理图。
图5为图4所示像素电路的单行驱动时序示意图。
图6为图4所示像素电路的多行驱动时序示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1或者图4所示，本实施例提供了一种像素电路，其包括驱动晶体管T1、写入晶体管T3、第一电容C1以及第二电容C2；驱动晶体管T1串接于第一电源信号VDD与第二电源信号VSS构成的发光回路，用于控制流经发光回路的电流；写入晶体管T3的源极/漏极中的一个与驱动晶体管T1的栅极连接，且写入晶体管T3的源极/漏极中的另一个与数据信号DATA连接，写入晶体管T3的栅极与扫描信号SCAN连接；用于根据扫描信号SCAN写入数据信号DATA；第一电容C1串接于驱动晶体管T1的栅极与驱动晶体管T1的源极之间，用于存储数据信号DATA；以及第二电容C2串接于驱动晶体管T1的源极与第一电源信号VDD之间，用于与第一电容C1形成分压关系以快速写入数据信号DATA至第一电容C1；其中，第二电容C2的电容值与第一电容C1的电容值之比为0.5～1.5，或者为不小于50％且不大于150％。
需要进行说明的是，在高频驱动时，第一电容C1的电容值会影响到实际充电电压，第一电容C1的电容值设置过大，会导致充电不足，出现画面显示异常；而第一电容C1的电容值设置过小，在正常显示时甚至低频驱动时易出现由于漏电导致的驱动晶体管T1的栅极电压不稳，也会出现画面显示异常。同时，第二电容C2作为数据信号DATA写入的分压电容，其与第一电容C1的电容值比例将会影响数据信号DATA实际写入比例，控制第一电容C1与第二电容C2的比例可以调节数据信号DATA的电压范围，即第二电容C2与第一电容C1的电容值比例为0.5～1.5。本实施例通过配置第二电容C2的电容值与第一电容C1的电容值之间的比例关系，可以调整数据信号DATA的实际写入比例，不仅有利于改善数据信号DATA的写入效果；而且增加了数据信号DATA的电压范围，使得数据信号DATA可以采用更高的电位，进行灰阶电位分配时，可以进一步增大相邻灰阶之间的电位差，进而能够提高灰阶精度。
在其中一个实施例中，第一电容C1的电容值不小于20fF且不大于200fF。基于第一电容C1的电容值，可以直接推出第二电容C2的电容值，在此不作赘述。可以理解的是，对第一电容C1的电容值和第二电容C2的电容值作出上述进一步限制，可以进一步优化数据信号DATA的写入效果，进一步地改善高频驱动中的充电不足情况。
如图1或者图4所示，在其中一个实施例中，像素电路还包括补偿晶体管T4；补偿晶体管T4的源极/漏极中的一个与驱动晶体管T1的栅极连接，补偿晶体管T4的源极/漏极中的另一个与第一参考信号Vref1连接，补偿晶体管T4的栅极与补偿信号Comp连接；用于根据补偿信号Comp置位驱动晶体管T1的栅极电位至第一参考信号Vref1的电位。
如图1或者图4所示，在其中一个实施例中，像素电路还包括第一发光控制晶体管T2；第一发光控制晶体管T2的源极/漏极中的一个与第一电源信号VDD连接；第一发光控制晶体管T2的源极/漏极中的另一个与驱动晶体管T1的源极/漏极中的一个连接，第一发光控制晶体管T2的栅极与第一发光控制信号EM1连接；用于根据第一发光控制信号EM1通断控制发光回路。
如图1或者图4所示，在其中一个实施例中，像素电路还包括第二发光控制晶体管T6；第二发光控制晶体管T6的源极/漏极中的一个与驱动晶体管T1的源极/漏极中的另一个连接；第二发光控制晶体管T6的栅极与第二发光控制信号EM2连接；用于根据第二发光控制信号EM2通断控制发光回路。
如图1或者图4所示，在其中一个实施例中，像素电路还包括发光器件LED；第二发光控制晶体管T6的源极/漏极中的另一个与发光器件LED的阳极连接；发光器件LED的阴极与第二电源信号VSS连接。需要说明的是，发光器件LED可以但不限于为OLED，也可以为MicroLED或者MiniLED等自发光型器件。
如图1所示，在其中一个实施例中，像素电路还包括复位晶体管T5；复位晶体管T5的源极/漏极中的一个与发光器件LED的阳极连接，复位晶体管T5的栅极与补偿信号Comp连接，复位晶体管T5的源极/漏极中的另一个与初始信号Vinit连接；用于根据补偿信号Comp复位发光器件LED的阳极电位至初始信号Vinit的电位。需要进行说明的是，在本实施例中，驱动晶体管T1、写入晶体管T3、补偿晶体管T4、复位晶体管T5、第一发光控制晶体管T2以及第二发光控制晶体管T6均为P沟道型薄膜晶体管。
基于图1所示的像素电路，其工作过程包括如图2所示的几个阶段：
复位阶段：补偿信号Comp和第一发光控制信号EM1均为低电位信号，补偿晶体管T4、第一发光控制晶体管T2以及复位晶体管T5均打开，复位晶体管T5将发光器件LED的阳极电位复位至初始信号Vinit的电位。补偿晶体管T4将Q点复位至第一参考信号Vref1的电位；同时，第一发光控制晶体管T2将a点的电位复位至第一电源信号VDD的电位。
补偿阶段：补偿信号Comp仍然为低电位信号，第二发光控制信号EM2为低电位信号，补偿晶体管T4、第二发光控制晶体管T6以及复位晶体管T5均打开，对第一电容C1和第二电容C2进行充电，Q点保持第一参考信号Vref1的电位，a点的电位为第一参考信号Vref1的电位与阈值电压的绝对值之和，即Vref1+|Vth|。
写入阶段：扫描信号SCAN为低电位，写入晶体管T3开启，将数据信号DATA写入到像素电路，此时，Q点的电位为数据信号DATA的电位，即VDATA，a点电位变为Va，即为驱动晶体管T1的源极电位，Va的表达式如下：
Figure BDA0002683464930000061
发光阶段：第一发光控制信号EM1和第二发光控制信号EM2均为低电位信号，第一发光控制晶体管T2和第二发光控制晶体管T6均开启，发光器件LED开始发光。
流过发光器件LED的电流ILED的表达式如下：
Figure BDA0002683464930000062
将Q点电位VDATA和a点电位即表达式一带入表达式二中，得出如下所示的表达式三：
Figure BDA0002683464930000063
对表达式三进行简化，得到如下的表达式四：
Figure BDA0002683464930000064
其中，μ为载流子迁移率；C0x为单位面积氧化层电容；W/L为驱动晶体管T1的沟道宽长比；Vth为驱动晶体管T1的阈值电压；Vref1为第一参考信号Vref1的电位；VDATA为数据信号DATA的电位；C1此处代表第一电容的电容量；C2此处代表第二电容的电容量。
根据表达式四可知，在流过发光器件LED的电流ILED大小相同的情况下，由于第二电容C2的电容值与第一电容C1、第二电容C2之和的比值小于1，因此，数据信号DATA的电位VDATA可以进一步提高，甚至有望突破传统的0V至5V的电压范围。当数据信号DATA的电位VDATA与灰阶电压进行对应关联时，可以增大相邻灰阶之间的电位差，进而提高了灰阶的显示精度。
如图4所示，在其中一个实施例中，像素电路还包括复位晶体管T5；复位晶体管T5的源极/漏极中的一个与驱动晶体管T1的源极连接，复位晶体管T5的源极/漏极中的另一个与第二参考信号Vref2连接，复位晶体管T5的栅极与复位信号RST连接，用于根据复位信号RST复位驱动晶体管T1的源极电位至第二参考信号Vref2的电位。在本实施例中，驱动晶体管T1、写入晶体管T3、补偿晶体管T4、复位晶体管T5、第一发光控制晶体管T2以及第二发光控制晶体管T6均为N沟道型薄膜晶体管。
基于图4所示的像素电路，其工作过程包括如图5所示的几个阶段：
复位阶段：补偿信号Comp、复位信号RST以及第二发光控制信号EM2均为高电位信号，补偿晶体管T4、第二发光控制晶体管T6以及复位晶体管T5均打开，复位晶体管T5将驱动晶体管T1的源极电位复位至第二参考信号Vref2的电位。补偿晶体管T4将Q点复位至第一参考信号Vref1的电位；同时，第二发光控制晶体管T6将发光器件LED的阳极电位复位至第二参考信号Vref2的电位。
补偿阶段：补偿信号Comp仍然为高电位信号，第一发光控制信号EM1为高电位信号，补偿晶体管T4、第一发光控制晶体管T2以及复位晶体管T5均打开，对第一电容C1和第二电容C2进行充电，Q点保持第一参考信号Vref1的电位，a点的电位为第一参考信号Vref1的电位与阈值电压的绝对值之和，即Vref1+|Vth|。
写入阶段：扫描信号SCAN为高电位，写入晶体管T3开启，将数据信号DATA写入到像素电路，此时，Q点为数据信号DATA的电位，即VDATA，a点电位变为Va，即为驱动晶体管T1的源极电位，Va的表达式如下：
Figure BDA0002683464930000071
发光阶段：第一发光控制信号EM1和第二发光控制信号EM2均为高电位信号，第一发光控制晶体管T2和第二发光控制晶体管T6均开启，发光器件LED开始发光。
流过发光器件LED的电流ILED的表达式如下：
Figure BDA0002683464930000081
将Q点电位VDATA和a点电位即表达式五带入表达式六中，得出如下所示的表达式七：
Figure BDA0002683464930000082
对表达式七进行简化，得到如下的表达式八：
Figure BDA0002683464930000083
其中，μ为载流子迁移率；C0x为单位面积氧化层电容；W/L为驱动晶体管T1的沟道宽长比；Vth为驱动晶体管T1的阈值电压；Vref1为第一参考信号Vref1的电位；VDATA为数据信号DATA的电位；C1在此处代表第一电容的电容量；C2在此处代表第二电容的电容量。
在其中一个实施例中，本实施提供一种显示面板，其应用于自发光显示领域，显示面板可以包括阵列分布的多行上述实施例中的像素电路，每行包括多个该像素电路。其中，如图3或者图6所示，第N行像素电路受第N行第一发光控制信号EM1(N)、第N行第二发光控制信号EM2(N)、第N行补偿信号Comp(N)、第N行扫描信号SCAN(N)以及数据信号DATA的控制，补偿阶段与写入阶段相互独立，补偿阶段并不受写入阶段的周期限制；同理，第N+1行像素电路受第N+1行第一发光控制信号EM1(N+1)、第N+1行第二发光控制信号EM2(N+1)、第N+1行补偿信号Comp(N+1)、第N+1行扫描信号SCAN(N+1)以及数据信号DATA的控制，补偿阶段与写入阶段相互独立，补偿阶段并不受写入阶段的周期限制；第N+1行像素电路的补偿周期至少可以与一个第N行像素电路的写入周期同时进行，并不产生相互影响，因此，本实例提供的显示面板，同样适合于更高频驱动的应用中，具有较好的补偿效果。
如图2或者图5所示，在其中一个实施例中，同一像素电路中，写入晶体管T3的工作周期即扫描信号SCAN打开写入晶体管T3的期间与补偿晶体管T4的工作周期即补偿晶体管T4打开期间不同。可以理解的是，本实施例中的像素电路，补偿周期与写入周期相互独立，补偿周期并不受限于高频时的写入周期，能够实现更好的补偿效果。
在其中一个实施例中，本申请提供一种显示面板，其包括多个上述任一实施例中的像素电路；如图3或者图6所示，一个像素电路中补偿晶体管T4的工作周期至少与另一个像素电路中写入晶体管T3的工作周期重叠。
可以理解的是，本实施例提供的显示面板，通过配置第二电容C2的电容值与第一电容C1的电容值，可以调整数据信号DATA的实际写入比例，有利于提高数据信号DATA的写入效果，进而降低或者消除像素电路及显示面板在高频驱动中的充电不足情况。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的像素电路进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种像素电路，其特征在于，包括：
驱动晶体管，串接于第一电源信号与第二电源信号构成的发光回路，用于控制流经所述发光回路的电流；
写入晶体管，所述写入晶体管的源极/漏极中的一个与所述驱动晶体管的栅极连接，用于根据扫描信号写入数据信号；
第一电容，串接于所述驱动晶体管的栅极与所述驱动晶体管的源极之间，用于存储所述数据信号；以及
第二电容，串接于所述驱动晶体管的源极与所述第一电源信号之间，用于与所述第一电容形成分压关系以快速写入所述数据信号至所述第一电容；
其中，所述第二电容的电容值与所述第一电容的电容值之比为0.5~1.5，且所述第一电容的电容值不小于20fF且不大于200fF。
2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括补偿晶体管；
所述补偿晶体管的源极/漏极中的一个与所述驱动晶体管的栅极连接，用于根据补偿信号置位所述驱动晶体管的栅极电位至第一参考信号的电位。
3.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括第一发光控制晶体管；
所述第一发光控制晶体管的源极/漏极中的一个与所述第一电源信号连接；所述第一发光控制晶体管的源极/漏极中的另一个与所述驱动晶体管的源极/漏极中的一个连接，用于根据第一发光控制信号通断控制所述发光回路。
4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括第二发光控制晶体管；
所述第二发光控制晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的另一个连接；用于根据第二发光控制信号通断控制所述发光回路。
5.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括发光器件LED；
所述第二发光控制晶体管的源极/漏极中的另一个与所述发光器件LED的阳极连接；所述发光器件LED的阴极与所述第二电源信号连接。
6.根据权利要求5所述的像素电路，其特征在于，所述像素电路还包括复位晶体管；
所述复位晶体管的源极/漏极中的一个与所述发光器件LED的阳极连接，用于根据所述补偿信号复位所述发光器件LED的阳极电位至初始信号的电位。
7.根据权利要求5所述的像素电路，其特征在于，所述像素电路还包括复位晶体管；
所述复位晶体管的源极/漏极中的一个与所述驱动晶体管的源极连接，用于根据复位信号复位所述驱动晶体管的源极电位至第二参考信号的电位。
8.根据权利要求2至7任一项所述的像素电路，其特征在于，同一所述像素电路中，所述写入晶体管的工作周期与所述补偿晶体管的工作周期不同。
9.一种显示面板，其特征在于，包括多个如权利要求2至8任一项所述的像素电路；一个所述像素电路中所述补偿晶体管的工作周期至少与另一个所述像素电路中所述写入晶体管的工作周期重叠。
CN202010969222.XA 2020-09-15 2020-09-15 像素电路及显示面板 Active CN112071259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010969222.XA CN112071259B (zh) 2020-09-15 2020-09-15 像素电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010969222.XA CN112071259B (zh) 2020-09-15 2020-09-15 像素电路及显示面板

Publications (2)

Publication Number Publication Date
CN112071259A CN112071259A (zh) 2020-12-11
CN112071259B true CN112071259B (zh) 2021-11-23

Family

ID=73695839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010969222.XA Active CN112071259B (zh) 2020-09-15 2020-09-15 像素电路及显示面板

Country Status (1)

Country Link
CN (1) CN112071259B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802429B (zh) * 2021-03-12 2022-04-26 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN113487996B (zh) * 2021-07-22 2024-07-05 上海闻泰信息技术有限公司 像素驱动电路、显示面板及显示设备
CN114999399B (zh) 2022-06-30 2023-05-26 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282257A (zh) * 2013-07-08 2015-01-14 索尼公司 显示装置、用于显示装置的驱动方法和电子设备
CN104485066A (zh) * 2014-09-24 2015-04-01 友达光电股份有限公司 有机发光二极管像素电路
CN105225633A (zh) * 2014-06-20 2016-01-06 乐金显示有限公司 有机发光二极管显示装置
CN106652912A (zh) * 2016-12-13 2017-05-10 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN108257549A (zh) * 2016-12-29 2018-07-06 乐金显示有限公司 电致发光显示器
CN109785798A (zh) * 2018-10-12 2019-05-21 友达光电股份有限公司 像素电路
CN111179820A (zh) * 2020-03-12 2020-05-19 武汉华星光电半导体显示技术有限公司 一种像素电路及显示面板
CN111223447A (zh) * 2020-03-12 2020-06-02 武汉华星光电半导体显示技术有限公司 一种像素电路和显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040806B1 (ko) * 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TWI460704B (zh) * 2012-03-21 2014-11-11 Innocom Tech Shenzhen Co Ltd 顯示器及其驅動方法
JP6706971B2 (ja) * 2016-06-02 2020-06-10 株式会社Ｊｏｌｅｄ 表示装置
KR102348062B1 (ko) * 2017-04-04 2022-01-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282257A (zh) * 2013-07-08 2015-01-14 索尼公司 显示装置、用于显示装置的驱动方法和电子设备
CN105225633A (zh) * 2014-06-20 2016-01-06 乐金显示有限公司 有机发光二极管显示装置
CN104485066A (zh) * 2014-09-24 2015-04-01 友达光电股份有限公司 有机发光二极管像素电路
CN106652912A (zh) * 2016-12-13 2017-05-10 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN108257549A (zh) * 2016-12-29 2018-07-06 乐金显示有限公司 电致发光显示器
CN109785798A (zh) * 2018-10-12 2019-05-21 友达光电股份有限公司 像素电路
CN111179820A (zh) * 2020-03-12 2020-05-19 武汉华星光电半导体显示技术有限公司 一种像素电路及显示面板
CN111223447A (zh) * 2020-03-12 2020-06-02 武汉华星光电半导体显示技术有限公司 一种像素电路和显示面板

Also Published As

Publication number Publication date
CN112071259A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
US10923032B2 (en) Pixel circuit and method of driving the same, display panel, and display apparatus
CN112071259B (zh) 像素电路及显示面板
CN108735146B (zh) 像素电路
CN111179820A (zh) 一种像素电路及显示面板
JP5014338B2 (ja) 電流駆動型表示装置
CN111613180A (zh) Amoled像素补偿驱动电路、方法及显示面板
JP2020536264A (ja) 画素回路、画素回路の駆動方法及び表示装置
WO2021179383A1 (zh) 一种像素电路和显示面板
EP2200010B1 (en) Current-driven display
CN110556076B (zh) 像素电路、驱动方法及显示装置
CN114586091B (zh) 像素驱动电路及显示面板
CN102820005A (zh) 显示装置、像素电路、电子设备和显示装置的驱动方法
CN112908267B (zh) 像素电路及驱动方法、显示装置
CN109949739B (zh) 一种像素电路、驱动方法及显示器
CN111785212A (zh) 一种像素电路、其驱动方法及显示装置
CN112086070A (zh) 像素驱动电路及显示面板
CN113628585A (zh) 像素驱动电路及其驱动方法、硅基显示面板和显示装置
CN116645911A (zh) 像素电路、驱动方法和显示装置及其背板
CN110827757A (zh) Oled电路补偿方法
CN109389937B (zh) 一种像素电路、显示装置及像素电路的驱动方法
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
KR20130002115A (ko) 유기전계발광 표시장치의 구동회로 및 구동방법
JP2011217287A (ja) インバータ回路および表示装置
CN109256088B (zh) 像素电路、显示面板、显示装置和像素驱动方法
CN109036284B (zh) 像素补偿电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant