CN109785798A - 像素电路 - Google Patents

Abstract

本发明公开了一种像素电路，包含写入电路、补偿电路、分压电路和驱动晶体管。写入电路用以根据第一控制信号选择性地导通以输出数据信号。补偿电路用以根据第二控制信号选择性地导通以输出补偿信号。分压电路包含第一节点，用以接收并根据数据信号和补偿信号以控制第一节点的电压电平。驱动晶体管用以接收参考电压电平，并根据第一节点的电压电平以输出驱动电流至发光元件。

Description

像素电路

技术领域

本发明内容是关于一种像素电路，且特别是有关于一种主动式有机发光二极管的像素电路。

背景技术

在现在的各种数字显示装置中，主动式有机发光二极管显示装置(Active MatrixOrganic Light Emitting Display，AMOLED)因具有自发光、高亮度、高发光率、高对比、反应速度快、广视角以及可使用温度范围大等优点，因此在数字显示装置的市场上极具竞争性。

然而，在主动式有机发光二极管显示装置的运作中，驱动电流系受驱动晶体管的临界电压(threshold voltage)所影响，因AMOLED装置中不同的显示单元各自的驱动晶体管的临界电压存在一定误差，驱动电流会因此产生差异。而当驱动电流产生差异则会导致有机发光二极管发光亮度不一致，以致主动式有机发光二极管显示装置在显示影像时的画面亮度不均。

发明内容

本发明内容的一态样系关于一种像素电路。像素电路包含写入电路、补偿电路、分压电路和驱动晶体管。写入电路用以根据第一控制信号选择性地导通以输出数据信号。补偿电路用以根据第二控制信号选择性地导通以输出补偿信号。分压电路包含第一节点，用以接收并根据数据信号和补偿信号以控制第一节点的电压电平。驱动晶体管用以接收参考电压电平，并根据第一节点的电压电平以输出驱动电流至发光元件。

附图说明

图1系根据本发明内容的部分实施例绘示一种像素电路的示意图。

图2系根据本发明内容的部分实施例绘示一种像素电路的细部示意图。

图3系根据本发明内容的部分实施例绘示一种像素电路的信号时序示意图。

图4系根据本发明内容的部分实施例绘示在第一期间内图2的像素电路中各晶体管的状态示意图。

图5系根据本发明内容的部分实施例绘示在第二期间内图2的像素电路中各晶体管的状态示意图。

图6系根据本发明内容的部分实施例绘示在第三期间内图2的像素电路中各晶体管的状态示意图。

图7系根据本发明内容的其他部分实施例绘示另一种像素电路的示意图。

其中，附图标记：

100：像素电路

120：写入电路

140：补偿电路

160：分压电路

T1、T2、T3、T4、T5、T6：晶体管

C1、C2：电容

OLED：发光元件

N1、N2：节点

S1、S2：控制信号

EM：发光控制信号

Vdata：数据信号

Vcomp：补偿信号

I1：驱动电流

OVDD：参考电压电平

OVSS：系统低电压电平

P1、P2、P3：期间

Vgh1、Vgl1、Vgh2、Vgl2：电压电平

具体实施方式

下文系举实施例配合所附图式作详细说明，但所描述的具体实施例仅用以解释本案，并不用来限定本案，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明内容所涵盖的范围。

请参考图1。图1系根据本发明内容的部分实施例绘示一种像素电路100的示意图。在部分实施例中，像素电路100可用于主动式有机发光二极管显示装置(Active MatrixOrganic Light Emitting Display，AMOLED)。显示装置中可包含多个如图1所示的像素电路100以组成完整的显示画面。

如图1所示，在部分实施例中，像素电路100包含写入电路120、补偿电路140、分压电路160、驱动晶体管T4和发光元件OLED。其中，分压电路160包含节点N1。在其他部分实施例中，像素电路100更包含发光晶体管T5。结构上，写入电路120耦接补偿电路140和分压电路160。补偿电路140耦接分压电路160。分压电路160通过节点N1耦接驱动晶体管T4。驱动晶体管T4通过发光晶体管T5耦接发光元件OLED。

操作上，写入电路120用以根据控制信号S1选择性地导通以输出数据信号。补偿电路140用以根据控制信号S2选择性地导通以输出补偿信号。分压电路160用以接收数据信号和补偿信号，并根据数据信号和补偿信号以控制节点N1的电压电平。驱动晶体管T4用以接收参考电压电平OVDD，并根据节点N1的电压电平以输出驱动电流至发光元件OLED。举例来说，在部分实施例中，参考电压电平OVDD可为系统高电压电平。

请参考图2。图2系根据本发明内容的部分实施例绘示一种像素电路100的细部示意图。如图2所示，写入电路120包含晶体管T1和T2。补偿电路140包含晶体管T3。分压电路160包含电容C1、C2、节点N1和N2。

结构上，电容C1的第一端耦接参考电压电平OVDD。电容C1的第二端和电容C2的第一端耦接于节点N1。晶体管T1的第二端亦耦接节点N1。晶体管T2的第二端通过节点N2耦接电容C2的第二端。晶体管T3的控制端和晶体管T3的第二端共用耦接于节点N2。驱动晶体管T4的第一端耦接参考电压电平OVDD。驱动晶体管T4的控制端耦接于节点N1。驱动晶体管T4的第二端耦接发光晶体管T5的第一端。发光晶体管T5的第二端耦接发光元件OLED的第一端。发光元件OLED的第二端耦接系统低电压电平OVSS。

操作上，晶体管T1的第一端用以接收数据信号Vdata。晶体管T1的控制端用以接收控制信号S1，并根据控制信号S1选择性地导通。晶体管T1的第二端用以输出数据信号Vdata至分压电路160中的节点N1。相似地，晶体管T2的第一端用以接收数据信号Vdata。晶体管T2的控制端用以接收控制信号S1，并根据控制信号S1选择性地导通。晶体管T2的第二端用以输出数据信号Vdata至分压电路160的节点N2。晶体管T3的第一端用以接收控制信号S2。晶体管T3用以根据控制信号S2产生补偿信号，并将补偿信号输出至分压电路160中的节点N2。

驱动晶体管T4的第一端用以接收参考电压电平OVDD。驱动晶体管T4的控制端用以根据节点N1的电压电平选择性地导通。驱动晶体管T4的第二端用以输出驱动电流。发光晶体管T5的第一端用以接收驱动电流。发光晶体管T5的控制端用以根据发光控制信号EM选择性地导通。发光晶体管T5的第二端用以输出驱动电流至发光元件OLED。

为便于说明起见，像素电路100当中各个元件的具体操作将于以下段落中搭配图式进行说明。请一并参考图3和图4。图3系根据本发明内容的部分实施例绘示一种像素电路100的信号时序示意图。图4系根据本发明内容的部分实施例绘示在第一期间P1内像素电路100中各晶体管的状态示意图。

在部分实施例中，第一期间P1对应到像素电路100的重置时段。如图3所示，在第一期间P1，控制信号S1为低电压电平Vgl1。控制信号S2为低电压电平Vgl2。发光控制信号EM为关断电压电平。在部分实施例中，控制信号S1和S2的低电压电平Vgl1、Vgl2可为相同的电压电平。在其他部分实施例中，控制信号S1和S2的低电压电平Vgl1、Vgl2可为相异的电压电平。

在第一期间P1，如图4所示，位于低电压电平Vgl1的控制信号S1使得写入电路120导通以输出数据信号Vdata至节点N1。位于低电压电平Vgl2的控制信号S2使得补偿电路140关断。位于关断电压电平的发光控制信号EM使得发光晶体管T5关断。

具体而言，在第一期间P1，晶体管T1和T2根据低电压电平Vgl1的控制信号S1导通，以分别输出数据信号Vdata至节点N1和N2。换言之，在第一期间P1，控制信号S1于低电压电平Vgl1使得节点N1和N2处于数据信号Vdata的数据电压电平。由于数据信号Vdata的电压电平大于控制信号S2的低电压电平Vgl2，因此晶体管T3根据控制信号S2关断。

请一并参考图3和图5。图5系根据本发明内容的部分实施例绘示在第二期间P2内图2的像素电路100中各晶体管的状态示意图。在部分实施例中，第二期间P2对应到像素电路100的补偿时段。如图3所示，在第二期间P2，控制信号S1为高电压电平Vgh1。控制信号S2为高电压电平Vgh2。发光控制信号EM仍为关断电压电平。在部分实施例中，控制信号S1和S2的高电压电平Vgh1、Vgh2可为相同的电压电平。在其他部分实施例中，控制信号S1和S2的高电压电平Vgh1、Vgh2可为相异的电压电平。

在第二期间P2，如图5所示，位于高电压电平Vgh1的控制信号S1使得写入电路120关断。位于高电压电平Vgh2的控制信号S2使得补偿电路140导通。位于关断电压电平的发光控制信号EM使得发光晶体管T5维持关断。

晶体管T3根据高电压电平Vgh2的控制信号S2导通以产生补偿信号Vcomp，并将补偿信号Vcomp输出至节点N2。具体而言，在第二期间P2，晶体管T1和T2根据高电压电平Vgh1的控制信号S1关断。此时，晶体管T3的第一端接收的控制信号S2切换至高电压电平Vgh2，暂时使得晶体管T3的第一端与栅极端的压差为Vgh2-Vdata，此压差Vgh2-Vdata大于晶体管T3的临界电压值Vth3，将晶体管T3导通。导通后的晶体管T3根据晶体管T3其第一端的高电压电平Vgh2对晶体管T3的第二端及栅极端充电，使晶体管T3第一端与栅极端之间的压差逐渐缩小，直到压差等于临界电压值Vth3。当压差稳定在临界电压值Vth3时，晶体管T3的第二端及栅极端的电压等于Vgh2-|Vth3|，于此实施例中，Vgh2-|Vth3|即为补偿电路140所产生的补偿信号Vcomp。

换言之，控制信号S2于高电压电平Vgh2使得电容C2的第二端处于补偿信号Vcomp的补偿电压电平。其中，补偿电压电平系为控制信号S2的高电压电平Vgh2减去晶体管T3的临界电压值Vth3。由于分压电路160中的电容C1、C2分压，因此，节点N1的电压电平如下式可得：

其中，Vn1系为节点N1的电压电平。Vth3系为晶体管T3的临界电压值。

请一并参考图3和图6。图6系根据本发明内容的部分实施例绘示在第三期间P3内图2的像素电路100中各晶体管的状态示意图。在部分实施例中，第三期间P3对应到像素电路100的发光时段。如图3所示，在第三期间P3，控制信号S1维持高电压电平Vgh1。控制信号S2维持高电压电平Vgh2。发光控制信号EM由关断电压电平转为发光电压电平。

在第三期间P3，如图6所示，位于高电压电平Vgh1的控制信号S1使得写入电路120维持关断。位于高电压电平Vgh2的控制信号S2使得补偿电路140维持导通。位于发光电压电平的发光控制信号EM使得发光晶体管T5导通以输出驱动电流I1至发光元件OLED。

具体而言，在第三期间P3，晶体管T1和T2根据高电压电平Vgh1的控制信号S1维持关断。晶体管T3根据高电压电平Vgh2的控制信号S2维持导通以控制节点N1的电压电平。而发光晶体管T5根据位于发光电压电平的发光控制信号EM导通，因此，驱动电流I1如下式可得：

其中，Vth4系为驱动晶体管T4的临界电压值。

在部分实施例中，驱动晶体管T4的临界电压Vth4除以补偿电路140中晶体管T3的临界电压Vth3的比值，近似于电容C2的电容值除以电容C1和C2的电容值之和。换言之，如下式所示：

由上式可得：

因此，驱动电流I1如下式可得：

具体而言，可通过掺杂(doping)或设计晶体管的长宽比来控制临界电压值。举例来说，当驱动晶体管T4的临界电压Vth4为-0.6V，晶体管T3的临界电压Vth3为-0.9V，则电容C1和C2的电容比为1：2。

进一步举例说明，像素电路100中的各晶体管和电容的尺寸如表一所示：

元件

T1

T2

T3

T4

T5

C1

C2

尺寸

3/3

3/3

3/3

3.5/22

3/3

120f

240f

表一

如此一来，藉由依据临界电压值调整电容值的比例，即可进行补偿，使得显示面板进行显示时，驱动电流I1的电流大小将不受驱动晶体管的元件特性(如临界电压不同)而影响，可提供相对稳定的驱动电流。

此外，由于补偿阶段和数据信号写入阶段不同时间，因此解析度不会影响到补偿时间。换言之，通过本发明内容的像素电路100分别进行数据信号写入和补偿，能够避免若数据信号写入和补偿需一起进行时，当解析度越高，补偿时间因而越短，容易造成充电不足，补偿效果不佳的问题。

请参考图7。图7系根据本发明内容的其他部分实施例绘示另一种像素电路100的示意图。于图7所示实施例中，与图2的实施例中相似的元件系以相同的元件符号表示，其操作已于先前段落说明者，于此不再赘述。和图2所示实施例相比，在部分实施例中，如图7所示，像素电路100中更包含晶体管T6。

结构上，晶体管T6的第一端耦接晶体管T6的控制端。晶体管T6的第二端耦接发光元件OLED的第一端。操作上，晶体管T6的第一端用以接收控制信号S1，并根据控制信号S1选择性地导通以通过晶体管T6的第二端将发光元件OLED的阳极的电压电平重置。如此一来，藉由晶体管T6控制发光元件OLED的阳极的电压电平，使得发光元件OLED在非发光显示的阶段维持关断。

虽然本文将所公开的方法示出和描述为一系列的步骤或事件，但是应当理解，所示出的这些步骤或事件的顺序不应解释为限制意义。例如，部分步骤可以以不同顺序发生和/或与除了本文所示和/或所描述的步骤或事件以外的其他步骤或事件同时发生。另外，实施本文所描述的一个或多个态样或实施例时，并非所有于此示出的步骤皆为必需。此外，本文中的一个或多个步骤亦可能在一个或多个分离的步骤和/或阶段中执行。

综上所述，本案通过应用上述各个实施例中，藉由临界电压值调整电容值的比例以进行补偿，使得显示面板进行显示时，驱动电流I1的电流大小将不受驱动晶体管的元件特性(如临界电压不同)而影响，可提供相对稳定的驱动电流。另外，由于补偿时间长短不受解析度影响，因此可调整至最佳补偿时间。

虽然本发明内容已以实施方式揭露如上，然其并非用以限定本发明内容，所属技术领域具有通常知识者在不脱离本发明内容的精神和范围内，当可作各种更动与润饰，因此本发明内容的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种像素电路，其特征在于，包含：

一写入电路，用以根据一第一控制信号选择性地导通以输出一数据信号；

一补偿电路，用以根据一第二控制信号选择性地导通以输出一补偿信号；

一分压电路，包含一第一节点，用以接收该数据信号和该补偿信号，并根据该数据信号和该补偿信号以控制该第一节点的电压电平；以及

一驱动晶体管，用以接收一参考电压电平，并根据该第一节点的电压电平以输出一驱动电流至一发光元件。

2.如权利要求1所述的像素电路，其特征在于，该写入电路包含：

一第一晶体管，该第一晶体管的一第一端用以接收该数据信号，该第一晶体管的一控制端用以根据该第一控制信号以选择性地导通，该第一晶体管的一第二端耦接该第一节点；以及

一第二晶体管，该第二晶体管的一第一端用以接收该数据信号，该第二晶体管的一控制端用以根据该第一控制信号以选择性地导通，该第二晶体管的一第二端耦接该分压电路。

3.如权利要求1所述的像素电路，其特征在于，该补偿电路包含：

一第三晶体管，该第三晶体管的一第一端用以接收该第二控制信号，该第三晶体管的一控制端和该第三晶体管的一第二端共同耦接于该分压电路。

4.如权利要求1所述的像素电路，其特征在于，该分压电路更包含：

一第一电容，该第一电容的一第一端耦接该参考电压电平，该第一电容的一第二端耦接该第一节点；以及

一第二电容，该第二电容的一第一端耦接该第一节点，该第二电容的一第二端耦接该写入电路和该补偿电路。

5.如权利要求4所述的像素电路，其特征在于，该驱动晶体管的一第一临界电压除以该补偿电路的一第二临界电压系为一比值，该第二电容的电容值为该比值的分子时，该第一电容的电容值和该第二电容的电容值之和为该比值的分母。

6.如权利要求4所述的像素电路，其特征在于，

在一第一期间，该第一控制信号于一第一低电压电平使得该第一节点和该第二电容的该第二端处于该数据信号的一数据电压电平，该第二控制信号于一第二低电压电平使得该补偿电路关断，

在一第二期间，该第一控制信号于一第一高电压电平使得该写入电路关断，该第二控制信号于一第二高电压电平使得该第二电容的该第二端处于该补偿信号的一补偿电压电平。

7.如权利要求1所述的像素电路，其特征在于，更包含：

一发光晶体管，该发光晶体管的一第一端用以接收该驱动电流，该发光晶体管的一控制端用以根据一发光控制信号选择性地导通，该发光晶体管的一第二端用以输出该驱动电流至该发光元件。

8.如权利要求7所述的像素电路，其特征在于，

在一第一期间，该第一控制信号于一第一低电压电平使得该写入电路导通以输出该数据信号至该第一节点，该第二控制信号于一第二低电压电平使得该补偿电路关断，

在一第二期间，该第一控制信号于一第一高电压电平使得该写入电路关断，该第二控制信号于一第二高电压电平使得该补偿电路导通以输出该补偿信号至该第一节点，

在该第一期间和该第二期间，该发光控制信号于一关断电压电平使得该发光晶体管关断。

9.如权利要求8所述的像素电路，其特征在于，

在一第三期间，该发光控制信号于一发光电压电平使得该发光晶体管导通以输出该驱动电流至该发光元件。

10.如权利要求1所述的像素电路，其特征在于，更包含：

一第四晶体管，该第四晶体管的一第一端用以接收该第一控制信号，该第四晶体管的一控制端耦接该该第四晶体管的该第一端，该第四晶体管的一第二端接该发光元件。