CN112054104A - 发光二极管芯片及其制备方法 - Google Patents
发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN112054104A CN112054104A CN202010746588.0A CN202010746588A CN112054104A CN 112054104 A CN112054104 A CN 112054104A CN 202010746588 A CN202010746588 A CN 202010746588A CN 112054104 A CN112054104 A CN 112054104A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- groove
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000010410 layer Substances 0.000 claims abstract description 400
- 239000004065 semiconductor Substances 0.000 claims abstract description 122
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 114
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 57
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000002161 passivation Methods 0.000 claims abstract description 34
- 239000011241 protective layer Substances 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000004411 aluminium Substances 0.000 claims description 14
- 238000003475 lamination Methods 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 238000005516 engineering process Methods 0.000 description 17
- 239000007772 electrode material Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 230000008020 evaporation Effects 0.000 description 9
- 238000001704 evaporation Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 9
- 210000004877 mucosa Anatomy 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000012797 qualification Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 210000004400 mucous membrane Anatomy 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种发光二极管芯片及其制备方法，属于半导体技术领域。芯片包括透明基板、第一型半导体层、有源层、第二型半导体层、第一型电极、第二型电极、钝化保护层和缓冲结构；第一型半导体层、有源层、第二型半导体层依次层叠在透明基板上，第二型半导体层上设有延伸至第一型半导体层的凹槽；第一型电极设置在凹槽内的第一型半导体层上，第二型电极设置在第二型半导体层上；钝化保护层设置在凹槽内除第一型电极之外的区域上、以及第二型半导体层上除第二型电极之外的区域上；缓冲结构包括依次层叠在钝化保护层上的氧化硅层、铝层、铂层和氮化硅层，氮化硅层与氧化硅层贴合形成密封空间，铝层和铂层位于密封空间内。本公开可防止芯片受损。
Description
技术领域
本公开涉及半导体技术领域，特别涉及一种发光二极管芯片及其制备方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种能发光的电子器件。通过采用不同的半导体材料，LED能够覆盖从紫外到红外的全色范围，已经广泛地应用于经济生活中的显示、装饰、通讯等领域。
芯片是LED的核心组件。相关技术中，LED芯片包括衬底、第一型半导体层、有源层、第二型半导体层、第一型电极和第二型电极。第一型半导体层、有源层、第二型半导体层依次层叠在衬底上，第二型半导体层上设有延伸至第一型半导体层的凹槽。第一型电极设置在凹槽内的第一型半导体层上，第二型电极设置在第二型半导体层上。
挑选芯片的时候，多个芯片的电极所在侧粘附在粘膜的同一面上。先由分选设备的顶针穿透粘膜，将选取的芯片从粘膜上顶开；再由分选设备的吸嘴将选取的芯片吸住，转移到应用的基板上。芯片在被顶针从粘膜上顶开的过程中容易受到损伤，特别是红光LED芯片，在顶针的作用之后容易产生裂纹。如果裂纹呈现在芯片外部，则直接导致芯片不合格；如果裂纹隐藏在芯片内部，则芯片的性能会受到影响，还是导致芯片不合格。
发明内容
本公开实施例提供了一种发光二极管芯片及其制备方法，可以防止芯片在被顶针从粘膜上顶开的过程中受到损伤，有效提高芯片的合格率。所述技术方案如下：
一方面，本公开实施例提供了一种发光二极管芯片，所述发光二极管芯片包括透明基板和设置在所述透明基板的第一表面上的芯片本体，所述芯片本体包括第一型半导体层、有源层、第二型半导体层、第一型电极、第二型电极、钝化保护层和缓冲结构；所述第一型半导体层、所述有源层、所述第二型半导体层依次层叠在所述透明基板上，所述第二型半导体层上设有延伸至所述第一型半导体层的凹槽；所述第一型电极设置在所述凹槽内的第一型半导体层上，所述第二型电极设置在所述第二型半导体层上；所述钝化保护层设置在所述凹槽内除所述第一型电极之外的区域上、以及所述第二型半导体层上除所述第二型电极之外的区域上；所述缓冲结构包括氧化硅层、铝层、铂层和氮化硅层，所述氧化硅层、所述铝层、所述铂层和所述氮化硅层依次层叠在钝化保护层上，所述氮化硅层与所述氧化硅层贴合形成密封空间，所述铝层和所述铂层位于所述密封空间内。
可选地，所述铝层的厚度大于所述铂层的厚度。
可选地，所述铝层的厚度为8000埃～12000埃，所述铂层的厚度为2000埃～4000埃。
可选地，所述氧化硅层的厚度等于所述氮化硅层的厚度。
可选地，所述氧化硅层的厚度为4000埃～6000埃，所述氮化硅层的厚度为4000埃～6000埃。
可选地，所述芯片本体上设有延伸至所述第一表面的隔离槽，所述隔离槽内的第一表面上设有环形槽，所述环形槽在所述第一表面上的投影环绕在所述芯片本体在所述第一表面上的投影外；所述环形槽靠近所述芯片本体的侧壁上设有反射层。
可选地，所述反射层为铝层。
可选地，所述环形槽远离所述芯片本体的侧壁与所述环形槽的底面之间的夹角为钝角。
另一方面，本公开实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
在透明基板的第一表面上形成第一型半导体层、有源层和第二型半导体层，所述第一型半导体层、所述有源层和所述第二型半导体层依次层叠在所述第一表面上；
在所述第二型半导体层上开设延伸至所述第一型半导体层的凹槽；
在所述凹槽内的第一型半导体层上设置第一型电极，在所述第二型半导体层上设置第二型电极；
在所述凹槽内除所述第一型电极之外的区域上、以及所述第二型半导体上除所述第二型电极之外的区域上形成钝化保护层；
在所述钝化保护层上形成缓冲结构，所述缓冲结构包括依次层叠在所述钝化保护层上的氧化硅层、铝层、铂层和氮化硅层，所述氮化硅层与所述氧化硅层贴合形成密封空间，所述铝层和所述铂层位于所述密封空间内。
可选地，所述制作方法还包括：
在所述凹槽内的第一型半导体层和所述第二型半导体层上开设延伸至所述第一表面的隔离槽；
在所述隔离槽内的第一表面上开设环形槽，所述隔离槽在所述第一表面上的投影环绕在所述第一型半导体层在所述第一表面上的投影外；
在所述环形槽靠近所述第一型半导体层的侧壁上设置反射层。
本公开实施例提供的技术方案带来的有益效果是：
通过在钝化保护层上设置缓冲结构，缓冲结构包括依次层叠的氧化硅层、铝层、铂层和氮化硅层，顶针将芯片从粘膜上顶开时先作用在铂层上再作用在铝层上。铂层的材质致密，硬度较大，可以有效避免顶针穿过缓冲结构作用在钝化保护层上而导致芯片受损，并且将顶针的点状冲击力分散在铂层的表面上，对顶针的作用力起到一定的缓冲效果。铝层的材质柔软，韧性较好，可以与铂层配合，对顶针的作用力进行吸收，避免顶针的作用力传递到钝化保护层，从而有效防止芯片在被顶针从粘膜上顶开的过程中受到损伤，提高芯片的合格率。而且氮化硅层和氧化硅层贴合形成密封结构，铝层和铂层位于密封空间内，氧化硅层和氮化硅层相互配合，一方面对铝层和铂层进行保护，防止外界腐蚀和污染到铝层和铂层；另一方面对铝层和铂层进行绝缘，避免造成芯片漏电。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管芯片的结构示意图；
图2是本公开实施例提供的缓冲结构的结构示意图；
图3是本公开实施例提供的环形槽的结构示意图；
图4是本公开实施例提供的一种发光二极管芯片的制作方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
本公开实施例提供了一种发光二极管芯片。图1为本公开实施例提供的一种发光二极管芯片的结构示意图。参见图1，该发光二极管芯片包括透明基板10和设置在透明基板10的第一表面上的芯片本体，芯片本体包括第一型半导体层21、有源层22、第二型半导体层23、第一型电极31、第二型电极32、钝化保护层40和缓冲结构50。第一型半导体层21、有源层22、第二型半导体层23依次层叠在透明基板10上，第二型半导体层23上设有延伸至第一型半导体层21的凹槽100。第一型电极31设置在凹槽100内的第一型半导体层21上，第二型电极32设置在第二型半导体层23上。钝化保护层40设置在凹槽100内除第一型电极31之外的区域上、以及第二型半导体层23上除第二型电极32之外的区域上，缓冲结构50设置在钝化保护层40上。
图2为本公开实施例提供的缓冲结构的结构示意图。参见图2，缓冲结构50包括氧化硅层51、铝层52、铂层53和氮化硅层54，氧化硅层51、铝层52、铂层53和氮化硅层54依次层叠在钝化保护层40上，氮化硅层54与氧化硅层51贴合形成密封空间，铝层52和铂层53位于密封空间内。
在本公开实施例中，铝层52在第一表面上的投影在氧化硅层51在第一表面上的投影内的中心区域，铂层53在第一表面上的投影与铝层52在第一表面上的投影重合，氮化硅层54在第一表面上的投影与氧化硅层51在第一表面上的投影重合。因此，氧化硅层51、铝层52、铂层53和氮化硅层54依次层叠在钝化保护层40上，氮化硅层54与氧化硅层51贴合形成密封空间，铝层52和铂层53位于密封空间内。
本公开实施例通过在钝化保护层上设置缓冲结构，缓冲结构包括依次层叠的氧化硅层、铝层、铂层和氮化硅层，顶针将芯片从粘膜上顶开时先作用在铂层上再作用在铝层上。铂层的材质致密，硬度较大，可以有效避免顶针穿过缓冲结构作用在钝化保护层上而导致芯片受损，并且将顶针的点状冲击力分散在铂层的表面上，对顶针的作用力起到一定的缓冲效果。铝层的材质柔软，韧性较好，可以与铂层配合，对顶针的作用力进行吸收，避免顶针的作用力传递到钝化保护层，从而有效防止芯片在被顶针从粘膜上顶开的过程中受到损伤，提高芯片的合格率。而且氮化硅层和氧化硅层贴合形成密封结构，铝层和铂层位于密封空间内，氧化硅层和氮化硅层相互配合，一方面对铝层和铂层进行保护，防止外界腐蚀和污染到铝层和铂层；另一方面对铝层和铂层进行绝缘，避免造成芯片漏电。
可选地，铝层52的厚度大于铂层53的厚度。
铝层52的厚度大于铂层53的厚度，铂层53的厚度较小，有利于将顶针的点状冲击力分散在铂层的表面上，对顶针的作用力起到一定的缓冲效果。同时铝层52的厚度较大，可以有效吸收顶针的作用力，最大程度避免顶针的作用力传递到钝化保护层，防止芯片在被顶针从粘膜上顶开的过程中受到损伤，提高芯片的合格率。
可选地，铝层52的厚度为8000埃～12000埃，铂层53的厚度为2000埃～4000埃。
铝层52的厚度为8000埃～12000埃，铂层53的厚度为2000埃～4000埃，铝层52的厚度远大于铂层53的厚度，铝层52和铂层53的配合效果较好，可以最大程度防止芯片在被顶针从粘膜上顶开的过程中受到损伤，提高芯片的合格率。
示例性地，铝层52的厚度为10000埃，铂层53的厚度为3000埃。
可选地，氧化硅层51的厚度等于氮化硅层54的厚度。
氧化硅层51的厚度等于氮化硅层54的厚度，密封结构各个壁面的厚度一致，不存在容易腐蚀或者漏电的区域，对铝层和铂层的保护效果和绝缘效果都较好。
可选地，氧化硅层51的厚度为4000埃～6000埃，氮化硅层54的厚度为4000埃～6000埃。
氧化硅层51和氮化硅层54的厚度均为4000埃～6000埃，可以与铝层52和铂层53的厚度配合，一方面对铝层和铂层进行良好保护，有效防止外界腐蚀和污染到铝层和铂层；另一方面对铝层和铂层进行良好绝缘，有效避免造成芯片漏电。
示例性地，氧化硅层51的厚度为5000埃，氮化硅层54的厚度为5000埃。
示例性地，密封结构的壁厚为4微米～6微米，如5微米。
可选地，如图1所示，芯片本体上设有延伸至第一表面的隔离槽200，隔离槽200内的第一表面上设有环形槽300，环形槽300在第一表面上的投影环绕在芯片本体在第一表面上的投影外。
图3为本公开实施例提供的环形槽的结构示意图。参见图3，环形槽300靠近芯片本体的侧壁上设有反射层60。
在实际应用中，芯片制作的时候，会先在芯片本体上开设延伸至第一表面的隔离槽200，再将激光聚集在透明基板10内对应隔离槽200的位置，使透明基板10在隔离槽200处裂开，形成相互独立的芯片。如果聚集在透明基板10内的部分光线泄漏出来，则有可能造成有源层22损伤，造成芯片漏电。
本公开实施例通过在隔离槽200内的第一表面上形成环形槽300，环形槽300在第一表面上的投影环绕在芯片本体在第一表面上的投影外，使得聚集在透明基板10内的光线从环形槽300内泄漏出来。由于环形槽300靠近芯片本体的侧壁上设有反射层60，因此射向有源层22的光线会被反射层60反射，不会对有源层22造成损伤，从而有效变芯片漏电。
可选地，反射层60为铝层。
反射层60为铝层，反射率高，可以有效反射射向有源层22的光线，避免有源层22受损。
示例性地，反射层60的厚度为2800埃～3200埃，如3000埃。
可选地，如图3所示，环形槽300远离芯片本体的侧壁与环形槽300的底面之间的夹角α为钝角。
环形槽300远离芯片本体的侧壁与环形槽300的底面之间的夹角为钝角，有利于聚集在透明基板10内的光线沿远离芯片本体的方向泄漏出来，从而避免聚集在透明基板10内的光线泄漏出来会造成有源层22损伤。
示例性地，环形槽300远离芯片本体的侧壁与环形槽300的底面之间的夹角为105°～135°，如120°。
示例性地，如图3所示，环形槽300的宽度w为8微米～12微米，如10微米；环形槽300的深度h为8微米～12微米，如10微米。在实际应用中，环形槽300的深度h根据透明基板10的厚度设定。
在本公开实施例中，透明基板10为蓝宝石衬底。蓝宝石衬底的透光率比较高，并且材料硬度较大，化学特性稳定。
当该发光二极管芯片为蓝光芯片或者绿光芯片时，第一型半导体层21为N型GaN层，有源层22包括交替层叠的InGaN量子阱和GaN量子垒，第二型半导体层23为P型GaN层。第一型电极31和第二型电极32均包括依次层叠的Cr层、Al层、Cr层、Ti层、Al层。
当该发光二极管芯片为红光芯片时，第一型半导体层21包括依次层叠的P型GaP层和P型AlInP层，有源层22为AlGaInP层，第二型半导体层23包括依次层叠的N型AlInP层和N型AlGaInP层。第一型电极31为金铍合金层，第二型电极32为金锗合金层。其中，P型GaP层也称为窗口层，P型AlInP层和N型AlInP层也称为限制层，N型AlGaInP层也称为电流扩展层。示例性地，窗口层的厚度为5微米～7微米，如6微米。
钝化保护层40包括依次层叠的氧化硅层和DBR(Distributed Bragg Reflector，分布式布拉格反射器)。
另外，当该发光二极管芯片为红光芯片时，该发光二极管芯片还包括层叠在透明基板10和芯片本体之间的透明粘结层。
示例性地，透明粘结层包括氧化硅层、氧化锌层、氮化硅层、ITO(Indium TinOxide，氧化铟锡)层、In2O3、SnO2、TiO2、ZrO2和聚酰亚胺中的至少一个。
示例性地，透明粘结层的厚度为2.5微米～3.5微米，如3微米。
本公开实施例提供了一种发光二极管芯片的制作方法，适用于制作图1所示的发光二极管芯片。图4为本公开实施例提供的一种发光二极管芯片的制作方法的流程图。参见图4，该制作方法包括：
步骤201：在透明基板的第一表面上形成第一型半导体层、有源层和第二型半导体层。
在本公开实施例中，第一型半导体层、有源层和第二型半导体层依次层叠在第一表面上。
在本公开实施例的一种实现方式中，当该发光二极管芯片为蓝光芯片或者绿光芯片时，该步骤201包括：
采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical VaporDeposition，简称：MOCVD)技术在透明基板上依次生长第一型半导体层、有源层和第二型半导体层。
在本公开实施例的另一种实现方式中，当该发光二极管芯片为红光芯片时，该步骤201包括：
第一步，采用金属有机化合物化学气相沉淀(英文：Metal-organic ChemicalVapor Deposition，简称：MOCVD)技术在GaAs衬底上依次生长GaAs缓冲层、腐蚀截止层、第二型半导体层、有源层和第一型半导体层；
第二步，利用透明粘结层将透明基板键合在第一型半导体层上；
第三步，去除GaAs衬底、GaAs缓冲层、腐蚀截止层。
可选地，在第二步之前，该步骤201还包括：
对窗口层的表面进行粗化。
在实际应用中，可以在窗口层的生长后期降低窗口层的生长温度，使窗口层的晶体质量变差，表面自然粗化，这样粗化图形的尺寸较小，粗化图形的密度较大。
可选地，第二步包括：
分别在窗口层和透明基板上形成透明粘结层；
利用压力将透明基板上形成的透明粘结层与窗口层上形成的透明粘结层键合在一起。
示例性地，形成透明粘结层时，笑气和硅烷的体积比为20:1，温度为200℃。
示例性地，透明粘结层键合在一起时，处于真空状态下。
可选地，透明粘结层键合在一起之前，该制作方法还包括：
利用氨水对透明基板上形成的透明粘结层的表面和窗口层上形成的透明粘结层的表面进行处理；
将透明基板上形成的透明粘结层和窗口层上形成的透明粘结层置于电场环境中，并利用氧气对透明基板上形成的透明粘结层的表面和窗口层上形成的透明粘结层的表面进行处理。
先利用氨水对透明粘结层的表面进行处理，再在电场环境中利用氧气对透明粘结层的表面进行处理，可以有效活化透明粘结层的表面的-OH离子，从而得到良好的键合效果。
步骤202：在第二型半导体层上开设延伸至第一型半导体层的凹槽。
可选地，该步骤202包括：
采用光刻技术在第二型半导体层上形成图形化光刻胶；
干法刻蚀第二型半导体层上没有覆盖图形化光刻胶的区域，形成延伸至第一型半导体层的凹槽；
去除图形化光刻胶。
步骤203：在凹槽内的第一型半导体层上设置第一型电极，在第二型半导体层上设置第二型电极。
在本公开实施例的一种实现方式中，当该发光二极管芯片为蓝光芯片或者绿光芯片时，该步骤203包括：
采用光刻技术在凹槽内的第一型半导体层、以及第二型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、凹槽内的第一型半导体层、以及第二型半导体层上形成电极材料；
去除负性光刻胶、以及负性光刻胶上的电极材料，凹槽内的第一型半导体层上的电极材料形成第一型电极，第二型半导体层上的电极材料形成第二型电极。
在本公开实施例的另一种实现方式中，当该发光二极管芯片为红光芯片时，该步骤203包括：
采用光刻技术在凹槽内的第一型半导体层、以及第二型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、以及凹槽内的第一型半导体层上形成第一型电极材料；
去除负性光刻胶、以及负性光刻胶上的第一型电极材料，凹槽内的第一型半导体层上的第一型电极材料形成第一型电极；
采用光刻技术在凹槽内的第一型半导体层、第一型电极、以及第二型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、以及第二型半导体层上形成第二型电极材料；
去除负性光刻胶、以及负性光刻胶上的第二型电极材料，第二型半导体层上的第二型电极形成第二型电极。
在本公开实施例的又一种实现方式中，当该发光二极管芯片为红光芯片时，该步骤203包括：
采用光刻技术在凹槽内的第一型半导体层、以及第二型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、以及第二型半导体层上形成第二型电极材料；
去除负性光刻胶、以及负性光刻胶上的第二型电极材料，第二型半导体层上的第二型电极形成第二型电极；
采用光刻技术在第二型半导体层、第二型电极、以及凹槽内的第一型半导体层上形成负性光刻胶；
采用蒸发技术在负性光刻胶、以及凹槽内的第一型半导体层上形成第一型电极材料；
去除负性光刻胶、以及负性光刻胶上的第一型电极材料，凹槽内的第一型半导体层上的第一型电极材料形成第一型电极。
示例性地，当该发光二极管芯片为红光芯片时，第一型电极材料和第二型电极的蒸发时保证蒸发的功率，避免蒸发时间超过5秒钟，从而防止合金成分的偏离。
步骤204：在凹槽内除第一型电极之外的区域上、以及第二型半导体上除第二型电极之外的区域上形成钝化保护层。
可选地，该步骤204包括：
在凹槽内和第二型半导体层上沉积钝化保护材料；
采用光刻技术在钝化保护材料上形成图形化光刻胶；
去除第一型电极和第二型电极上的钝化保护材料；
去除图形化光刻胶。
步骤205：在钝化保护层上形成缓冲结构。
在本公开实施例中，缓冲结构包括依次层叠在钝化保护层上的氧化硅层、铝层、铂层和氮化硅层，氮化硅层与氧化硅层贴合形成密封空间，铝层和铂层位于密封空间内。
在实际应用中，氧化硅层和氮化硅层采用PECVD(Plasma Enhanced ChemicalVapor Deposition，等离子体增强化学气相沉积法)技术形成，铝层和铂层采用蒸发技术形成。
可选地，该制作方法还包括：
在凹槽内的第一型半导体层和第二型半导体层上开设延伸至第一表面的隔离槽；
在隔离槽内的第一表面上开设环形槽，隔离槽在第一表面上的投影环绕在第一型半导体层在第一表面上的投影外；
在环形槽靠近第一型半导体层的侧壁上设置反射层。
在实际应用中，将透明基板倾斜放置，以便在环形槽靠近第一型半导体层的侧壁上设置反射层。
可选地，环形槽靠近芯片本体的侧壁与环形槽的底面之间的夹角为直角，环形槽远离芯片本体的侧壁与环形槽的底面之间的夹角为钝角。
在实际应用中，采用光刻技术在透明基板上形成负性光刻胶，并对透明基板进行刻蚀，使得环形槽靠近芯片本体的侧壁与环形槽的底面之间的夹角为直角；采用光刻技术在透明基板上形成正型光刻胶，并对透明基板进行刻蚀，使得环形槽远离芯片本体的侧壁与环形槽的底面之间的夹角为钝角。
相应地，该制作方法还包括：
切割透明基板，得到至少两个相互独立的芯片。
在实际应用中，切割可以先利用隐形切割技术进行划裂，再劈开即可，有利于控制切割方向，减少损失。
示例性地，隐形切割的激光波长为1024纳米。
可选地，在切割透明基板之前，该制作方法还包括：
减薄透明基板。
示例性地，减薄后的基板的厚度为80微米。
可选地，在切割透明基板之后，该制作方法还包括：
对芯片进行测试。
以上仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括透明基板(10)和设置在所述透明基板(10)的第一表面上的芯片本体，所述芯片本体包括第一型半导体层(21)、有源层(22)、第二型半导体层(23)、第一型电极(31)、第二型电极(32)、钝化保护层(40)和缓冲结构(50)；所述第一型半导体层(21)、所述有源层(22)、所述第二型半导体层(23)依次层叠在所述透明基板(10)上，所述第二型半导体层(23)上设有延伸至所述第一型半导体层(21)的凹槽(100)；所述第一型电极(31)设置在所述凹槽(100)内的第一型半导体层(21)上，所述第二型电极(32)设置在所述第二型半导体层(23)上；所述钝化保护层(40)设置在所述凹槽(100)内除所述第一型电极(31)之外的区域上、以及所述第二型半导体层(23)上除所述第二型电极(32)之外的区域上；所述缓冲结构(50)包括氧化硅层(51)、铝层(52)、铂层(53)和氮化硅层(54)，所述氧化硅层(51)、所述铝层(52)、所述铂层(53)和所述氮化硅层(54)依次层叠在钝化保护层(40)上，所述氮化硅层(54)与所述氧化硅层(51)贴合形成密封空间，所述铝层(52)和所述铂层(53)位于所述密封空间内。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述铝层(52)的厚度大于所述铂层(53)的厚度。
3.根据权利要求2所述的发光二极管芯片，其特征在于，所述铝层(52)的厚度为8000埃～12000埃，所述铂层(53)的厚度为2000埃～4000埃。
4.根据权利要求1～3任一项所述的发光二极管芯片，其特征在于，所述氧化硅层(51)的厚度等于所述氮化硅层(54)的厚度。
5.根据权利要求4所述的发光二极管芯片，其特征在于，所述氧化硅层(51)的厚度为4000埃～6000埃，所述氮化硅层(54)的厚度为4000埃～6000埃。
6.根据权利要求1～3任一项所述的发光二极管芯片，其特征在于，所述芯片本体上设有延伸至所述第一表面的隔离槽(200)，所述隔离槽(200)内的第一表面上设有环形槽(300)，所述环形槽(300)在所述第一表面上的投影环绕在所述芯片本体在所述第一表面上的投影外；所述环形槽(300)靠近所述芯片本体的侧壁上设有反射层(60)。
7.根据权利要求6所述的发光二极管芯片，其特征在于，所述反射层(60)为铝层。
8.根据权利要求6所述的发光二极管芯片，其特征在于，所述环形槽(300)远离所述芯片本体的侧壁与所述环形槽(300)的底面之间的夹角为钝角。
9.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
在透明基板的第一表面上形成第一型半导体层、有源层和第二型半导体层，所述第一型半导体层、所述有源层和所述第二型半导体层依次层叠在所述第一表面上；
在所述第二型半导体层上开设延伸至所述第一型半导体层的凹槽；
在所述凹槽内的第一型半导体层上设置第一型电极，在所述第二型半导体层上设置第二型电极；
在所述凹槽内除所述第一型电极之外的区域上、以及所述第二型半导体上除所述第二型电极之外的区域上形成钝化保护层；
在所述钝化保护层上形成缓冲结构，所述缓冲结构包括依次层叠在所述钝化保护层上的氧化硅层、铝层、铂层和氮化硅层，所述氮化硅层与所述氧化硅层贴合形成密封空间，所述铝层和所述铂层位于所述密封空间内。
10.根据权利要求9所述的制作方法，其特征在于，所述制作方法还包括：
在所述凹槽内的第一型半导体层和所述第二型半导体层上开设延伸至所述第一表面的隔离槽；
在所述隔离槽内的第一表面上开设环形槽，所述隔离槽在所述第一表面上的投影环绕在所述第一型半导体层在所述第一表面上的投影外；
在所述环形槽靠近所述第一型半导体层的侧壁上设置反射层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010746588.0A CN112054104B (zh) | 2020-07-30 | 2020-07-30 | 发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010746588.0A CN112054104B (zh) | 2020-07-30 | 2020-07-30 | 发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112054104A true CN112054104A (zh) | 2020-12-08 |
| CN112054104B CN112054104B (zh) | 2021-10-08 |
Family
ID=73602508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010746588.0A Active CN112054104B (zh) | 2020-07-30 | 2020-07-30 | 发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112054104B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725333A (zh) * | 2021-07-20 | 2021-11-30 | 华灿光电（浙江）有限公司 | 红光发光二极管芯片及其制备方法 |
| CN113823719A (zh) * | 2021-08-20 | 2021-12-21 | 华灿光电（浙江）有限公司 | 增强侧面光强的发光二极管芯片及其制造方法 |
| WO2022140898A1 (zh) * | 2020-12-28 | 2022-07-07 | 厦门三安光电有限公司 | 高压倒装发光二极管芯片及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050098792A1 (en) * | 2002-04-09 | 2005-05-12 | Jong-Lam Lee | Method of fabricating vertical structure LEDs |
| US20160118544A1 (en) * | 2012-01-13 | 2016-04-28 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device and method of forming electrode |
| US20170092814A1 (en) * | 2013-11-29 | 2017-03-30 | Epistar Corporation | Light-emitting device |
| CN106684223A (zh) * | 2016-12-07 | 2017-05-17 | 华灿光电（浙江）有限公司 | 一种发光二极管的芯片及其制作方法 |
| CN107919424A (zh) * | 2016-10-19 | 2018-04-17 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片及其制造方法 |
| CN109216515A (zh) * | 2018-07-26 | 2019-01-15 | 华灿光电股份有限公司 | 一种倒装led芯片及其制作方法 |
| US20190181609A1 (en) * | 2017-09-20 | 2019-06-13 | Lumentum Operations Llc | Electrically isolating adjacent vertical-emitting devices |
| CN111108615A (zh) * | 2019-12-25 | 2020-05-05 | 重庆康佳光电技术研究院有限公司 | 一种半导体芯片、制备方法及显示面板 |
| CN111293197A (zh) * | 2020-03-02 | 2020-06-16 | 宁波升谱光电股份有限公司 | 一种倒装led芯片固晶方法和led |
-
2020
- 2020-07-30 CN CN202010746588.0A patent/CN112054104B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050098792A1 (en) * | 2002-04-09 | 2005-05-12 | Jong-Lam Lee | Method of fabricating vertical structure LEDs |
| US20160118544A1 (en) * | 2012-01-13 | 2016-04-28 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device and method of forming electrode |
| US20170092814A1 (en) * | 2013-11-29 | 2017-03-30 | Epistar Corporation | Light-emitting device |
| CN107919424A (zh) * | 2016-10-19 | 2018-04-17 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片及其制造方法 |
| CN106684223A (zh) * | 2016-12-07 | 2017-05-17 | 华灿光电（浙江）有限公司 | 一种发光二极管的芯片及其制作方法 |
| US20190181609A1 (en) * | 2017-09-20 | 2019-06-13 | Lumentum Operations Llc | Electrically isolating adjacent vertical-emitting devices |
| CN109216515A (zh) * | 2018-07-26 | 2019-01-15 | 华灿光电股份有限公司 | 一种倒装led芯片及其制作方法 |
| CN111108615A (zh) * | 2019-12-25 | 2020-05-05 | 重庆康佳光电技术研究院有限公司 | 一种半导体芯片、制备方法及显示面板 |
| CN111293197A (zh) * | 2020-03-02 | 2020-06-16 | 宁波升谱光电股份有限公司 | 一种倒装led芯片固晶方法和led |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022140898A1 (zh) * | 2020-12-28 | 2022-07-07 | 厦门三安光电有限公司 | 高压倒装发光二极管芯片及其制备方法 |
| CN113725333A (zh) * | 2021-07-20 | 2021-11-30 | 华灿光电（浙江）有限公司 | 红光发光二极管芯片及其制备方法 |
| CN113725333B (zh) * | 2021-07-20 | 2023-05-09 | 华灿光电（浙江）有限公司 | 红光发光二极管芯片及其制备方法 |
| CN113823719A (zh) * | 2021-08-20 | 2021-12-21 | 华灿光电（浙江）有限公司 | 增强侧面光强的发光二极管芯片及其制造方法 |
| CN113823719B (zh) * | 2021-08-20 | 2023-09-22 | 华灿光电（浙江）有限公司 | 增强侧面光强的发光二极管芯片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112054104B (zh) | 2021-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112054104B (zh) | 发光二极管芯片及其制备方法 | |
| JP5016808B2 (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 | |
| EP2458653B1 (en) | Light emitting diode having vertical topology | |
| CN101116192B (zh) | 半导体发光元件及其制法 | |
| US20090029499A1 (en) | Method for Manufacturing Nitride Semiconductor Light Emitting Element | |
| US10840419B2 (en) | Nitride semiconductor light-emitting device and manufacture method therefore | |
| KR20070104404A (ko) | 반도체 발광 소자 | |
| CN101443923A (zh) | 光电半导体元件 | |
| TW201214780A (en) | Light emitting diode chip having distributed Bragg reflector and method of fabricating the same | |
| JPH1197742A (ja) | 窒化物半導体素子 | |
| CN109346564B (zh) | 一种倒装发光二极管芯片的制作方法 | |
| JP2011166146A (ja) | 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法 | |
| US7915621B2 (en) | Inverted LED structure with improved light extraction | |
| CN104040735B (zh) | 半导体发光器件的表面处理 | |
| KR101562375B1 (ko) | 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지 | |
| CN106098888B (zh) | 一种发光二极管芯片及其制备方法 | |
| JP2005158971A (ja) | 半導体発光素子の製造方法およびその半導体発光素子 | |
| JP5306581B2 (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| KR20060134491A (ko) | 질화물 반도체 발광 다이오드 및 그 제조 방법 | |
| US8735196B2 (en) | Method of manufacturing nitride semiconductor light emitting device | |
| CN112133804B (zh) | 发光二极管芯片及其制作方法 | |
| CN110828629A (zh) | 一种倒装led芯片及其制作方法 | |
| CN106653960B (zh) | 一种高亮度发光二极管的芯片及其制造方法 | |
| JP4179942B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| CN111162192A (zh) | 一种钙钛矿发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |