CN111108615A - 一种半导体芯片、制备方法及显示面板 - Google Patents

Abstract

本发明公开了一种半导体芯片、制备方法及显示面板，所述半导体芯片包括外延层以及设置在所述外延层上的第一电极、第二电极和金属阻挡层；其中，金属阻挡层位于所述第一电极和第二电极之间，且分别与所述第一电极和第二电极相抵接；所述金属阻挡层的高度大于所述第一电极和第二电极的高度；通过在半导体芯片的两个电极之间设置金属阻挡层，可以在焊接半导体芯片时阻挡多于的焊料流过半导体芯片的两个电极之间的沟道，因此，可以有效的避免焊接半导体芯片时出现短路的问题，从而提高了半导体产品制作过程中的焊接良率，保证产品的稳定生产。

Description

一种半导体芯片、制备方法及显示面板

技术领域

本发明涉及半导体制造技术领域，尤其涉及的是一种半导体芯片、制备方法及显示面板。

背景技术

随着显示技术的不断发展，新型的Mini/Micro LED(微型有机发光二极管)显示器,具有良好的稳定性，寿命，以及运行温度上的优势，同时也承继了LED低功耗、色彩饱和度、反应速度快、对比度强等优点,具有极大的应用前景。目前Mini/Micro LED显示器或可视化产品的制程中，焊接良率一直是行业内关注的焦点问题；在焊接过程中极易出现焊接短路的情况，其中短路会造成死灯；以上的不良现象会随着LED尺寸逐渐变小，其风险会逐渐加大。

请参阅图1，为传统的LED的基本结构，包括：衬底01、外延层02、第一电极03和第二电极04；两个电极之间存在一定的间距，在LED制备完成后，通过焊接的方式组装到线路板，具体焊接方式请参阅图2，将LED的两个电极和线路板上对应的两个金属垫对准后通过焊料将其固定连接；目前业界常用的焊接方式为：

1、选择两个适当的可以形成共晶的焊料金属，加热到共晶点，使两金属在接触面处开始熔融共晶；

2、利用表面贴装工艺，刷锡膏过回流焊，使锡膏熔化，然后凝固完成固晶；

3、选择熔点较低的金属焊料，加热使其熔化，再凝固完成焊接。

然而目前的焊接方式都是使焊料熔化，再凝固，然后完成焊接的方式，这样可能会出现以下不良情况：焊料充足且熔融完全，会向边缘流动，可能会造成短路。

因此，现有技术还有待于改进和发展。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种半导体芯片、制备方法及显示面板，旨在克服现有半导体在与线路板焊接时因焊料流动易造成短路的缺陷。

本发明解决技术问题所采用的技术方案如下：

一种半导体芯片，其中，包括：外延层以及设置在所述外延层上的第一电极、第二电极和金属阻挡层；所述金属阻挡层位于所述第一电极和第二电极之间，且分别与所述第一电极和第二电极相抵接；所述金属阻挡层的高度大于所述第一电极和第二电极的高度。

进一步的，所述的半导体芯片，其中，所述金属阻挡层高出所述第一电极和第二电极的高度小于或等于与所述第一电极和第二电极焊接的焊盘的高度。

进一步的，所述的半导体芯片，其中，所述第一电极和第二电极的接触面积等于与所述第一电极和第二电极焊接的焊盘的接触面积。

进一步的，所述的半导体芯片，其中，所述外延层包括：第一半导体层、多量子阱层和第二半导体层；所述多量子阱层设置在所述第一半导体层与第二半导体层之间，所述第一半导体层与所述第一电极连接，所述第二半导体层与所述第二电极连接。

进一步的，所述的半导体芯片，其中，所述第一半导体层或第二半导体层为N型半导体层或P型半导体层，所述第一半导体层和第二半导体层不同时为N型半导体层或P型半导体层。

进一步的，所述的半导体芯片，其中，所述第一半导体层或第二半导体层为P型半导体层时，与对应的所述第一电极或第二电极之间还设置有用于将第一电极或第二电极的电流扩散到P型半导体层的电流扩散层。

进一步的，所述的半导体芯片，其中，所述金属阻挡层为绝缘材料。

进一步的，所述的半导体芯片，其中，还包括衬底和保护层；所述外延层形成于所述衬底上方，所述保护层形成于所述外延层上并完全覆盖所述外延层远离所述半导体芯片的一侧。

进一步的，所述的半导体芯片，其中，所述保护层为氧化钛与二氧化硅中的一种或由多层氧化钛与多层二氧化硅交替排列构成。

一种半导体芯片的制备方法，其中，所述制备方法包括：

在外延层上设置第一电极和第二电极；

在所述第一电极和第二电极之间设置金属阻挡层，并将所述金属阻挡层分别与所述第一电极和第二电极相抵接；所述金属阻挡层的高度大于所述第一电极和第二电极的高度。

进一步的，所述的半导体芯片的制备方法，其中，所述在外延层上设置第一电极和第二电极具体包括：

在所述外延层上设置第一凹槽和第二凹槽；

在所述第一凹槽和第二凹槽的上方和内壁覆盖保护层；

将所述第一电极设置在所述第一凹槽内，所述第二电极设置在第二凹槽内。

进一步的，所述的半导体芯片的制备方法，其中，所述外延层包括：第一半导体层、多量子阱层和第二半导体层；所述第一凹槽贯穿至所述第一半导体层，所述第二凹槽贯穿至第二半导体层；所述多量子阱层设置在所述第一半导体层与第二半导体层之间，所述第一半导体层与所述第一电极连接，所述第二半导体层与所述第二电极连接。

进一步的，所述的半导体芯片的制备方法，其中，所述在所述第一电极和第二电极之间设置金属阻挡层，并将所述金属阻挡层分别与所述第一电极和第二电极相抵接具体包括：

在所述外延层上设置第三凹槽，将所述金属阻挡层设置在所述第三凹槽内；

将所述金属阻挡层露出所述第三凹槽的部分与所述第一电极和第二电极相抵接。

一种显示面板，其中，包括上述的半导体芯片。

有益效果：本发明提供一种半导体芯片、制备方法及显示面板，所述包括半导体芯片包括外延层以及设置在所述外延层上的第一电极、第二电极和金属阻挡层；其中，金属阻挡层位于所述第一电极和第二电极之间，且分别与所述第一电极和第二电极相抵接；所述金属阻挡层的高度大于所述第一电极和第二电极的高度；通过在半导体芯片的两个电极之间设置金属阻挡层，可以在焊接半导体芯片时阻挡多于的焊料流过半导体芯片的两个电极之间的沟道，因此，可以有效的避免焊接半导体芯片时出现短路的问题，从而提高了半导体产品制作过程中的焊接良率，保证产品的稳定生产。

附图说明

图1是现有技术中半导体芯片的结构示意图；

图2是现有技术中半导体芯片与线路板焊接后的结构示意图；

图3是本发明中一种半导体芯片的内部结构示意图；

图4是本发明中一种半导体芯片与线路板焊接后的结构示意图；

图5是本发明中一种半导体芯片中外延层与第一电极和第二电极相连接的结构示意图；

图6是本发明中一种半导体芯片的制备方法的流程图。

具体实施方式

为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”与“所述”可泛指单一个或复数个。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

实施例一：

请参见图3，图3是本发明中一种半导体芯片的内部结构示意图；其中，所述半导体芯片包括：外延层100以及设置在所述外延层100上的第一电极110、第二电极120和金属阻挡层130；所述金属阻挡层130位于所述第一电极和第二电极之间，且分别与所述第一电极110和第二电极120相抵接；所述金属阻挡层的高度大于所述第一电极110和第二电极120的高度。

在本实施例中，在半导体芯片的外延层上设置有第一电极110和第二电极120，两个电极均与所述外延层内部连接导电，并外伸出一部分露出在外延层表面上(露出外延层表面的部分用于与外部的线路板焊接导电)，在第一电极110和第二电极120中间设置有金属阻挡层130，所述金属阻挡层的两侧分别与第一电极110和第二电极120相抵接，底部设置在外延层表面上，第一电极110和第二电极120和金属阻挡层三者中间无间隙；并且金属阻挡层的高度要高于所述第一电极110和第二电极120露出外延层表面的高度，而得益于金属阻挡层的高度，在半导体芯片与外界的线路板相连接时并不会出现短路现象。

举例说明，请参阅图4，本发明中一种半导体芯片与线路板焊接后的结构示意图；在半导体需与外部的线路板相焊接时，通过先将焊料熔化在线路板的焊盘上，进而将半导体芯片与线路板相连接，在半导体上的两个电极与焊盘接触时，因为金属阻挡层130的存在，因此可以在焊接半导体芯片时阻挡多于的焊料流过半导体芯片的两个电极之间的沟道，从而可以有效的避免焊接半导体芯片时出现短路的问题。

需要说明的是，所述金属阻挡层130高出所述第一电极110和第二电极120的高度小于或等于与所述第一电极110和第二电极120焊接的焊盘的高度；具体的，为保证半导体芯片与外部线路板焊接时的顺利进行，金属阻挡层高出所述第一电极110和第二电极120的高度应小于或等于与所述第一电极110和第二电极120焊接的焊盘的高度，即这样的高度并不会妨碍半导体芯片中两个电极与线路板上焊盘的焊接；进一步地，所述金属阻挡层为绝缘材料，具体的金属阻挡层可以为氧化钛和二氧化硅的复合层，也可以是二氧化硅单膜，然后进行匀胶、曝光、显影、刻蚀、剥离等工艺，形成图案化金属阻挡层，当然可以想到的是，上述材料仅仅只是举例，并不用于限定本发明，其他不导电的材料均可作为金属阻挡层。

值得一提的是，在传统的半导体芯片上，第一电极和第二电极之间的沟道(GAP)较宽，两个电极的接触面较小，而线路板上的焊盘的接触面积却较大，因此在焊料熔融不充分或焊料实际接触面小的情况下，再将两个电极焊接上去易造成虚焊的情况发生。

作为进一步地方案，请继续参阅图4，所述第一电极110和第二电极120的接触面积等于与所述第一电极和第二电极焊接的焊盘的接触面积；半导体芯片的第一电极和第二电极与线路板上的焊盘对应焊接时，通过增大第一电极110和第二电极120的接触面积，使得两个电极与对应焊盘之间的接触面积一致，因此在焊接时，即使焊盘上的焊料不充足，但由于第一电极110和第二电极120的接触面积较大，可以使得整个电极接触面上的焊料回流聚集，从而避免虚焊的问题。

作为更进一步地方案，请参阅图5，图5是本发明中一种半导体芯片中外延层与第一电极和第二电极相连接的结构示意图；所述外延层100包括：第一半导体层101、多量子阱层102和第二半导体层103；所述多量子阱层102设置在所述第一半导体层101与第二半导体层103之间，所述第一半导体层101与所述第一电极110连接，所述第二半导体层103与所述第二电极120连接。举例说明，第一半导体层101在底部，往上依次是多量子阱层102和第二半导体层103，可以想到的是，第一电极110与对应的第一半导体层101相连接，即所述第一电极110穿过第二半导体层103和多量子阱层102与第一半导体层101连接导电；第二电极120与第二半导体层103连接导电，需要说明的是，所述外延层包括但不限于第一半导体层101、多量子阱层102和第二半导体层103，还可以有其他层，本发明对此不作限定。

作为更进一步地方案，所述第一半导体层101或第二半导体层103为N型半导体层或P型半导体层，所述第一半导体层101和第二半导体层103不同时为N型半导体层或P型半导体层；所述第一电极110或第二电极120为N电极或P电极，所述第一电极和第二电极不同时为N电极或P电极。

具体的，所述第一半导体层为N型半导体层，所述第二半导体层为P型半导体层，所述第一电极为N电极，所述第二电极为P电极；当然可以想到的是，所述第一半导体层也可以为P型半导体层，所述第二半导体层为N型半导体层，第一电极为P电极，所述第二电极为N电极，只要符合第一半导体层和第二半导体层不同时为N型半导体层或P型半导体层，所述第一电极和第二电极不同时为N电极或P电极，且相对应型的半导体层与相应电极匹配即可。

作为更进一步地方案，请继续参阅图3，所述第一半导体层101或第二半导体层103为P型半导体层时，与对应的所述第一电极110或第二电极120之间还设置有用于将第一电极110或第二电极120的电流扩散到P型半导体层的电流扩散层140；所述电流扩散层140设置在P型半导体与对应电极之间，用于将电极上的电流均匀扩散到P型半导体上，因为电流扩散层与P型半导体做欧姆接触形成P电极，避免电极吸收光，有效提高半导体芯片的出光效率，因此在第一半导体层101或第二半导体层103为P型半导体层时，表面相对应的需要设置电流扩散层140。

作为更进一步地方案，请参阅图3，所述半导体芯片还包括衬底150和保护层160；所述外延层100形成于所述衬底150上方，所述保护层160形成于所述外延层100上并完全覆盖所述外延层100远离所述半导体芯片的一侧；所述保护层160为氧化钛与二氧化硅中的一种或由多层氧化钛与多层二氧化硅交替排列构成；其中，第一电极110和第二电极120的与外延层100的中间还设置有保护层160，用于起到保护电极不受损坏的作用；具体的，除保护层外160还可以包括反射层，通过在外延层上形成氧化钛与二氧化硅的复合膜层(布拉格反射镜)或者二氧化硅单膜，使反射层或保护层覆盖在外延层的表面，以及第一电极110穿过第二半导体层103和多量子阱层102的面；其中，所述电流扩散层140覆盖在保护层160下方。

通过在半导体芯片的两个电极之间设置金属阻挡层，可以在焊接半导体芯片时阻挡多于的焊料流过半导体芯片的两个电极之间的沟道，因此，可以有效的避免焊接半导体芯片时出现短路的问题；与此同时增大两个电极的接触面积，使两电极与金属阻挡层相抵接，两电极的接触面积与线路板上焊接的焊盘的接触面积相等，因此在焊接时，即使焊盘上的焊料不充足，但由于第一电极和第二电极的接触面积较大，可以使得整个电极接触面上的焊料回流聚集，从而避免虚焊的问题；最终从两方面提高了半导体产品制作过程中的焊接良率，保证产品的稳定生产。

基于上述的半导体芯片，本发明还提供了一种半导体芯片的制备方法，请参阅图6，图6是本发明中一种半导体芯片的制备方法的流程图；所述制备方法包括：

S1、在外延层上设置第一电极和第二电极；

S2、在所述第一电极和第二电极之间设置金属阻挡层，并将所述金属阻挡层分别与所述第一电极和第二电极相抵接；所述金属阻挡层的高度大于所述第一电极和第二电极的高度。

进一步地，所述步骤S1具体包括：

S11、在所述外延层上设置第一凹槽和第二凹槽；

S12、在所述第一凹槽和第二凹槽的上方和内壁覆盖保护层；

S13、将所述第一电极设置在所述第一凹槽内，所述第二电极设置在第二凹槽内。

在本实施例中，首先在衬底上形成外延层，在外延层上分别设置用于放置第一电极和第二电极的第一凹槽和第二凹槽；具体通过匀胶、曝光、显影、刻蚀、剥离等工艺形成第一凹槽和第二凹槽；之后再在外延层的表面上形成氧化钛与二氧化硅的复合膜层(布拉格反射镜)或者二氧化硅单膜，使该膜层覆盖外延层的表面和第一凹槽的内壁，形成保护层；最后，将第一电极设置在所述第一凹槽内，所述第二电极设置在第二凹槽内，具体的为通过匀胶、曝光、显影的等工艺，定义需镀金属区域，然后形成金属膜层，并进行剥金工艺(Liftoff)去除光阻与多余金属，分别形成第一电极和第二电极。

其中，所述外延层包括：第一半导体层、多量子阱层和第二半导体层；所述第一凹槽贯穿至所述第一半导体层，所述第二凹槽贯穿至第二半导体层；所述多量子阱层设置在所述第一半导体层与第二半导体层之间，所述第一半导体层与所述第一电极连接，所述第二半导体层与所述第二电极连接；所述外延层包括但不限于第一半导体层、多量子阱层、第二半导体层，还可以有其他层，本发明对此不作限定。

更进一步地，所述步骤S2具体包括：

S21、在所述外延层上设置第三凹槽，将所述金属阻挡层设置在所述第三凹槽内；

S22、将所述金属阻挡层露出所述第三凹槽的部分与所述第一电极和第二电极相抵接。

在本实施例中，在所述外延层上，在第一电极和第二电极的中间还设置有用于设置金属阻挡层的第三凹槽，所述第三凹槽同样通过匀胶、曝光、显影、刻蚀和剥离工艺形成，所述金属阻挡层通过第三凹槽上形成氧化钛和二氧化硅的复合层，也可以是二氧化硅单膜；然后进行匀胶、曝光、显影、刻蚀、剥离等工艺，最后形成图案化金属阻挡层，所述金属阻挡层的露出第三凹槽的部分与第一电极和第二电极露出外延层的部分相抵接，其中，所述金属阻挡层的高度大于所述第一电极和第二电极的高度，高出第一电极和第二电极的高度小于或等于与第一电极和第二电极焊接的焊盘的高度。

当然可以想到的是，上述步骤中是先设置第一凹槽、第二凹槽、第一电极和第二电极，其次再是第三凹槽和金属阻挡层；当然还可以是先设置第一凹槽、第二凹槽和第三凹槽，随后再设置金属阻挡层、第一电极和第二电极，对于具体设置顺序上述仅是举例说明，可根据实际生产中做出工艺调整。

需要说明的是，对于半导体制成中的匀胶、曝光、显影、刻蚀、剥离等工艺或N型半导体层、P型半导体层和多量子阱层的制作工艺均为现有的半导体的制造技术，本发明在此不做展开论述。

基于上述的半导体芯片，本发明还提供了一种显示面板，包括上述的半导体芯片，由于上述已经对半导体芯片做了详细说明，故在此不做赘述了。

下面以本实施例的具体应用场景为例，对本发明所述提供的半导体芯片进行更加详细的说明。

传统的半导体芯片上的两个电极(例如P电极和N电极)之间的沟道较大，而电极接触面积又较小，其一造成电极与外部线路板焊接时，焊盘上熔化后的焊料易流通到两个电极之间的沟道内，使得两个电极之间发生短路现象；其二，电极的接触面积较小易造成与焊料接触面积小而发生虚焊的现象；本发明中，通过在两个电极之间设置金属阻挡层，并且所述金属阻挡层与第一电极和第二电极相抵接，即增大了第一电极和第二电极与相对应焊盘的接触面积，因此，当半导体芯片与外部线路板焊接时，熔化在焊盘上的焊料会因阻挡层的阻挡而不能流入第一电极和第二电极之间的沟道从而避免了两电极之间的短路现象，进一步地，因为，两电极增大的接触面积与焊盘接触面积一致，有效避免因电极与焊料接触面积小所造成的虚焊的现象；最终提高了半导体产品制作过程中的焊接良率。

综上所述，本发明提供了一种半导体芯片、制备方法及显示面板，所述包括半导体芯片包括外延层以及设置在所述外延层上的第一电极、第二电极和金属阻挡层；其中，金属阻挡层位于所述第一电极和第二电极之间，且分别与所述第一电极和第二电极相抵接；所述金属阻挡层的高度大于所述第一电极和第二电极的高度；通过在半导体芯片的两个电极之间设置金属阻挡层，可以在焊接半导体芯片时阻挡多于的焊料流过半导体芯片的两个电极之间的沟道，因此，可以有效的避免焊接半导体芯片时出现短路的问题，从而提高了半导体产品制作过程中的焊接良率，保证产品的稳定生产。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由权利要求所指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (14)

1.一种半导体芯片，其特征在于，包括：外延层以及设置在所述外延层上的第一电极、第二电极和金属阻挡层；所述金属阻挡层位于所述第一电极和第二电极之间，且分别与所述第一电极和第二电极相抵接；所述金属阻挡层的高度大于所述第一电极和第二电极的高度。

2.根据权利要求1所述半导体芯片，其特征在于，所述金属阻挡层高出所述第一电极和第二电极的高度小于或等于与所述第一电极和第二电极焊接的焊盘的高度。

3.根据权利要求2所述半导体芯片，其特征在于，所述第一电极和第二电极的接触面积等于与所述第一电极和第二电极焊接的焊盘的接触面积。

4.根据权利要求1所述半导体芯片，其特征在于，所述外延层包括：第一半导体层、多量子阱层和第二半导体层；所述多量子阱层设置在所述第一半导体层与第二半导体层之间，所述第一半导体层与所述第一电极连接，所述第二半导体层与所述第二电极连接。

5.根据权利要求4所述半导体芯片，其特征在于，所述第一半导体层或第二半导体层为N型半导体层或P型半导体层，且所述第一半导体层和第二半导体层不同时为N型半导体层或P型半导体层。

6.根据权利要求5所述半导体芯片，其特征在于，所述第一半导体层或第二半导体层为P型半导体层时，与对应的所述第一电极或第二电极之间还设置有用于将第一电极或第二电极的电流扩散到P型半导体层的电流扩散层。

7.根据权利要求1所述半导体芯片，其特征在于，所述金属阻挡层为绝缘材料。

8.根据权利要求1所述半导体芯片，其特征在于，还包括衬底和保护层；所述外延层形成于所述衬底上方，所述保护层形成于所述外延层上并完全覆盖所述外延层远离所述半导体芯片的一侧。

9.根据权利要求8所述的半导体芯片，其特征在于，所述保护层为氧化钛与二氧化硅中的一种或由多层氧化钛与多层二氧化硅交替排列构成。

10.一种半导体芯片的制备方法，其特征在于，所述制备方法包括：

在外延层上设置第一电极和第二电极；

在所述第一电极和第二电极之间设置金属阻挡层，并将所述金属阻挡层分别与所述第一电极和第二电极相抵接；所述金属阻挡层的高度大于所述第一电极和第二电极的高度。

11.根据权利要求10所述的半导体芯片的制备方法，其特征在于，所述在外延层上设置第一电极和第二电极具体包括：

在所述外延层上设置第一凹槽和第二凹槽；

在所述第一凹槽和第二凹槽的上方和内壁覆盖保护层；

将所述第一电极设置在所述第一凹槽内，所述第二电极设置在第二凹槽内。

12.根据权利要求11所述的半导体芯片的制备方法，其特征在于，所述外延层包括：第一半导体层、多量子阱层和第二半导体层；所述第一凹槽贯穿至所述第一半导体层，所述第二凹槽贯穿至第二半导体层；所述多量子阱层设置在所述第一半导体层与第二半导体层之间，所述第一半导体层与所述第一电极连接，所述第二半导体层与所述第二电极连接。

13.根据权利要求12所述的半导体芯片的制备方法，其特征在于，所述在所述第一电极和第二电极之间设置金属阻挡层，并将所述金属阻挡层分别与所述第一电极和第二电极相抵接具体包括：

在所述外延层上设置第三凹槽，将所述金属阻挡层设置在所述第三凹槽内；

将所述金属阻挡层露出所述第三凹槽的部分与所述第一电极和第二电极相抵接。

14.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的半导体芯片。

Images