CN112053933A - 去除焊盘缺陷的方法 - Google Patents

去除焊盘缺陷的方法 Download PDF

Info

Publication number
CN112053933A
CN112053933A CN202010897063.7A CN202010897063A CN112053933A CN 112053933 A CN112053933 A CN 112053933A CN 202010897063 A CN202010897063 A CN 202010897063A CN 112053933 A CN112053933 A CN 112053933A
Authority
CN
China
Prior art keywords
semiconductor substrate
bonding pad
pad
oxide film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010897063.7A
Other languages
English (en)
Inventor
米魁
陈广龙
王函
程刘锁
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010897063.7A priority Critical patent/CN112053933A/zh
Publication of CN112053933A publication Critical patent/CN112053933A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种去除焊盘缺陷的方法，涉及半导体制造领域。该去除焊盘缺陷的方法包括在半导体衬底上形成焊盘；对所述半导体衬底进行湿法清洗；利用氧气处理所述半导体衬底，在所述焊盘表面形成一层氧化膜；对所述半导体衬底进行退火处理；对所述半导体衬底进行等离子体处理，去除所述焊盘表面的氧化膜和焊盘顶部富含氟离子的金属；利用氧气处理所述半导体衬底，在所述焊盘表面形成一层氧化膜；解决了目前焊盘表面容易出现结晶缺陷，引起键合失效的问题；达到了改善封装可靠性的效果。

Description

去除焊盘缺陷的方法
技术领域
本申请涉及半导体制造领域，具体涉及一种去除焊盘缺陷的方法。
背景技术
目前，随着芯片集成度的增加以及尺寸的减小，半导体器件封装的精度要求越来越高。焊盘作为半导体器件中用于与其他半导体器件形成连接的组件，要求具有良好的导电性和高可靠性。
焊盘结晶缺陷(pad crystal defect)是一种常见的缺陷，会造成半导体制造工艺中键合失效的问题。业界内解决焊盘结晶缺陷问题主要采用EKC药液进行清洗，但EKC药液的使用成本较高。
发明内容
为了解决相关技术中的问题，本申请提供了一种去除焊盘缺陷的方法。该技术方案如下：
一方面，本申请实施例提供了一种去除焊盘缺陷的方法，该方法包括：
在半导体衬底上形成焊盘；
对所述半导体衬底进行湿法清洗；
利用氧气处理所述半导体衬底，在所述焊盘表面形成一层氧化膜；
对所述半导体衬底进行退火处理；
对所述半导体衬底进行等离子体处理，去除所述焊盘表面的氧化膜和焊盘顶部富含氟离子的金属；
利用氧气处理所述半导体衬底，在所述焊盘表面形成一层氧化膜。
可选的，对所述半导体衬底进行退火处理的温度范围为410℃-450℃。
可选的，等离子体处理采用的离子源为Ar离子。
可选的，所述对所述半导体衬底进行等离子体处理，去除所述焊盘表面的氧化膜和焊盘顶部富含氟离子的金属，包括：
对所述半导体衬底进行等离子体处理，处理时间为30秒，去除所述焊盘表面的氧化膜和焊盘顶部富含氟离子的金属。
可选的，所述在半导体衬底上形成焊盘，包括：
在所述半导体衬底上形成焊盘；
沉积金属层间介质层；
在所述金属层间介质层上形成钝化层；
通过光刻和刻蚀工艺，去除所述焊盘上方的钝化层和金属层间介质层。
可选的，所述焊盘的材料为铝。
可选的，所述对所述半导体衬底进行湿法清洗，包括：
利用NE111药液对所述半导体衬底进行湿法清洗。
可选的，所述钝化层为氮化硅层，所述在所述金属层间介质层上形成钝化层，包括：
在所述金属层间介质层上形成氮化硅层。
可选的，所述通过光刻和刻蚀工艺，去除所述焊盘金属层上方的钝化层和金属层间介质层，包括：
通过光刻工艺确定所述焊盘对应的区域；
通过干法刻蚀工艺去除所述焊盘上方的钝化层和金属层间介质层。
本申请技术方案，至少包括如下优点：
通过在半导体衬底上形成衬底，对半导体衬底进行湿法清洗，氧气处理半导体衬底，在焊盘表面形成一层氧化膜，对半导体衬底进行退火处理，对半导体衬底进行等离子体处理，去除焊盘表面的氧化膜和焊盘顶部富含氟离子的金属，利用氧气处理半导体衬底，在焊盘表面形成一层氧化膜；解决了目前焊盘表面容易出现结晶缺陷，引起键合失效的问题；达到了改善封装可靠性的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种去除焊盘缺陷的方法的流程图；
图2是本申请另一实施例提供的一种去除焊盘缺陷的方法的流程图；
图3是本申请实施例提供的焊盘制作的实施示意图；
图4是本申请实施例提供的焊盘制作的实施示意图；
图5是本申请实施例提供的焊盘制作的实施示意图；
图6是本申请实施例提供的一种去除焊盘缺陷的方法的实施示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请一实施例提供的一种去除焊盘缺陷的方法的流程图，该方法至少包括如下步骤：
步骤101，在半导体衬底上形成焊盘。
可选的，焊盘为铝焊盘。
步骤102，对半导体衬底进行湿法清洗。
步骤103，利用氧气处理半导体衬底，在焊盘表面形成一层氧化膜。
在反应腔体内通入氧气，对半导体衬底进行氧气处理(O2 treatment)，经过处理后，焊盘表面生成一层氧化膜。
步骤104，对半导体衬底进行退火处理。
由于退火过程加热了半导体衬底，可以令晶格中的氟离子(F+)上升至焊盘表面，有助于在后续工艺步骤中更彻底地去除容易导致焊盘结晶缺陷的氟离子。
步骤105，对半导体衬底进行等离子处理，去除焊盘表面的氧化膜和焊盘顶部富含氟离子的金属。
通过等离子体刻蚀半导体衬底，去除焊盘表面的氧化膜，并去除焊盘顶部富含氟离子的金属。
由于经过退火处理后，氟离子聚集在焊盘表面，可以更快地去除焊盘内残留的氟离子，减少焊盘金属的刻蚀量，降低对焊盘的损伤。
步骤106，利用氧气处理半导体衬底，在焊盘表面形成一层氧化膜。
向反应腔体内通入氧气，利用氧气处理(O2 treatment)在焊盘表面形成致密氧化膜，防止受到水汽、其他离子的沾污。
综上所述，本申请实施例提供的去除焊盘缺陷的方法，通过在半导体衬底上形成衬底，对半导体衬底进行湿法清洗，氧气处理半导体衬底，在焊盘表面形成一层氧化膜，对半导体衬底进行退火处理，对半导体衬底进行等离子体处理，去除焊盘表面的氧化膜和焊盘顶部富含氟离子的金属，利用氧气处理半导体衬底，在焊盘表面形成一层氧化膜；解决了目前焊盘表面容易出现结晶缺陷，引起键合失效的问题；达到了改善封装可靠性的效果。
请参考图2，示出了本申请另一实施例提供的一种去除焊盘缺陷的方法的流程图，该方法至少包括如下步骤：
步骤201，在半导体衬底上形成焊盘。
可选的，焊盘的材料为铝。
沉积铝，通过光刻和刻蚀工艺形成焊盘。
步骤202，沉积金属层间介质层。
金属层间介质层覆盖焊盘。
步骤203，在金属层间介质层上形成钝化层。
钝化层覆盖金属层间介质层。如图3所示，焊盘31被金属层间介质层32覆盖，钝化层33覆盖金属层间介质层32。
在一个例子中，钝化层为氮化硅层，在半导体衬底上沉积氮化硅，形成氮化硅层，氮化硅层覆盖金属层间介质层。
步骤204，通过光刻工艺和刻蚀工艺，去除焊盘上方的钝化层和金属层间介质层。
通过光刻工艺确定焊盘对应的区域。
具体地，在半导体衬底上旋涂光刻胶34，利用带有焊盘图案的掩膜版曝光，显影后，焊盘31对应的区域被打开，如图4所示。
通过干法刻蚀工艺去除焊盘上方的钝化层和金属层间介质层。
具体地，依次刻蚀去除焊盘上方的钝化层、金属层间介质层，露出焊盘表面，如图5所示。
刻蚀完成后，去除半导体衬底表面的光刻胶。干法刻蚀工艺中的氟会残留在焊盘中。
步骤205，对半导体衬底进行湿法清洗。
可选的，利用NE111药液对半导体衬底进行湿法清洗。
步骤206，利用氧气处理半导体衬底，在焊盘表面形成一层氧化膜。
如图6所述，经过氧化处理后，焊盘31表面形成一层氧化膜35。
步骤207，对半导体衬底进行退火处理。
可选的，对半导体衬底进行退火处理的温度范围为410℃-450℃，比如，退火温度为430℃，或420℃，或440℃。
通过退火处理的热过程，焊盘中残留的氟离子，包括进入晶格内的氟离子，会移动至焊盘表面。
步骤208，对半导体衬底进行等离子体处理，去除焊盘表面的氧化膜和焊盘顶部富含氟离子的金属。
可选的，等离子体处理采用的离子源为Ar离子。
可选的，对半导体衬底进行等离子体处理，处理时间为30秒，去除焊盘表面的氧化膜和焊盘顶部富含氟离子的金属。
利用等离子体进行刻蚀，去除焊盘表面的氧化膜，再继续刻蚀去除焊盘顶部富含氟离子的铝。
由于氟离子在退火处理后移动至焊盘表面，可以在较短的时间内有效去除，经过等离子体处理后的焊盘的厚度减小较少。
步骤209，利用氧气处理半导体衬底，在焊盘表面形成一层氧化膜。
由于焊盘表面的氧化膜已经被去除，再次利用氧气对衬底进行处理，在焊盘表面形成致密氧化膜，防止受到水汽和其他离子的沾污。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (9)

1.一种去除焊盘缺陷的方法，其特征在于，所述方法包括：
在半导体衬底上形成焊盘；
对所述半导体衬底进行湿法清洗；
利用氧气处理所述半导体衬底，在所述焊盘表面形成一层氧化膜；
对所述半导体衬底进行退火处理；
对所述半导体衬底进行等离子体处理，去除所述焊盘表面的氧化膜和焊盘顶部富含氟离子的金属；
利用氧气处理所述半导体衬底，在所述焊盘表面形成一层氧化膜。
2.根据权利要求1所述的方法，其特征在于，对所述半导体衬底进行退火处理的温度范围为410℃-450℃。
3.根据权利要求1所述的方法，其特征在于，等离子体处理采用的离子源为Ar离子。
4.根据权利要求1所述的方法，其特征在于，所述对所述半导体衬底进行等离子体处理，去除所述焊盘表面的氧化膜和焊盘顶部富含氟离子的金属，包括：
对所述半导体衬底进行等离子体处理，处理时间为30秒，去除所述焊盘表面的氧化膜和焊盘顶部富含氟离子的金属。
5.根据权利要求1所述的方法，其特征在于，所述在半导体衬底上形成焊盘，包括：
在所述半导体衬底上形成焊盘；
沉积金属层间介质层；
在所述金属层间介质层上形成钝化层；
通过光刻和刻蚀工艺，去除所述焊盘上方的钝化层和金属层间介质层。
6.根据权利要求5所述的方法，其特征在于，所述焊盘的材料为铝。
7.根据权利要求1所述方法，其特征在于，所述对所述半导体衬底进行湿法清洗，包括：
利用NE111药液对所述半导体衬底进行湿法清洗。
8.根据权利要求5所述的方法，其特征在于，所述钝化层为氮化硅层，所述在所述金属层间介质层上形成钝化层，包括：
在所述金属层间介质层上形成氮化硅层。
9.根据权利要求5所述的方法，其特征在于，所述通过光刻和刻蚀工艺，去除所述焊盘金属层上方的钝化层和金属层间介质层，包括：
通过光刻工艺确定所述焊盘对应的区域；
通过干法刻蚀工艺去除所述焊盘上方的钝化层和金属层间介质层。
CN202010897063.7A 2020-08-31 2020-08-31 去除焊盘缺陷的方法 Pending CN112053933A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010897063.7A CN112053933A (zh) 2020-08-31 2020-08-31 去除焊盘缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010897063.7A CN112053933A (zh) 2020-08-31 2020-08-31 去除焊盘缺陷的方法

Publications (1)

Publication Number Publication Date
CN112053933A true CN112053933A (zh) 2020-12-08

Family

ID=73607342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010897063.7A Pending CN112053933A (zh) 2020-08-31 2020-08-31 去除焊盘缺陷的方法

Country Status (1)

Country Link
CN (1) CN112053933A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185820A (zh) * 2020-09-14 2021-01-05 华虹半导体(无锡)有限公司 预防集成电路器件焊盘结晶缺陷的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706093A (zh) * 2017-11-08 2018-02-16 上海华力微电子有限公司 一种铝衬垫的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706093A (zh) * 2017-11-08 2018-02-16 上海华力微电子有限公司 一种铝衬垫的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185820A (zh) * 2020-09-14 2021-01-05 华虹半导体(无锡)有限公司 预防集成电路器件焊盘结晶缺陷的方法
CN112185820B (zh) * 2020-09-14 2022-10-28 华虹半导体(无锡)有限公司 预防集成电路器件焊盘结晶缺陷的方法

Similar Documents

Publication Publication Date Title
KR100933247B1 (ko) 기판 처리 장치, 기판 처리 방법, 및 반도체 장치의 제조방법
TWI385728B (zh) 受損介電材料之移除方法
US8703005B2 (en) Methods for removing dielectric materials
KR910007097B1 (ko) 반도체 장치의 제조 방법
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
US4708904A (en) Semiconductor device and a method of manufacturing the same
CN112053933A (zh) 去除焊盘缺陷的方法
TW200408060A (en) Method for forming ruthenium storage node of semiconductor device
JP4612424B2 (ja) 基板処理方法および半導体装置の製造方法
US7892984B2 (en) Reduction of defects formed on the surface of a silicon oxynitride film
JP2006100724A (ja) 半導体装置の製造方法
KR100664797B1 (ko) 반도체 소자의 게이트 산화막 결함 검사 방법
JP2004063513A (ja) 半導体基板の洗浄乾燥方法
US20120040525A1 (en) Method for forming interconnection levels of an integrated circuit
JP2004006759A (ja) 半導体装置の製造方法
CN112185820B (zh) 预防集成电路器件焊盘结晶缺陷的方法
JPWO2005013374A1 (ja) 半導体装置および半導体装置の製造方法
TW478068B (en) Method of producing semiconductor device and system for producing the same
KR100604586B1 (ko) 반도체 소자의 제조방법
CN112071742A (zh) 半导体器件的制造方法
JP2004165286A (ja) 薄膜トランジスタの製造方法
US8603586B2 (en) Method of reducing surface residual defect
KR100832701B1 (ko) 반도체 소자의 제조 방법
KR19990032976A (ko) 반도체장치의 트렌치 소자분리방법
KR100817415B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201208