CN112005373A - 包含非导电半导体材料及导电半导体材料的集成组合件及形成集成组合件的方法 - Google Patents

包含非导电半导体材料及导电半导体材料的集成组合件及形成集成组合件的方法 Download PDF

Info

Publication number
CN112005373A
CN112005373A CN201980027067.5A CN201980027067A CN112005373A CN 112005373 A CN112005373 A CN 112005373A CN 201980027067 A CN201980027067 A CN 201980027067A CN 112005373 A CN112005373 A CN 112005373A
Authority
CN
China
Prior art keywords
conductive semiconductor
semiconductor material
digit line
conductive
line contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980027067.5A
Other languages
English (en)
Other versions
CN112005373B (zh
Inventor
D·C·潘迪
李时雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112005373A publication Critical patent/CN112005373A/zh
Application granted granted Critical
Publication of CN112005373B publication Critical patent/CN112005373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一些实施例包含一种具有通过中介区彼此横向间隔的数字线接触区的集成组合件。非导电半导体材料在所述中介区上方。开口延伸穿过所述非导电半导体材料到所述数字线接触区。导电半导体材料互连件在所述开口内且与所述数字线接触区耦合。所述导电半导体材料互连件的上表面在所述非导电半导体材料的下表面之下。含金属数字线在所述非导电半导体材料上方。导电区从所述含金属数字线向下延伸以与所述导电半导体材料互连件耦合。一些实施例包含形成集成组合件的方法。

Description

包含非导电半导体材料及导电半导体材料的集成组合件及形 成集成组合件的方法
技术领域
本发明涉及包含非导电半导体材料及导电半导体材料的集成组合件及形成集成组合件的方法。
背景技术
存储器是一种类型的集成电路系统，且用于在计算机系统中存储数据。实例存储器是DRAM(动态随机存取存储器)。DRAM单元可各自包括晶体管与电容器的组合。DRAM单元可布置成阵列；其中字线沿阵列的行延伸，且数字线沿阵列的列延伸。字线可与存储器单元的晶体管耦合。每一存储器单元可通过字线中的一者与数字线中的一者的组合来唯一寻址。
期望开发用于制造高度集成DRAM的新方法且开发用此类方法制造的新架构。
附图说明
图1到4是形成实例集成组合件的实例方法的实例初始过程阶段中的实例构造的区的示意图。图1及3是示意性横截面俯视图；及图2及4是示意性横截面侧视图。图1的视图是示意性俯视图。图2的视图是沿图1、3及4的线2-2。图3的视图是沿图2及4的线3-3。图4的视图是沿图1、2及3的线4-4。
图5到7是图1到4的实例处理阶段之后的实例处理阶段中的图1到4的实例构造的区的示意图。图5是示意性俯视图；图6是沿图5及7的线6-6的示意性横截面侧视图；及图7是沿图5及6的线7-7的示意性横截面侧视图。
图8到10是图5到7的实例处理阶段之后的实例处理阶段中的图1到4的实例构造的区的示意图。图8是示意性俯视图；图9是沿图8及10的线9-9的示意性横截面侧视图；及图10是沿图8及9的线10-10的示意性横截面侧视图。
图11到13是图8到10的实例处理阶段之后的实例处理阶段中的图1到4的实例构造的区的示意图。图11是示意性俯视图；图12是沿图11及13的线12-12的示意性横截面侧视图；及图13是沿图11及12的线13-13的示意性横截面侧视图。
图14到16是图11到13的实例处理阶段之后的实例处理阶段中的图1到4的实例构造的区的示意图。图14是示意性俯视图；图15是沿图14及16的线15-15的示意性横截面侧视图；及图16是沿图14及15的线16-16的示意性横截面侧视图。
图17到19是图14到16的实例处理阶段之后的实例处理阶段中的图1到4的实例构造的区的示意图。图17是示意性俯视图；图18是沿图17及19的线18-18的示意性横截面侧视图；及图19是沿图17及18的线19-19的示意性横截面侧视图。
图20到22是图17到19的实例处理阶段之后的实例处理阶段中的图1到4的实例构造的区的示意图。图20是示意性俯视图；图21是沿图20及22的线21-21的示意性横截面侧视图；及图22是沿图20及21的线22-22的示意性横截面侧视图。
图23是在可跟随图21的过程阶段的实例过程阶段中沿相同于图21的横截面的示意性横截面侧视图。
图24是实例存储器阵列的区的图解示意图。
图25是可替代图2的实例过程阶段利用的实例过程阶段中沿相同于图2的横截面的示意性横截面侧视图。
图26到30是可跟随图25的过程阶段的实例过程阶段中的图25的构造的示意性横截面图。
具体实施方式
一些实施例包含形成到数字线接触区的连接的方法。可横跨包括数字线接触区的构造形成非导电半导体材料，且可形成延伸穿过非导电半导体材料到数字线接触区的开口。导电半导体材料可形成于开口内，且经凹入使得导电半导体材料的上层级在非导电半导体材料的下层级之下。因此，掺杂剂不会从导电半导体材料迁移到非导电半导体材料。随后，可形成横跨非导电半导体材料延伸的数字线，且数字线可与导电半导体材料耦合。一些实施例包含具有与数字线接触区耦合的导电半导体材料的互连件的集成组合件。互连件具有非导电半导体材料的扩展区的下表面之下的上表面。数字线横跨扩展区延伸且与互连件耦合。下面参考图1到30描述实例实施例。
参考图1到4，说明实例构造10的一部分。可用任何合适方法形成此构造。构造10可为用于本文描述的一些实施例的初始构造。构造10是可用于本文描述的一些实施例的初始构造的实例，且应理解，其它构造可用于替代构造10。
构造10包含从半导体基底14向上延伸的多个有源区12。一些有源区12被标记为12a到f，使得其可相对于彼此及相对于有源区中的其它者区分。所有有源区12可大体上彼此等同；其中术语“大体上等同”意指在制造及测量的合理公差内等同。有源区12在图1中用虚线(透视图)说明以指示其在其它材料下方。
有源区12及半导体基底14包括半导体材料16。此导体材料可包括任何合适组成，且在一些实施例中可包括以下中的一或多者，基本上由以下中的一或多者组成，或由以下中的一或多者组成：硅、锗、III/V族半导体材料(例如磷化镓)、半导体氧化物等；其中术语“III/V族半导体材料”是指包括选自元素周期表的III及V族的元素的半导体材料(其中III及V族是旧命名，且现称为13及15族)。在一些实施例中，半导体材料16可包括适当掺杂硅，基本上由适当掺杂硅组成，或由适当掺杂硅组成。硅可呈任何合适形式，且在一些实施例中可为单晶硅。在一些实施例中，有源区的半导体材料16可被称为有源区材料。此有源区材料16经配置为从基底14向上延伸的柱，如图2及4中展示。
基底14可被称为半导体衬底。术语“半导体衬底”意指包括半导电材料的任何构造，其包含(但不限于)块状半导电材料，例如半导电晶片(单独或在包括其它材料的组合件中)及半导电材料层(单独或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，其包含(但不限于)上文描述的半导体衬底。
有源区12通过包括绝缘材料18及28的中介区彼此间隔。绝缘材料18可包括任何合适组成或组成的组合，且在一些实施例中可包括二氧化硅，基本上由二氧化硅组成，或由二氧化硅组成。绝缘材料28可包括任何合适组成，且在一些实施例中可包括二氧化硅及/或氮化硅，基本上由二氧化硅及/或氮化硅组成，或由二氧化硅及/或氮化硅组成。绝缘材料28可为相同于绝缘材料18的组成，或可为相对于绝缘材料18的不同组成。
字线(即，存取线)20沿可基本上对应于存储器阵列的行方向的第一方向延伸。字线20用图1中指示的虚线(透视图)说明以指示其在其它材料下方。数字线(即，感测线、位线)22将用本文描述的处理形成(图20到22中展示实例数字线22)，且此类数字线将沿可基本上对应于存储器阵列的列方向的第二方向延伸。
字线20包括导电材料24。导电材料24可包括任何合适导电组成，例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属组成(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。
绝缘材料28在字线20上方。
栅极电介质材料30围绕字线20的下区延伸，且在字线与有源区12之间。栅极电介质材料30可包括任何合适组成，且在一些实施例中可包括二氧化硅，基本上由二氧化硅组成，或由二氧化硅组成。
字线20包括沿有源区12的晶体管栅极。有源区中的每一者可被视为包括数字线接触区32及电荷存储装置接触区34。晶体管栅极电耦合数字线接触区与电荷存储装置接触区。图3中指示数字线接触区32及电荷存储装置接触区34以辅助读者理解字线20相对于数字线接触区32及电荷存储装置接触区34的相对位置。然而，应理解，有源区上的数字线接触区32及电荷存储装置接触区34实际上高于图3的区段，如图2及4中指示。
数字线接触区32最终与数字线耦合，且电荷存储装置接触区34最终与电荷存储装置(例如电容器)耦合，如下面更详细描述。
数字线接触区32通过中介区40彼此横向间隔，如图2及4中展示。
第一绝缘材料42经形成以横跨数字线接触区32且横跨数字线接触区32之间的中介区40延伸。第一绝缘材料42可包括任何合适组成，且在一些实施例中可包括氮化硅，基本上由氮化硅组成，或由氮化硅组成。
在第一绝缘材料42上方形成非导电半导体材料44。非导电半导体材料可包括任何合适半导体组成，且在一些实施例中可包括以下中的一或多者，基本上由以下中的一或多者组成，或由以下中的一或多者组成：硅、锗、III/V族半导体材料、半导体氧化物等。在一些实施例中，非导电半导体材料44可包括硅(例如多晶硅)，基本上由硅(例如多晶硅)组成，或由硅(例如多晶硅)组成。此材料内的任何水平掺杂因太低而无法使材料呈导电配置，且材料因此被称为非导电的(即，电绝缘的)。在一些实施例中，材料44包括硅，且此材料44内的导电性增强掺杂剂的任何浓度小于或等于约1015个原子/cm3(即，不大于约本征掺杂剂水平)。在一些实施例中，材料44可包括大体上不掺杂杂质以指示非导电性的多晶硅；其中短语“大体上不掺杂杂质以指示非导电性”意指材料44是非导电的。在一些实施例中，材料44可包括大体上不掺杂杂质以呈现非导电性的多晶硅；其中短语“大体上不掺杂杂质以呈现非导电性”意指材料44是非导电的。
在非导电半导体材料44上方形成第二绝缘材料46；第二绝缘材料46可包括任何合适组成，且在一些实施例中可包括二氧化硅，基本上由二氧化硅组成，或由二氧化硅组成。
图2示意性说明横跨实例构造10的材料的各种区的实例厚度T1、T2、T3及T4。在一些实例实施例中，厚度T1(即，绝缘材料42的底面与有源材料区16的顶面之间的厚度)可在从约10埃
Figure BDA0002733034120000041
到约
Figure BDA0002733034120000042
的范围内；第一绝缘材料42的厚度T2可在从约
Figure BDA0002733034120000043
到约
Figure BDA0002733034120000044
的范围内；非导电半导体材料44的厚度T3可在从约
Figure BDA0002733034120000045
到约
Figure BDA0002733034120000046
的范围内；且第二绝缘材料46的厚度T4可在从约5纳米(nm)到约500nm的范围内。
在一些实施例中，非导电半导体材料44可被视为经配置为横跨数字线接触区32及中介区40延伸的扩展区。此扩展区具有与数字线接触区32的上表面垂直间隔的下表面41。此垂直间隔对应于组合厚度T1及T2。
参考图5到7，形成延伸穿过第二绝缘材料46、非导电半导体材料44及第一绝缘材料42的开口48；其中此类开口延伸到数字线接触区32。可利用掩模(未展示)及任何合适蚀刻来图案化开口48。
参考图8到10，在第二绝缘材料46上方及开口48内形成导电半导体材料50。导电半导体材料50可包括任何合适半导体组成，且在一些实施例中可包括以下中的一或多者，基本上由以下中的一或多者组成，或由以下中的一或多者组成：硅、锗、III/V族半导体材料、半导体氧化物等。在一些实施例中，导电半导体材料50可包括硅(例如多晶硅)，基本上由硅(例如多晶硅)组成，或由硅(例如多晶硅)组成。在一些实施例中，导电半导体材料50可包括相同于非导电半导体材料44的半导体组成(例如，两者都可包括硅，基本上由硅组成，或由硅组成)，且在其它实施例中可包括相对于非导电半导体材料44的不同半导体组成。
半导体材料50内的掺杂水平足以使材料呈导电配置。在一些实施例中，材料50包括硅，且此材料50内的导电性增强掺杂剂的浓度是至少约1020个原子/cm3，且优选地至少约1020个原子/cm3。在一些实施例中，材料50可包括具有杂质以指示导电性的多晶硅；其中短语“具有杂质以指示导电性”意指材料50是导电掺杂的。在一些实施例中，材料50可包括具有杂质以呈现导电性的多晶硅；其中短语“具有杂质以呈现导电性”意指材料50是导电掺杂的。
开口48内的导电半导体材料50与数字线接触区32电耦合。在所说明的实施例中，导电半导体材料50直接接触数字线接触区32的有源区材料16。在其它实施例中，一或多个导电材料可提供于导电半导体材料50与数字线接触区32之间。
开口48内的导电半导体材料50可被视为经配置为与数字线接触区32电耦合的导电半导体材料互连件52。
材料42、44、46及50可被视为一起形成子组合件(或堆叠)54。此堆叠经受平坦化过程(例如化学机械抛光)以形成横跨非导电半导体材料44及导电半导体材料50延伸的平坦化上表面55，如图11到13中展示。平坦化移除第二绝缘材料46(图8到10)，且移除一些导电半导体材料50。
参考图14到16，导电半导体材料50凹入到开口48内。导电半导体材料互连件52具有最上表面57，且此类最上表面凹入到非导电半导体材料44的下表面41的层级下面的层级。图15展示凹入导电半导体材料50的最上表面57在非导电半导体材料44的下表面41下面距离D。距离D可为任何合适距离，且在一些实施例中可为至少约
Figure BDA0002733034120000061
至少约
Figure BDA0002733034120000062
至少约
Figure BDA0002733034120000063
等。开口48内的导电半导体材料50的凹入消除导电半导体材料50与非导电半导体材料44之间的接触，其可消除掺杂剂从导电半导体材料50转移到非导电半导体材料44。因此，导电半导体材料互连件52的导电性不会因掺杂剂到达材料44的损失而减弱，且材料44的绝缘性不会因掺杂剂扩散到材料44中而改变。
参考图17到19，在非导电半导体材料44上方及开口48内形成导电数字线材料56。导电数字线材料56可包括任何合适导电组成，例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属组成(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，导电数字线材料56可包括金属(例如钛、钨、硅化钛、氮化钛、硅化钨、氮化钨等)，且可被称为含金属数字线材料。
在一些实施例中，开口48内的数字线材料56的区可被称为向下延伸以与导电半导体材料互连件52的上表面57电耦合的导电区58(或导电互连件)。
在数字线材料56上方形成绝缘材料60。绝缘材料60可包括任何合适组成，且在一些实施例中可包括氮化硅，基本上由氮化硅组成，或由氮化硅组成。
参考图20到22，将数字线材料56图案化成数字线22。在其中数字线材料56是含金属材料的实施例中，数字线22可被称为含金属数字线。
在所展示的实施例中，将绝缘材料60图案化成沿数字线22的顶面延伸的绝缘覆盖结构59。
图22的横截面展示具有第一横向厚度(例如宽度)W1的数字线接触区32且展示具有第二横向厚度W2的导电半导体材料互连件。在一些实施例中，第二横向厚度W2可大致相同于第一横向厚度W1(术语“大致相同”意指在制造及测量的合理公差内相同)，且在其它实施例中可不同于第一横向厚度。例如，在一些实施例中，第二横向厚度W2可大于第一横向厚度，且在其它实施例中可小于第一横向厚度。
在一些实施例中，有源区材料16可包括相同于导电半导体材料50的组成(例如，两者都可包括具有彼此相同的掺杂剂类型及浓度的导电掺杂硅)，且材料16及50因此可一起合并成单个导电结构。在其它实施例中，材料16及50可包括相对于彼此不同的组成(例如，可包括相对于彼此不同的半导体组成，可包括相对于彼此不同的掺杂剂浓度，及/或可包括相对于彼此不同的掺杂剂类型)。
在一些实施例中，数字线22可被视为包括横跨中介区40延伸的区段53(其中此类中介区展示于图2及4中且如上文描述)。在图20到22的说明实施例(如沿图21及22的横截面展示)中，沿区段53的数字线22的下表面61直接接触非导电半导体材料44的上表面63。
导电互连件52及58可被视为一起配置为导电插塞52/58。在图20到22的实施例中，数字线材料56直接抵靠横跨导电插塞52/58之间的中介区的非导电半导体材料44的上表面(其中此类中介区类似于上文参考图1到4描述的中介区40)。在其它实施例中，一或多个材料可提供于非导电半导体材料44与数字线材料56之间。下面参考图25到29描述此类其它实施例的实例。
接下来参考图23，展示跟随图20到22的处理阶段的处理阶段中的构造10的区；其中此区展示为沿相同于图21的横截面。图23的处理阶段展示被暴露且与对应于电容器74的实例电荷存储装置耦合的电荷存储装置接触区34。电容器74中的每一者具有与参考电压78连接的节点。参考电压可为接地或任何其它合适电压。
在所展示的实施例中，沿数字线22的侧壁提供绝缘材料间隔件72。间隔件72可包括任何合适组成，且在一些实施例中可包括二氧化硅及氮化硅中的一或两者，基本上由二氧化硅及氮化硅中的一或两者组成，或由二氧化硅及氮化硅中的一或两者组成。
图23的配置可被视为对应于存储器阵列82(例如DRAM阵列)的区。存储器阵列包括存储器单元，其包含与电荷存储装置(例如电容器74)耦合的存取晶体管(例如包括沿字线20中的一者的栅极的晶体管，其中字线展示于图22中)。参考图24描述实例存储器阵列82。存储器阵列包含对应于数字线22的数字线(DL1到DL4)，且包含对应于字线20的字线(WL1到WL4)。存储器单元80包括与电容器74耦合的晶体管。存储器单元80中的每一者通过字线与数字线的组合来唯一寻址。
图24的存储器阵列82是DRAM阵列，其中存储器单元80中的每一者包括晶体管及电容器。在其它实施例中，类似于本文描述的配置的配置可用于其它存储器阵列中。
上文描述的方法形成直接抵靠非导电半导体材料44的上表面的绝缘材料46，且在图11到13的处理阶段中向下平坦化到非导电半导体材料44的上表面。在其它实施例中，可在非导电半导体材料44上方提供保护材料以在平坦化期间保护材料44。此外，保护材料可比材料44“更硬”，且因此可提供平坦化过程的更好停止点。图25展示根据其中保护材料90提供于非导电半导体材料44与绝缘材料46之间的实施例的类似于图1到4的处理阶段的处理阶段中的构造10的区。图25的说明区展示为沿相同于图2的横截面。
保护材料90可包括任何合适组成，且在一些实施例中可包括氮化硅，基本上由氮化硅组成，或由氮化硅组成。保护材料90形成于非导电半导体材料44上方，且可用任何合适处理形成。随后，在保护材料90上方形成绝缘材料46。
参考图26，展示在图25的处理阶段之后的处理阶段中且类似于图9的构造的构造10。已形成穿过材料46、90、44及42的开口48；且已形成横跨绝缘材料46且在开口48内的导电半导体材料50。材料42、44、90、46及50可一起被视为类似于图9中展示的子组合件54的子组合件(或堆叠)54a。
参考图27，展示图26的处理阶段之后的处理阶段中且类似于图12的构造的构造10。组合件54a(图26)经受平坦化以形成横跨保护材料90及导电半导体材料50延伸的平坦化上表面55。
参考图28，展示在图27的处理阶段之后的处理阶段中且类似于图15的构造的构造10。使导电半导体材料50凹入到开口48内。可或可不移除保护材料90。如果移除保护材料90，那么此移除可发生于导电半导体材料50的凹入之前或之后。图28的过程阶段是其中保护材料90在导电半导体材料50的凹入之后保留的实例过程阶段。
参考图29，展示在图28的处理阶段之后的处理阶段中且等同于图21的构造的构造10。已移除保护材料90(图28)，且形成横跨构造延伸的图案化数字线材料56及绝缘材料60；其中图案化数字线材料56经配置为数字线22。图29的构造可经后续处理以形成上文参考图23及24描述的类型的存储器结构及阵列。
在一些实施例中，保护材料90可不被移除，而是可代以保留于最终构造中。图30展示在类似于图29的处理阶段的处理阶段中但根据其中保护材料90保留于非导电半导体材料44与数字线材料56之间的实施例的构造10。在图30的实施例中，数字线22具有沿间隔开的数字线接触区32之间的中介区的区段53，其类似于上文参考图20到22描述的区段53。然而，与上文参考图20到22描述的实施例相比，图30的实施例具有直接抵靠保护材料90的上表面91的数字线区段53的下表面61。在一些实施例中，保护材料90可表示提供于区段53的下表面61与非导电半导体材料44的上表面63之间的一或多个绝缘材料。
图30的构造可经后续处理以形成上文参考图23及24描述的类型的存储器结构及阵列。
上文描述的方法及配置涉及DRAM。然而，应理解，方法及配置可延伸到任何合适应用；其中实例合适应用包含(但不限于)DRAM。
上文论述的组合件及结构可用于集成电路内(其中术语“集成电路”意指由半导体衬底支撑的电子电路)，且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为各种系统中的任一者，例如(举例来说)照相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。
除非另有说明，否则本文描述的各种材料、物质、组成等可用现在已知或尚待开发的任何合适方法形成，其包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“电介质”及“绝缘”可用于描述具有绝缘电性质的材料。所述术语在本发明中被视为同义词。在一些例子中利用术语“电介质”及在其它例子中利用术语“绝缘”(或“电绝缘”)可提供本发明内的语言变化以简化所附权利要求书内的前置基础，且不用于指示任何显著化学或电差异。
图式中各个实施例的特定定向仅供说明，且在一些应用中，实施例可相对于所展示的定向旋转。本文提供的描述及所附权利要求书涉及具有各种特征之间的描述关系的任何结构，不管所述结构是在图式的特定定向上还是相对于此定向旋转。
除非另外指示，否则附图中的横截面图仅展示横截面的平面内的特征且未展示横截面的平面后面的材料以简化图式。
当结构在上文中被称为“在另一结构上”，“邻近另一结构”或“抵靠另一结构”时，其可直接在所述另一结构上或也可存在中介结构。相比而言，当结构被称为“直接在另一结构上”，“直接邻近另一结构”或“直接抵靠另一结构”时，不存在中介结构。
结构(例如层、材料等)可被称为“垂直延伸”以指示结构通常从下伏基底(例如衬底)向上延伸。垂直延伸结构可或可不大体上相对于基底的上表面正交延伸。
一些实施例包含一种形成集成组合件的方法。提供具有横向间隔的数字线接触区且具有所述横向间隔的数字线接触区之间的中介区的构造。形成横跨所述数字线接触区及所述中介区延伸的非导电半导体材料的扩展区。所述非导电半导体材料的下表面与所述数字线接触区的上表面垂直间隔。形成延伸穿过所述非导电半导体材料到所述数字线接触区的开口。在所述开口内形成导电半导体材料互连件且使其与所述数字线接触区耦合。所述导电半导体材料互连件的上表面在所述非导电半导体材料的所述下表面之下。在所述非导电半导体材料上方形成含金属数字线，其中导电区从所述含金属数字线向下延伸以与所述导电半导体材料互连件耦合。
一些实施例包含一种形成集成组合件的方法。提供具有横向间隔的数字线接触区且具有所述横向间隔的数字线接触区之间的中介区的构造。形成横跨所述数字线接触区及横跨所述中介区延伸的第一绝缘材料。在所述第一绝缘材料上方形成非导电半导体材料。在所述非导电半导体材料上方形成第二绝缘材料。形成延伸穿过所述第二绝缘材料、所述非导电半导体材料及所述第一绝缘材料到所述数字线接触区的开口。在所述第二绝缘材料上方及所述开口内形成导电半导体材料。所述开口内的所述导电半导体材料与所述数字线接触区电耦合。所述第一绝缘材料、所述非导电半导体材料、所述第二绝缘材料及所述导电半导体材料一起形成子组合件。平坦化所述子组合件的上表面以从所述非导电半导体材料上方移除所述第二绝缘材料及所述导电半导体材料。所述平坦化上表面横跨所述非导电半导体材料及所述导电半导体材料延伸。在所述平坦化之后，使所述导电半导体材料凹入到所述开口内，直到所述导电半导体材料的上表面在所述非导电半导体材料的下表面的层级下面。在所述非导电半导体材料上方形成含金属数字线，其中导电区从所述含金属数字线向下延伸以与所述凹入导电半导体材料电耦合。
一些实施例包含一种形成集成组合件的方法。提供具有横向间隔的数字线接触区且具有所述横向间隔的数字线接触区之间的中介区的构造。形成横跨所述数字线接触区及横跨所述中介区延伸的第一绝缘材料。在所述第一绝缘材料上方形成非导电半导体材料。在所述非导电半导体材料上方形成保护材料。在所述保护材料上方形成第二绝缘材料。形成延伸穿过所述第二绝缘材料、所述保护材料、所述非导电半导体材料及所述第一绝缘材料到所述数字线接触区的开口。在所述第二绝缘材料上方及所述开口内形成导电半导体材料。所述开口内的所述导电半导体材料与所述数字线接触区电耦合。所述第一绝缘材料、所述非导电半导体材料、所述保护材料、所述第二绝缘材料及所述导电半导体材料一起形成子组合件。平坦化所述子组合件的上表面以从所述保护材料上方移除所述第二绝缘材料及所述导电半导体材料。所述平坦化上表面横跨所述保护材料及所述导电半导体材料延伸。在所述平坦化之后，使所述导电半导体材料凹入到所述开口内，直到所述导电半导体材料的上表面在所述非导电半导体材料的下表面的层级下面。在所述非导电半导体材料上方形成含金属数字线，其中导电区从所述含金属数字线向下延伸以与所述凹入导电半导体材料电耦合。
一些实施例包含一种具有横向间隔的数字线接触区的集成组合件。所述数字线接触区由有源区材料的柱构成。中介区在所述横向间隔的数字线接触区之间。非导电半导体材料在所述中介区上方。开口延伸穿过所述非导电半导体材料到所述数字线接触区。所述非导电半导体材料的下表面与所述数字线接触区的上表面垂直间隔。导电半导体材料互连件在所述开口内且与所述数字线接触区耦合。所述导电半导体材料互连件的上表面在所述非导电半导体材料的所述下表面之下。含金属数字线在所述非导电半导体材料上方。导电区从所述含金属数字线向下延伸以与所述导电半导体材料互连件耦合。
一些实施例包含一种集成组合件，其具有：存取晶体管，其包含数字线接触区；非导电半导体材料，其在所述存取晶体管上方，所述非导电半导体材料包含与所述数字线接触区垂直对准的开口；及数字线，其在所述非导电半导体材料上方，所述数字线包含从所述数字线的一部分朝向所述数字线接触区突出的导电互连件。所述数字线及所述导电互连件中的每一者包括金属。所述导电互连件穿透所述开口且与所述数字线接触区电接触。
一些实施例包含一种集成组合件，其具有集成组合件，所述集成组合件具有包括：多个存取晶体管，所述多个存取晶体管中的每一者包含数字线接触区；非导电材料，其在所述多个存取晶体管上方，所述非导电材料包括绝缘材料及所述绝缘材料上方的非导电半导体材料，所述非导电材料包含多个开口以暴露所述多个存取晶体管中的相关联一者的所述数字线接触区的至少一个部分；多个导电半导体材料互连件，其各自在所述多个开口中的相关联一者中以与所述多个存取晶体管中的相关联一者的所述数字线接触区的所述至少一个部分电接触，所述多个导电半导体材料互连件中的每一者经凹入以离开所述多个开口中的相关联一者的一部分，使得所述多个导电半导体材料互连件中的每一者不与所述非导电半导体材料接触；及至少一个数字线，其在所述非导电材料上方，所述至少一个数字线包含各自向下突出以填充所述多个开口中的相关联一者的所述部分的多个导电互连件。

Claims (52)

1.一种形成集成组合件的方法，其包括：
提供具有横向间隔的数字线接触区且具有所述横向间隔的数字线接触区之间的中介区的构造；
形成横跨所述数字线接触区及所述中介区延伸的非导电半导体材料的扩展区；所述非导电半导体材料的下表面与所述数字线接触区的上表面垂直间隔；
形成延伸穿过所述非导电半导体材料到所述数字线接触区的开口；
在所述开口内形成导电半导体材料互连件且使其与所述数字线接触区耦合，所述导电半导体材料互连件的上表面在所述非导电半导体材料的所述下表面之下；及
在所述非导电半导体材料上方形成含金属数字线，其中导电区从所述含金属数字线向下延伸以与所述导电半导体材料互连件耦合。
2.根据权利要求1所述的方法，其中所述导电半导体材料互连件的所述上表面在所述非导电半导体材料的所述下表面之下至少约
Figure FDA0002733034110000011
3.根据权利要求1所述的方法，其中所述导电半导体材料互连件的所述上表面在所述非导电半导体材料的所述下表面之下至少约
Figure FDA0002733034110000012
4.根据权利要求1所述的方法，其中所述非导电半导体材料及所述导电半导体材料互连件包括彼此相同的半导体组成。
5.根据权利要求4所述的方法，其中所述相同半导体组成包括硅。
6.根据权利要求1所述的方法，其中所述非导电半导体材料及所述导电半导体材料互连件包括相对于彼此不同的半导体组成。
7.根据权利要求1所述的方法，其中所述含金属数字线的区段横跨所述中介区延伸；且其中所述区段具有直接抵靠所述非导电半导体材料的上表面的下表面。
8.根据权利要求1所述的方法，其中所述含金属数字线的区段横跨所述中介区延伸；且所述方法进一步包括在所述区段的下表面与所述非导电半导体材料的上表面之间提供绝缘材料。
9.根据权利要求8所述的方法，其中所述绝缘材料包括氮化硅。
10.一种形成集成组合件的方法，其包括：
提供具有横向间隔的数字线接触区且具有所述横向间隔的数字线接触区之间的中介区的构造；
形成横跨所述数字线接触区及横跨所述中介区延伸的第一绝缘材料；
在所述第一绝缘材料上方形成非导电半导体材料；
在所述非导电半导体材料上方形成第二绝缘材料；
形成延伸穿过所述第二绝缘材料、所述非导电半导体材料及所述第一绝缘材料到所述数字线接触区的开口；
在所述第二绝缘材料上方及所述开口内形成导电半导体材料；所述开口内的所述导电半导体材料与所述数字线接触区耦合；所述第一绝缘材料、所述非导电半导体材料、所述第二绝缘材料及所述导电半导体材料一起形成子组合件；
平坦化所述子组合件的上表面以从所述非导电半导体材料上方移除所述第二绝缘材料及所述导电半导体材料；所述平坦化上表面横跨所述非导电半导体材料及所述导电半导体材料延伸；
在所述平坦化之后，使所述导电半导体材料凹入到所述开口内，直到所述导电半导体材料的上表面在所述非导电半导体材料的下表面的层级下面；及
在所述非导电半导体材料上方形成含金属数字线，其中导电区从所述含金属数字线向下延伸以与所述凹入导电半导体材料耦合。
11.根据权利要求10所述的方法，其中所述非导电半导体材料包括硅。
12.根据权利要求11所述的方法，其中所述导电半导体材料包括硅。
13.根据权利要求12所述的方法，其中所述第一绝缘材料包括氮化硅。
14.根据权利要求13所述的方法，其中所述第二绝缘材料包括二氧化硅。
15.根据权利要求10所述的方法，其中所述凹入使所述导电半导体材料的所述上表面凹入到所述非导电半导体材料的所述下表面的所述层级下面至少约
Figure FDA0002733034110000031
16.根据权利要求10所述的方法，其中所述凹入使所述导电半导体材料的所述上表面凹入到所述非导电半导体材料的所述下表面的所述层级下面至少约
Figure FDA0002733034110000032
17.根据权利要求10所述的方法，其中所述凹入使所述导电半导体材料的所述上表面凹入到所述非导电半导体材料的所述下表面的所述层级下面至少约
Figure FDA0002733034110000033
18.根据权利要求10所述的方法，其中所述构造包括门控地与所述数字线接触区耦合的电荷存储装置接触区；且所述方法进一步包括形成与所述电荷存储装置接触区耦合的电荷存储装置。
19.一种形成集成组合件的方法，其包括：
提供具有横向间隔的数字线接触区且具有所述横向间隔的数字线接触区之间的中介区的构造；
形成横跨所述数字线接触区及横跨所述中介区延伸的第一绝缘材料；
在所述第一绝缘材料上方形成非导电半导体材料；
在所述非导电半导体材料上方形成保护材料；
在所述保护材料上方形成第二绝缘材料；
形成延伸穿过所述第二绝缘材料、所述保护材料、所述非导电半导体材料及所述第一绝缘材料到所述数字线接触区的开口；
在所述第二绝缘材料上方及所述开口内形成导电半导体材料；所述开口内的所述导电半导体材料与所述数字线接触区耦合；所述第一绝缘材料、所述非导电半导体材料、所述保护材料、所述第二绝缘材料及所述导电半导体材料一起形成子组合件；
平坦化所述子组合件的上表面以从所述保护材料上方移除所述第二绝缘材料及所述导电半导体材料；所述平坦化上表面横跨所述保护材料及所述导电半导体材料延伸；
在所述平坦化之后，使所述导电半导体材料凹入到所述开口内，直到所述导电半导体材料的上表面在所述非导电半导体材料的下表面的层级下面；及
在所述非导电半导体材料上方形成含金属数字线，其中导电区从所述含金属数字线向下延伸以与所述凹入导电半导体材料耦合。
20.根据权利要求19所述的方法，其中所述保护材料包括氮化硅。
21.根据权利要求19所述的方法，其进一步包括在形成所述含金属数字线之前移除所述保护材料。
22.根据权利要求19所述的方法，其中所述含金属数字线形成于所述保护材料上方。
23.根据权利要求19所述的方法，其中所述构造包括门控地与所述数字线接触区耦合的电荷存储装置接触区；且所述方法进一步包括形成与所述电荷存储装置接触区耦合的电荷存储装置。
24.根据权利要求19所述的方法，其中所述第一绝缘材料包括氮化硅。
25.根据权利要求19所述的方法，其中所述第二绝缘材料包括二氧化硅。
26.根据权利要求19所述的方法，其中所述凹入使所述导电半导体材料的所述上表面凹入到所述非导电半导体材料的所述下表面的所述层级下面至少约
Figure FDA0002733034110000041
27.根据权利要求19所述的方法，其中所述凹入使所述导电半导体材料的所述上表面凹入到所述非导电半导体材料的所述下表面的所述层级下面至少约
Figure FDA0002733034110000042
28.一种集成组合件，其包括：
横向间隔的数字线接触区；所述数字线接触区由有源区材料的柱构成；中介区在所述横向间隔的数字线接触区之间；
非导电半导体材料，其在所述中介区上方；开口延伸穿过所述非导电半导体材料到所述数字线接触区；所述非导电半导体材料的下表面与所述数字线接触区的上表面垂直间隔；
导电半导体材料互连件，其在所述开口内且与所述数字线接触区耦合，所述导电半导体材料互连件的上表面在所述非导电半导体材料的所述下表面之下；及
含金属数字线，其在所述非导电半导体材料上方；导电区从所述含金属数字线向下延伸以与所述导电半导体材料互连件耦合。
29.根据权利要求28所述的集成组合件，其中所述导电半导体材料互连件直接抵靠所述数字线接触区。
30.根据权利要求28所述的集成组合件，其中所述数字线接触区具有沿横截面的第一横向厚度，且其中所述导电半导体材料互连件具有沿所述横截面的第二横向厚度；所述第二横向厚度大致相同于所述第一横向厚度。
31.根据权利要求28所述的集成组合件，其中所述数字线接触区具有沿横截面的第一横向厚度，且其中所述导电半导体材料互连件具有沿所述横截面的第二横向厚度；所述第二横向厚度不同于所述第一横向厚度。
32.根据权利要求28所述的集成组合件，其中所述数字线接触区具有沿横截面的第一横向厚度，且其中所述导电半导体材料互连件具有沿所述横截面的第二横向厚度；所述第二横向厚度大于所述第一横向厚度。
33.根据权利要求28所述的集成组合件，其中所述导电半导体材料互连件及所述有源区材料包括彼此相同的半导体组成。
34.根据权利要求28所述的集成组合件，其中所述导电半导体材料互连件及所述有源区材料包括相对于彼此不同的半导体组成。
35.根据权利要求28所述的集成组合件，其中所述非导电半导体材料及所述导电半导体材料互连件包括彼此相同的半导体组成。
36.根据权利要求35所述的集成组合件，其中所述相同组成包括硅。
37.根据权利要求28所述的集成组合件，其中所述非导电半导体材料及所述导电半导体材料互连件包括相对于彼此不同的半导体组成。
38.根据权利要求28所述的集成组合件，其中所述含金属数字线的区段横跨所述横向间隔的数字线接触区之间的所述中介区延伸；且其中所述区段具有直接抵靠所述非导电半导体材料的上表面的下表面。
39.根据权利要求28所述的集成组合件，其中所述含金属数字线的区段横跨所述横向间隔的数字线接触区之间的所述中介区延伸；且所述集成组合件进一步包括所述区段的下表面与所述非导电半导体材料的上表面之间的至少一个绝缘材料。
40.根据权利要求39所述的集成组合件，其中所述至少一个绝缘材料包含氮化硅。
41.根据权利要求28所述的集成组合件，其包括：
电荷存储装置接触区，其门控地与所述数字线接触区耦合；及
电荷存储装置，其与所述电荷存储装置接触区耦合。
42.一种集成组合件，其包括：
存取晶体管，其包含数字线接触区；
非导电半导体材料，其在所述存取晶体管上方，所述非导电半导体材料包含与所述数字线接触区垂直对准的开口；及
数字线，其在所述非导电半导体材料上方，所述数字线包含从所述数字线的一部分朝向所述数字线接触区突出的导电互连件；
其中所述数字线及所述导电互连件中的每一者包括金属；且
其中所述导电互连件穿透所述开口且与所述数字线接触区电接触。
43.根据权利要求42所述的集成组合件，其进一步包括所述导电互连件与所述数字线接触区之间的导电半导体材料互连件。
44.根据权利要求43所述的集成组合件，
其中所述非导电半导体材料包括大体上不掺杂杂质以呈现非导电性的多晶硅；且
其中所述导电半导体材料互连件包括掺杂有杂质以呈现导电性的多晶硅。
45.根据权利要求42所述的集成组合件，其进一步包括所述非导电半导体材料与所述存取装置之间的绝缘材料；
其中所述绝缘材料包含与所述数字线接触区垂直对准的额外开口；且
其中所述数字线的所述导电互连件进一步穿透所述额外开口。
46.根据权利要求45所述的集成组合件，其进一步包括所述非导电半导体材料与所述数字线之间的额外绝缘材料；
其中所述额外绝缘材料包含与所述数字线接触区垂直对准的另一额外开口；且
其中所述数字线的所述导电互连件进一步穿透所述另一额外开口。
47.一种集成组合件，其包括：
多个存取晶体管，所述多个存取晶体管中的每一者包含数字线接触区；
非导电材料，其在所述多个存取晶体管上方，所述非导电材料包括绝缘材料及所述绝缘材料上方的非导电半导体材料，所述非导电材料包含多个开口以暴露所述多个存取晶体管中的相关联一者的所述数字线接触区的至少一个部分；
多个导电半导体材料互连件，其各自在所述多个开口中的相关联一者中以与所述多个存取晶体管中的相关联一者的所述数字线接触区的所述至少一个部分电接触，所述多个导电半导体材料互连件中的每一者经凹入以离开所述多个开口中的相关联一者的一部分，使得所述多个导电半导体材料互连件中的每一者不与所述非导电半导体材料接触；及
至少一个数字线，其在所述非导电材料上方，所述至少一个数字线包含各自向下突出以填充所述多个开口中的相关联一者的所述部分的多个导电互连件。
48.根据权利要求47所述的集成组装，其中至少一个数字线及所述多个导电互连件中的每一者包括金属。
49.根据权利要求47所述的集成组合件，其中所述非导电材料进一步包括所述非导电半导体材料上方的额外绝缘材料。
50.根据权利要求48所述的集成组合件，其中所述非导电半导体材料包括大体上不掺杂杂质以指示非导电性的多晶硅，且所述导电半导体材料互连件中的每一者包括掺杂有杂质以指示导电性的多晶硅。
51.根据权利要求48所述的集成组合件，
其中所述多个存取晶体管中的每一者进一步包含电荷存储装置接触区；且
其中所述集成组合件进一步包括各自耦合到所述多个存取晶体管中的相关联一者的所述电荷存储装置接触区的多个电荷存储装置。
52.根据权利要求51所述的集成组合件，其中所述多个电荷存储装置中的每一者包括电容器。
CN201980027067.5A 2018-07-19 2019-04-03 包含非导电半导体材料及导电半导体材料的集成组合件及形成集成组合件的方法 Active CN112005373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/040,337 2018-07-19
US16/040,337 US10535378B1 (en) 2018-07-19 2018-07-19 Integrated assemblies which include non-conductive-semiconductor-material and conductive-semiconductor-material, and methods of forming integrated assemblies
PCT/US2019/025490 WO2020018156A1 (en) 2018-07-19 2019-04-03 Integrated assemblies which include non-conductive-semiconductor-material and conductive-semiconductor-material, and methods of forming integrated assemblies

Publications (2)

Publication Number Publication Date
CN112005373A true CN112005373A (zh) 2020-11-27
CN112005373B CN112005373B (zh) 2024-04-05

Family

ID=69141174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980027067.5A Active CN112005373B (zh) 2018-07-19 2019-04-03 包含非导电半导体材料及导电半导体材料的集成组合件及形成集成组合件的方法

Country Status (5)

Country Link
US (2) US10535378B1 (zh)
EP (1) EP3762966A4 (zh)
KR (1) KR102402944B1 (zh)
CN (1) CN112005373B (zh)
WO (1) WO2020018156A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501804B2 (en) 2020-08-13 2022-11-15 Micron Technology, Inc. Microelectronic devices including semiconductive pillar structures, and related electronic systems
US11812603B2 (en) 2020-08-13 2023-11-07 Micron Technology, Inc. Microelectronic devices including semiconductive pillar structures, and related electronic systems
US12022647B2 (en) * 2021-05-18 2024-06-25 Micron Technology, Inc. Microelectronic devices including memory cell structures, and related methods and electronic systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085083A1 (en) * 2007-10-02 2009-04-02 Samsung Electronics Co., Ltd. Semiconductor memory device and method of forming the same
US20180019245A1 (en) * 2016-07-14 2018-01-18 Micron Technology, Inc. Methods Of Forming An Elevationally Extending Conductor Laterally Between A Pair Of Conductive Lines

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583965B1 (ko) * 2004-12-31 2006-05-26 삼성전자주식회사 비트라인들 간의 기생 커패시턴스를 줄일 수 있는반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
US7297639B2 (en) * 2005-09-01 2007-11-20 Micron Technology, Inc. Methods for etching doped oxides in the manufacture of microfeature devices
US7485525B2 (en) 2006-01-10 2009-02-03 International Business Machines Corporation Method of manufacturing a multiple port memory having a plurality of parallel connected trench capacitors in a cell
KR100782488B1 (ko) 2006-08-24 2007-12-05 삼성전자주식회사 매립 배선들을 갖는 반도체소자 및 그 제조방법
KR101129922B1 (ko) * 2010-07-15 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
KR102001511B1 (ko) * 2012-12-26 2019-07-19 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9859284B2 (en) 2016-01-21 2018-01-02 Micron Technology, Inc. Semiconductor memory device having enlarged cell contact area and method of fabricating the same
US9646963B1 (en) 2016-06-14 2017-05-09 Globalfoundries Singapore Pte. Ltd. Integrated circuits with capacitors and methods for producing the same
KR20180071463A (ko) * 2016-12-19 2018-06-28 삼성전자주식회사 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085083A1 (en) * 2007-10-02 2009-04-02 Samsung Electronics Co., Ltd. Semiconductor memory device and method of forming the same
US8148260B2 (en) * 2007-10-02 2012-04-03 Samsung Electronics Co., Ltd. Semiconductor memory device and method of forming the same
US20180019245A1 (en) * 2016-07-14 2018-01-18 Micron Technology, Inc. Methods Of Forming An Elevationally Extending Conductor Laterally Between A Pair Of Conductive Lines

Also Published As

Publication number Publication date
EP3762966A1 (en) 2021-01-13
EP3762966A4 (en) 2021-12-22
US10535378B1 (en) 2020-01-14
CN112005373B (zh) 2024-04-05
WO2020018156A8 (en) 2020-10-29
US10825484B2 (en) 2020-11-03
US20200027486A1 (en) 2020-01-23
WO2020018156A1 (en) 2020-01-23
US20200105311A1 (en) 2020-04-02
KR20200133001A (ko) 2020-11-25
KR102402944B1 (ko) 2022-05-30

Similar Documents

Publication Publication Date Title
US11217588B2 (en) Integrated assemblies comprising voids between active regions and conductive shield plates, and methods of forming integrated assemblies
US9391092B2 (en) Circuit structures, memory circuitry, and methods
US7262108B2 (en) Methods for forming resistors for integrated circuit devices
US7375389B2 (en) Semiconductor device having a capacitor-under-bitline structure and method of manufacturing the same
US9564442B2 (en) Methods of forming contacts for a semiconductor device structure, and related methods of forming a semiconductor device structure
US11581317B2 (en) Integrated assemblies having shield lines between digit lines, and methods of forming integrated assemblies
CN112071839A (zh) 存储器阵列、集成组合件、形成位线的方法以及形成集成组合件的方法
CN112005373B (zh) 包含非导电半导体材料及导电半导体材料的集成组合件及形成集成组合件的方法
US11239242B2 (en) Integrated assemblies having dielectric regions along conductive structures, and methods of forming integrated assemblies
CN114078779A (zh) 集成电路存储器及其制备方法、半导体集成电路器件
US10546862B1 (en) Integrated assemblies having spacers of low permittivity along digit-lines, and methods of forming integrated assemblies
US20200243538A1 (en) Integrated Assemblies Which Include Metal-Containing Interconnects to Active-Region Pillars, and Methods of Forming Integrated Assemblies
US20240074142A1 (en) Microelectronic devices, related memory devices, electronic systems, and methods
CN111799259A (zh) 包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法
US11563010B2 (en) Integrated assemblies, and methods of forming integrated assemblies
KR20030019273A (ko) 반도체 집적 회로 장치 및 그 제조방법
US20230397402A1 (en) Microelectronic devices, and related methods of forming microelectronic devices
CN114400205A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant