CN112004321B - 一种电路板上表贴连接器的设计方法及电路板 - Google Patents

一种电路板上表贴连接器的设计方法及电路板 Download PDF

Info

Publication number
CN112004321B
CN112004321B CN202010790351.2A CN202010790351A CN112004321B CN 112004321 B CN112004321 B CN 112004321B CN 202010790351 A CN202010790351 A CN 202010790351A CN 112004321 B CN112004321 B CN 112004321B
Authority
CN
China
Prior art keywords
circuit board
impedance
connector
mounted connector
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010790351.2A
Other languages
English (en)
Other versions
CN112004321A (zh
Inventor
李艳军
赵帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Inspur Data Technology Co Ltd
Original Assignee
Beijing Inspur Data Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Inspur Data Technology Co Ltd filed Critical Beijing Inspur Data Technology Co Ltd
Priority to CN202010790351.2A priority Critical patent/CN112004321B/zh
Publication of CN112004321A publication Critical patent/CN112004321A/zh
Application granted granted Critical
Publication of CN112004321B publication Critical patent/CN112004321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0784—Uniform resistance, i.e. equalizing the resistance of a number of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本发明公开了一种电路板上表贴连接器的设计方法及电路板，预先建立用于根据电路板上表贴连接器的设计参数进行阻抗仿真分析的仿真模型；设计参数包括同时影响表贴连接器和电路板走线的阻抗的固定设计参数，及影响表贴连接器阻抗但不影响电路板走线阻抗的可调设计参数；基于仿真模型，以固定设计参数取预设参数值、可调设计参数在预设基准值下以一定步进长度增长的情况下，对每次调整后的表贴连接器的设计参数进行阻抗仿真分析，得到阻抗仿真结果；根据阻抗仿真结果确定满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，以基于目标设计参数值对电路板上的表贴连接器进行设计，从而避免因阻抗不连续造成的信号衰减，提高了信号传输的稳定性。

Description

一种电路板上表贴连接器的设计方法及电路板
技术领域
本发明涉及电路板设计领域，特别是涉及一种电路板上表贴连接器的设计方法及电路板。
背景技术
随着电路板(如PCB(Printed Circuit Board，印制电路板))上差分信号的传输速率越来越高，信号传输的稳定性尤为重要。为了保证电路板上信号传输的稳定性，需对高速互连中的每一个元器件进行稳定性分析。在电路板上，高速互连元器件包括PCB传输线、PCB差分过孔、连接器、线缆等，其中，连接器这个元器件包括表贴连接器，其焊盘通常比PCB传输线的线宽要大很多，导致信号传输到此处时阻抗会发生变化，即PCB传输线和表贴连接器的引脚之间的阻抗不连续，阻抗不连续会造成信号反射，从而加重信号衰减，影响信号传输的稳定性。
因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种电路板上表贴连接器的设计方法及电路板，在设计电路板上的表贴连接器时，可先根据阻抗仿真分析模型分析出满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，再基于目标设计参数值对电路板上的表贴连接器进行设计，从而避免因阻抗不连续造成的信号衰减，提高了信号传输的稳定性。
为解决上述技术问题，本发明提供了一种电路板上表贴连接器的设计方法，包括：
预先建立用于根据电路板上表贴连接器的设计参数进行阻抗仿真分析的仿真模型；其中，所述设计参数包括同时影响所述表贴连接器和电路板走线的阻抗的固定设计参数，及影响所述表贴连接器的阻抗但不影响所述电路板走线的阻抗的可调设计参数；
基于所述仿真模型，以所述固定设计参数取预设参数值、所述可调设计参数在预设基准值下以一定步进长度增长的情况下，对每次调整后的表贴连接器的设计参数进行阻抗仿真分析，得到阻抗仿真结果；
根据所述阻抗仿真结果确定满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，以基于所述目标设计参数值对电路板上的表贴连接器进行设计。
优选地，所述表贴连接器的设计参数的划分过程，包括：
根据所述表贴连接器的阻抗估算关系式确定所述表贴连接器的阻抗相关参数；
将所述阻抗相关参数中影响所述电路板走线的阻抗的阻抗相关参数均作为所述表贴连接器的固定设计参数，并将剩余阻抗相关参数均作为所述表贴连接器的可调设计参数。
优选地，所述表贴连接器的可调设计参数具体为所述表贴连接器对应的介质层厚度、介质层宽度、焊盘长度、地引脚与电路板地平面的连接距离；其中，所述表贴连接器的各可调设计参数值均在各自对应的边界范围内调整。
优选地，所述目标设计参数值包括所述表贴连接器对应的固定设计参数值、目标介质层厚度值、目标介质层宽度值、目标焊盘长度值、地引脚与电路板地平面的目标连接距离值；
相应的，基于所述目标设计参数值对电路板上的表贴连接器进行设计的过程，包括：
根据所述表贴连接器对应的固定设计参数值、目标焊盘长度值、地引脚与电路板地平面的目标连接距离值，对电路板上的表贴连接器进行设计；
将所述电路板上表贴连接器的焊盘下方的参考层进行挖空处理，并将所述焊盘下方的挖空部分在电路板水平方向上进行扩宽处理，且将所述焊盘下方的挖空部分进行介质填充处理；其中，挖空深度＝所述目标介质层厚度值，挖空宽度＝所述目标介质层宽度值。
优选地，在根据所述阻抗仿真结果确定满足电路板阻抗连续性要求的表贴连接器的目标设计参数值之后，在基于所述目标设计参数值对电路板上的表贴连接器进行设计之前，所述电路板上表贴连接器的设计方法还包括：
基于所述电路板的仿真设计线路，对所述表贴连接器传输的差分信号进行时域分析及频域分析，得到时域余量及频域余量；
在满足所述电路板的阻抗连续性要求下，根据所述时域余量及所述频域余量优化所述表贴连接器的目标设计参数值；
相应的，基于所述目标设计参数值对电路板上的表贴连接器进行设计的过程，包括：
基于优化后的目标设计参数值对所述电路板上的表贴连接器进行设计。
优选地，所述电路板上表贴连接器的设计方法还包括：
统计不同电路板材料、不同叠层、不同表贴连接器对应的最终优化后的目标设计参数值，供后续电路设计参考。
为解决上述技术问题，本发明还提供了一种电路板，包括表贴连接器；其中，所述表贴连接器采用上述任一种电路板上表贴连接器的设计方法进行设计。
本发明提供了一种电路板上表贴连接器的设计方法，预先建立用于根据电路板上表贴连接器的设计参数进行阻抗仿真分析的仿真模型；其中，设计参数包括同时影响表贴连接器和电路板走线的阻抗的固定设计参数，及影响表贴连接器的阻抗但不影响电路板走线的阻抗的可调设计参数；基于仿真模型，以固定设计参数取预设参数值、可调设计参数在预设基准值下以一定步进长度增长的情况下，对每次调整后的表贴连接器的设计参数进行阻抗仿真分析，得到阻抗仿真结果；根据阻抗仿真结果确定满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，以基于目标设计参数值对电路板上的表贴连接器进行设计。可见，本申请在设计电路板上的表贴连接器时，可先根据阻抗仿真分析模型分析出满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，再基于目标设计参数值对电路板上的表贴连接器进行设计，从而避免因阻抗不连续造成的信号衰减，提高了信号传输的稳定性。
本发明还提供了一种电路板，与上述设计方法具有相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电路板上表贴连接器的设计方法的流程图；
图2为本发明实施例提供的一种表贴连接器的设计原理侧视图；
图3为本发明实施例提供的一种表贴连接器设计建模俯视图；
图4为本发明实施例提供的一种表贴连接器设计建模侧视图。
具体实施方式
本发明的核心是提供一种电路板上表贴连接器的设计方法及电路板，在设计电路板上的表贴连接器时，可先根据阻抗仿真分析模型分析出满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，再基于目标设计参数值对电路板上的表贴连接器进行设计，从而避免因阻抗不连续造成的信号衰减，提高了信号传输的稳定性。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明实施例提供的一种电路板上表贴连接器的设计方法的流程图。
该电路板上表贴连接器的设计方法包括：
步骤S1：预先建立用于根据电路板上表贴连接器的设计参数进行阻抗仿真分析的仿真模型；其中，设计参数包括同时影响表贴连接器和电路板走线的阻抗的固定设计参数，及影响表贴连接器的阻抗但不影响电路板走线的阻抗的可调设计参数。
具体地，本申请提前建立一个用于根据电路板上表贴连接器的设计参数进行阻抗仿真分析的仿真模型，即在电路板上表贴连接器的设计参数的参数值确定后，便可基于仿真模型对电路板上表贴连接器当前的设计参数值进行阻抗仿真分析，得到表贴连接器当前的阻抗仿真结果。
需要说明的是，表贴连接器的设计参数均与表贴连接器的阻抗相关，设计参数包括固定设计参数和可调设计参数；其中，固定设计参数同时影响表贴连接器的阻抗和电路板走线的阻抗，其在电路板板材、叠层、走线线宽、铜厚确定(即电路板走线的阻抗确定)后，固定设计参数的参数值便依据电路板的实际设计固定下来；可调设计参数影响表贴连接器的阻抗但不影响电路板走线的阻抗，即在调整可调设计参数的参数值大小时，只改变表贴连接器的阻抗，不改变电路板走线的阻抗，目的是将表贴连接器的阻抗调整至与电路板走线的阻抗大致相同的阻抗值，从而实现阻抗连续。也就是说，在电路板走线的阻抗确定后，通过调整可调设计参数的参数值大小来调整表贴连接器的阻抗，以优化表贴连接器的设计实现阻抗连续。
步骤S2：基于仿真模型，以固定设计参数取预设参数值、可调设计参数在预设基准值下以一定步进长度增长的情况下，对每次调整后的表贴连接器的设计参数进行阻抗仿真分析，得到阻抗仿真结果。
具体地，在电路板板材、叠层、走线线宽、铜厚确定(即电路板走线的阻抗确定)后，表贴连接器的固定设计参数的参数值便依据电路板的实际设计固定下来，而表贴连接器的可调设计参数先取预先设定好的基准值，而后可调设计参数的参数值以一定步进长度(如1mil)增长，在每次表贴连接器的可调设计参数取一定值后，均基于仿真模型对电路板上表贴连接器当前的设计参数值进行阻抗仿真分析，得到表贴连接器当前的阻抗仿真结果，即表贴连接器的设计参数值-阻抗仿真结果一一对应，以为后续表贴连接器设计提供参考。
步骤S3：根据阻抗仿真结果确定满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，以基于目标设计参数值对电路板上的表贴连接器进行设计。
具体地，考虑到在电路板走线的阻抗确定的情况下，为了满足电路板阻抗连续性要求，表贴连接器的阻抗需调整至与电路板走线的阻抗大致相同的阻抗值，所以根据各表贴连接器的设计参数值-阻抗仿真结果可找到与电路板走线的阻抗大致相同的阻抗值对应的表贴连接器的设计参数值(称为目标设计参数值)，从而基于目标设计参数值对电路板上的表贴连接器进行设计，从而满足电路板阻抗连续性要求。
本发明提供了一种电路板上表贴连接器的设计方法，预先建立用于根据电路板上表贴连接器的设计参数进行阻抗仿真分析的仿真模型；其中，设计参数包括同时影响表贴连接器和电路板走线的阻抗的固定设计参数，及影响表贴连接器的阻抗但不影响电路板走线的阻抗的可调设计参数；基于仿真模型，以固定设计参数取预设参数值、可调设计参数在预设基准值下以一定步进长度增长的情况下，对每次调整后的表贴连接器的设计参数进行阻抗仿真分析，得到阻抗仿真结果；根据阻抗仿真结果确定满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，以基于目标设计参数值对电路板上的表贴连接器进行设计。可见，本申请在设计电路板上的表贴连接器时，可先根据阻抗仿真分析模型分析出满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，再基于目标设计参数值对电路板上的表贴连接器进行设计，从而避免因阻抗不连续造成的信号衰减，提高了信号传输的稳定性。
在上述实施例的基础上：
作为一种可选的实施例，表贴连接器的设计参数的划分过程，包括：
根据表贴连接器的阻抗估算关系式确定表贴连接器的阻抗相关参数；
将阻抗相关参数中影响电路板走线的阻抗的阻抗相关参数均作为表贴连接器的固定设计参数，并将剩余阻抗相关参数均作为表贴连接器的可调设计参数。
具体地，表贴连接器的设计参数均与表贴连接器的阻抗相关，所以本申请可根据表贴连接器的阻抗估算关系式确定表贴连接器的阻抗相关参数，即表贴连接器的设计参数。表贴连接器的设计参数分为固定设计参数和可调设计参数，基于固定设计参数和可调设计参数的划分依据(上述实施例已叙述，本申请在此不再赘述)，将阻抗相关参数中影响电路板走线的阻抗的阻抗相关参数均作为表贴连接器的固定设计参数，并将剩余阻抗相关参数均作为表贴连接器的可调设计参数。
作为一种可选的实施例，表贴连接器的可调设计参数具体为表贴连接器对应的介质层厚度、介质层宽度、焊盘长度、地引脚与电路板地平面的连接距离；其中，表贴连接器的各可调设计参数值均在各自对应的边界范围内调整。
具体地，表贴连接器的阻抗估算关系式有两种：1)
Figure BDA0002623544520000071
其中，H为表贴连接器对应的介质层厚度，εr为介质的介电常数，Wc为表贴连接器对应的引脚宽度，Tc为铜厚；由于介质的介电常数和铜厚的变化会影响到电路板走线的阻抗，所以针对表贴连接器的优化思路为调整表贴连接器对应的介质层厚度H。2)利用PolarSi9000(一种电路板特征抗阻计算软件)估算表贴连接器的阻抗，此方式针对表贴连接器的优化思路也为调整表贴连接器对应的介质层厚度。
与此同时，高速差分信号距离参考层边缘的距离过小时会有EMI(Electromagnetic Interference，电磁干扰)效应，等同于表贴连接器对应的介质层宽度过小时会有EMI效应；且高速信号要有很好的回流路径才能实现良好的信号完整性，而表贴连接器的地引脚与电路板地平面的连接距离是影响高速信号的回流路径的直接因素，由于表贴连接器对应的介质层宽度和表贴连接器的地引脚与电路板地平面的连接距离同样影响着表贴连接器的阻抗，所以表贴连接器的可调设计参数选择：表贴连接器对应的介质层厚度、介质层宽度、焊盘长度、地引脚与电路板地平面的连接距离；其余影响表贴连接器的阻抗的设计参数确定为固定设计参数(如介质的介电常数、铜厚)。需要说明的是，表贴连接器的各可调设计参数值均在各自对应的边界范围内调整，目的是找到满足电路板阻抗连续性要求的表贴连接器的设计参数值。其中，表贴连接器对应的介质层宽度对应的边界范围的最小值应选择较大些的值，以避免产生EMI效应；表贴连接器对应的地引脚与电路板地平面的连接距离对应的边界范围应符合可制造要求且保证高速信号有较好的回流路径。
作为一种可选的实施例，目标设计参数值包括表贴连接器对应的固定设计参数值、目标介质层厚度值、目标介质层宽度值、目标焊盘长度值、地引脚与电路板地平面的目标连接距离值；
相应的，基于目标设计参数值对电路板上的表贴连接器进行设计的过程，包括：
根据表贴连接器对应的固定设计参数值、目标焊盘长度值、地引脚与电路板地平面的目标连接距离值，对电路板上的表贴连接器进行设计；
将电路板上表贴连接器的焊盘下方的参考层进行挖空处理，并将焊盘下方的挖空部分在电路板水平方向上进行扩宽处理，且将焊盘下方的挖空部分进行介质填充处理；其中，挖空深度＝目标介质层厚度值，挖空宽度＝目标介质层宽度值。
具体地，请参照图2、图3及图4，图2为本发明实施例提供的一种表贴连接器的设计原理侧视图，图3为本发明实施例提供的一种表贴连接器设计建模俯视图，图4为本发明实施例提供的一种表贴连接器设计建模侧视图。图中，H1表示挖空深度，W1表示挖空宽度，SIG_P、SIG_N表示表贴连接器传输的差分信号对应的信号焊盘，GND表示地焊盘，L1表示焊盘长度，d_heal＝d_toe表示表贴连接器的地引脚与电路板地平面的连接距离。
在基于目标设计参数值对电路板上的表贴连接器进行设计时，一方面，根据表贴连接器对应的固定设计参数值、目标焊盘长度值、地引脚与电路板地平面的目标连接距离值，对电路板上的表贴连接器进行设计；另一方面，将电路板上表贴连接器的焊盘下方的参考层进行挖空处理，挖空深度H1＝表贴连接器对应的目标介质层厚度值，并将焊盘下方的挖空部分在电路板水平方向上进行扩宽处理，挖空宽度W1＝表贴连接器对应的目标介质层宽度值，然后将焊盘下方的挖空部分进行介质填充处理，从而实现电路板上表贴连接器的整个设计。
作为一种可选的实施例，在根据阻抗仿真结果确定满足电路板阻抗连续性要求的表贴连接器的目标设计参数值之后，在基于目标设计参数值对电路板上的表贴连接器进行设计之前，电路板上表贴连接器的设计方法还包括：
基于电路板的仿真设计线路，对表贴连接器传输的差分信号进行时域分析及频域分析，得到时域余量及频域余量；
在满足电路板的阻抗连续性要求下，根据时域余量及频域余量优化表贴连接器的目标设计参数值；
相应的，基于目标设计参数值对电路板上的表贴连接器进行设计的过程，包括：
基于优化后的目标设计参数值对电路板上的表贴连接器进行设计。
进一步地，本申请还可基于电路板的仿真设计线路，对表贴连接器传输的差分信号进行时域分析及频域分析，得到时域余量及频域余量。在时域分析中，关注的是一定误码率要求下的眼高眼宽、浴盆曲线等；在频域分析中，关注的是无源通道的插损、回损、串扰等。基于此，本申请在满足电路板的阻抗连续性要求下，根据时域余量及频域余量优化表贴连接器的目标设计参数值，以基于优化后的目标设计参数值对电路板上的表贴连接器进行设计，即综合考虑其阻抗、插损、回损、串扰等性能，实现电路设计优化。
作为一种可选的实施例，电路板上表贴连接器的设计方法还包括：
统计不同电路板材料、不同叠层、不同表贴连接器对应的最终优化后的目标设计参数值，供后续电路设计参考。
进一步地，针对不同电路板材料、不同叠层、不同表贴连接器，均可采用上述实施例所介绍的表贴连接器的设计方法进行电路板上的表贴连接器的设计，所以本申请可统计不同电路板材料、不同叠层、不同表贴连接器对应的最终优化后的目标设计参数值，供后续电路设计参考，从而提高电路设计效率。
本发明还提供了一种电路板，包括表贴连接器；其中，表贴连接器采用上述任一种电路板上表贴连接器的设计方法进行设计。
本申请提供的电路板的介绍请参考上述设计方法的实施例，本申请在此不再赘述。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种电路板上表贴连接器的设计方法，其特征在于，包括：
预先建立用于根据电路板上表贴连接器的设计参数进行阻抗仿真分析的仿真模型；其中，所述设计参数包括同时影响所述表贴连接器和电路板走线的阻抗的固定设计参数，及影响所述表贴连接器的阻抗但不影响所述电路板走线的阻抗的可调设计参数；
基于所述仿真模型，以所述固定设计参数取预设参数值、所述可调设计参数在预设基准值下以一定步进长度增长的情况下，对每次调整后的表贴连接器的设计参数进行阻抗仿真分析，得到阻抗仿真结果；
根据所述阻抗仿真结果确定满足电路板阻抗连续性要求的表贴连接器的目标设计参数值，以基于所述目标设计参数值对电路板上的表贴连接器进行设计；
所述表贴连接器的设计参数的划分过程，包括：
根据所述表贴连接器的阻抗估算关系式
Figure DEST_PATH_IMAGE001
确定所述表贴连接器的阻抗相关参数；其中，H为表贴连接器对应的介质层厚度，
Figure 148397DEST_PATH_IMAGE002
为介质的介电常数，W c 为表贴连接器对应的引脚宽度，T c 为铜厚；
将所述阻抗相关参数中影响所述电路板走线的阻抗的阻抗相关参数均作为所述表贴连接器的固定设计参数，并将剩余阻抗相关参数均作为所述表贴连接器的可调设计参数。
2.如权利要求1所述的电路板上表贴连接器的设计方法，其特征在于，所述表贴连接器的可调设计参数具体为所述表贴连接器对应的介质层厚度、介质层宽度、焊盘长度、地引脚与电路板地平面的连接距离；其中，所述表贴连接器的各可调设计参数值均在各自对应的边界范围内调整。
3.如权利要求2所述的电路板上表贴连接器的设计方法，其特征在于，所述目标设计参数值包括所述表贴连接器对应的固定设计参数值、目标介质层厚度值、目标介质层宽度值、目标焊盘长度值、地引脚与电路板地平面的目标连接距离值；
相应的，基于所述目标设计参数值对电路板上的表贴连接器进行设计的过程，包括：
根据所述表贴连接器对应的固定设计参数值、目标焊盘长度值、地引脚与电路板地平面的目标连接距离值，对电路板上的表贴连接器进行设计；
将所述电路板上表贴连接器的焊盘下方的参考层进行挖空处理，并将所述焊盘下方的挖空部分在电路板水平方向上进行扩宽处理，且将所述焊盘下方的挖空部分进行介质填充处理；其中，挖空深度=所述目标介质层厚度值，挖空宽度=所述目标介质层宽度值。
4.如权利要求1-3任一项所述的电路板上表贴连接器的设计方法，其特征在于，在根据所述阻抗仿真结果确定满足电路板阻抗连续性要求的表贴连接器的目标设计参数值之后，在基于所述目标设计参数值对电路板上的表贴连接器进行设计之前，所述电路板上表贴连接器的设计方法还包括：
基于所述电路板的仿真设计线路，对所述表贴连接器传输的差分信号进行时域分析及频域分析，得到时域余量及频域余量；
在满足所述电路板的阻抗连续性要求下，根据所述时域余量及所述频域余量优化所述表贴连接器的目标设计参数值；
相应的，基于所述目标设计参数值对电路板上的表贴连接器进行设计的过程，包括：
基于优化后的目标设计参数值对所述电路板上的表贴连接器进行设计。
5.如权利要求4所述的电路板上表贴连接器的设计方法，其特征在于，所述电路板上表贴连接器的设计方法还包括：
统计不同电路板材料、不同叠层、不同表贴连接器对应的最终优化后的目标设计参数值，供后续电路设计参考。
6.一种电路板，其特征在于，包括表贴连接器；其中，所述表贴连接器采用如权利要求1-5任一项所述的电路板上表贴连接器的设计方法进行设计。
CN202010790351.2A 2020-08-07 2020-08-07 一种电路板上表贴连接器的设计方法及电路板 Active CN112004321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010790351.2A CN112004321B (zh) 2020-08-07 2020-08-07 一种电路板上表贴连接器的设计方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010790351.2A CN112004321B (zh) 2020-08-07 2020-08-07 一种电路板上表贴连接器的设计方法及电路板

Publications (2)

Publication Number Publication Date
CN112004321A CN112004321A (zh) 2020-11-27
CN112004321B true CN112004321B (zh) 2021-12-03

Family

ID=73462350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010790351.2A Active CN112004321B (zh) 2020-08-07 2020-08-07 一种电路板上表贴连接器的设计方法及电路板

Country Status (1)

Country Link
CN (1) CN112004321B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116702693B (zh) * 2023-06-12 2024-02-09 上海韬润半导体有限公司 一种sma连接器模型信号完整性仿真方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1269807A1 (en) * 2000-03-31 2003-01-02 Dyconex Patente Ag Method for fabricating electrical connecting element, and electrical connecting element
WO2013029041A2 (en) * 2011-08-25 2013-02-28 Amphenol Corporation High performance printed circuit board
CN203734916U (zh) * 2014-01-26 2014-07-23 深圳市兴森快捷电路科技股份有限公司 基于控制边沿表贴sma连接器走线
CN111010804A (zh) * 2019-12-16 2020-04-14 上海泽丰半导体科技有限公司 一种高速连接器的pcb及其优化方法和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106202824B (zh) * 2016-07-28 2019-02-15 浪潮电子信息产业股份有限公司 一种pcie链路中走线阻抗的确定方法
CN108684137A (zh) * 2018-05-30 2018-10-19 郑州云海信息技术有限公司 一种优化pcb高速链路阻抗连续性的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1269807A1 (en) * 2000-03-31 2003-01-02 Dyconex Patente Ag Method for fabricating electrical connecting element, and electrical connecting element
WO2013029041A2 (en) * 2011-08-25 2013-02-28 Amphenol Corporation High performance printed circuit board
CN203734916U (zh) * 2014-01-26 2014-07-23 深圳市兴森快捷电路科技股份有限公司 基于控制边沿表贴sma连接器走线
CN111010804A (zh) * 2019-12-16 2020-04-14 上海泽丰半导体科技有限公司 一种高速连接器的pcb及其优化方法和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"高速数字信号系统设计与分析";史亚锋;《电子技术》;20151231;第57-58页 *

Also Published As

Publication number Publication date
CN112004321A (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
JP5384947B2 (ja) 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造
US7609125B2 (en) System, device and method for reducing cross-talk in differential signal conductor pairs
US7446624B2 (en) Transmission line and wiring forming method
JP6588524B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
TWI381575B (zh) 用於傳輸高頻訊號之載體及載體佈線方法
CN112004321B (zh) 一种电路板上表贴连接器的设计方法及电路板
CN109344479B (zh) 优化bga区信号线阻抗的方法、装置、设备及存储介质
Guo et al. An analysis of conductor surface roughness effects on signal propagation for stripline interconnects
CN114126236B (zh) 一种差分传输线的走线设计方法及电路板
US20150014044A1 (en) High speed via
Huang et al. Suppression of crosstalk using serpentine guard trace vias
CN111934637B (zh) 一种水母形低损耗负群时延电路及实现方法
TWI310668B (en) Method for matching impedance between difference vias and transmission lines
JP5240828B2 (ja) 半導体パッケージ基板の設計方法
Lee et al. Common-mode conversion noise mitigation with embedded coupled lines in differential serpentine delay microstrip lines
Shan et al. Certain investigation on impedance control of high speed signals in printed circuit board
Wu et al. Investigation of crosstalk among vias
CN114599159A (zh) 一种用于设计光模块印刷电路板的方法及相关装置
Kuwahara et al. A study of high-density differential transmission line of the package board based on crosstalk reduction
Wu et al. Analysis of Ground Void Patterns for Differential Microstrip Impedance Matching on Surface Mount Pads
Davis High-Speed Digital System Design
Shin et al. Small-size low-cost wideband continuous-time linear passive equalizer with an embedded cavity structure on a high-speed digital channel
Choi et al. Constructing 3D package component broadband electrical models with correct DC values
CN114580337B (zh) 一种信号参考地平面的设计方法、电路板及服务器
Umar et al. Designing for Surface Roughness in Automotive PCBs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant