CN111987082B - Led封装结构 - Google Patents

Led封装结构 Download PDF

Info

Publication number
CN111987082B
CN111987082B CN201910424375.3A CN201910424375A CN111987082B CN 111987082 B CN111987082 B CN 111987082B CN 201910424375 A CN201910424375 A CN 201910424375A CN 111987082 B CN111987082 B CN 111987082B
Authority
CN
China
Prior art keywords
light emitting
led package
layer
package structure
emitting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910424375.3A
Other languages
English (en)
Other versions
CN111987082A (zh
Inventor
林贞秀
林文翔
余重宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Opto Technology Changzhou Co Ltd
Lite On Technology Corp
Original Assignee
Lite On Opto Technology Changzhou Co Ltd
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Opto Technology Changzhou Co Ltd, Lite On Technology Corp filed Critical Lite On Opto Technology Changzhou Co Ltd
Priority to CN201910424375.3A priority Critical patent/CN111987082B/zh
Priority to US16/865,157 priority patent/US11139420B2/en
Priority to EP20174674.0A priority patent/EP3742503A1/en
Publication of CN111987082A publication Critical patent/CN111987082A/zh
Priority to US17/467,315 priority patent/US20210398865A1/en
Application granted granted Critical
Publication of CN111987082B publication Critical patent/CN111987082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Automation & Control Theory (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种LED封装结构，包括一多层配线板、多个发光元件、一控制单元、一反射单元、一封装单元、多个测试路径以及多个工作路径。多层配线板包括多个测试垫、一第一电性连接垫及多个第二电性连接垫，多个发光元件设置于多层配线板上，控制单元电性连接所述多个发光元件，反射单元设置于多层配线板上且围绕多个发光元件，封装单元覆盖发光单元，多个测试路径连通第一电性连接垫、多个发光元件中之一者与多个测试垫中之一者，多个工作路径连通第一电性连接垫、控制单元、多个发光元件中之一者与多个第二电性连接垫中之一者。

Description

LED封装结构
技术领域
本发明涉及一种LED光源，特别是涉及一种具有颜色平衡校正功能的LED封装结构。
背景技术
发光二极管(light emitting diode，LED)具备体积小、发光效率高、低耗能及环保等优点，且可以发出可见光或不可见光，LED光源现已被广泛应用于各种车用灯具及电子产品。然而，即便是相同类型的LED在特性(如亮度或颜色)上也会存在些微的差异，往往就连同一批次制造完成的LED都无法避免；故，当多个含有红光LED、绿光LED及蓝光LED的光源同时被点亮时，可会有白平衡偏移的现象发生。
此外，随着LED光源的数量增加，在照明系统中往往需要针对IC芯片与大量传输线的复杂布局，例如使用单一IC芯片控制多个LED光源所必然产生的复杂电路设计，导致电路板的体积无法有效缩减；且一旦IC芯片发生故障，也会影响一定面积的发光区域。
近来，已有将多个LED光源与单一IC芯片封装在一起LED封装结构问世。然而现有的结构设计无法在封装后针对各个LED光源进行特性参数校正，又各个相同颜色LED光源之间都会存有一定程度的特性差异。因此纵使以相同的条件驱动，每个LED封装结构之间仍会存有一定程度的亮度或色温偏移，非使用者所欲。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种具有颜色平衡校正功能的LED封装结构。
为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种LED封装结构，包括一多层配线板、多个发光元件、一控制单元、一反射单元以及一封装单元。多层配线板包括多个测试垫、一第一电性电性连接垫及多个第二电性连接垫。所述多个发光元件设置于所述多层配线板上。所述控制单元电性连接所述多个发光元件。所述反射单元设置于所述多层配线板上，且围绕所述发光单元，所述封装单元覆盖所述发光单元。其中所述LED封装结构包含多个测试路径，连通所述第一电性连接垫、所述多个发光元件中之一者以及所述多个测试垫中之一者；以及多个工作路径，连通所述第一电性连接垫、所述控制单元、所述多个发光元件中之一者以及所述多个第二电性连接垫中之一者。
为了解决上述的技术问题，本发明所采用的另外一技术方案是，提供一种光源模块，其特征在于，所述光源模块包括一控制器及多个具有前述构造的LED封装结构，所述控制器与所述多个LED封装结构电性连接，其中每一个所述LED封装结构的所述控制单元储存有一校正信息，且每一个所述LED封装结构的所述控制单元能根据所述校正信息修正所述多个发光元件的驱动条件。
本发明的其中一有益效果在于，本发明的LED封装结构，其能通过“测试路径”及”工作路径”的技术方案，可以在发光元件封装后并于实际应用之前测试得到各个发光元件的特性参数值，并据此将每个发光元件的特性参数值写入控制单元中，从而控制单元可依据特性参数来修正各个发光元件的驱动条件，使发光元件产生目标发光特性，使用本发明的LED封装结构的光源模块可以达到最佳的颜色平衡状态。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明第一实施例的LED封装结构的其中一立体示意图。
图2为本发明第一实施例的LED封装结构的另外一立体示意图。
图3为本发明第一实施例的LED封装结构的俯视示意图。
图4为图3的IV-IV剖面的剖面示意图。
图5为图3的V-V剖面的剖面示意图。
图6A为本发明第一实施例的LED封装结构的部分分解的其中一立体示意图。
图6B为本发明第一实施例的LED封装结构的部分分解的局部立体示意图。
图7为本发明第一实施例的LED封装结构的部分分解的另外一立体示意图。
图8为本发明第一实施例的LED封装结构的局部立体示意图。
图9为本发明第二实施例的LED封装结构的立体示意图。
图10为本发明第二实施例的LED封装结构的俯视示意图。
图11为本发明第二实施例的LED封装结构的部分分解的其中一立体示意图。
图12为本发明第二实施例的LED封装结构的部分分解的另外一立体示意图。
图13为本发明第二实施例的LED封装结构的局部立体示意图。
图14为本发明第一和第二实施例的LED封装结构的测试状态示意图。
图15为本发明的光源模块的示意图。
图16为本发明第一和第二实施例的LED封装结构的测试路径的示意图。
图17为本发明第一和第二实施例的LED封装结构的工作路径的示意图。
图18显示本发明第一和第二实施例的LED封装结构中发光元件的颜色特性。
图19显示现有的LED封装结构中发光元件的颜色特性。
图20至图25为本发明第一实施例的LED封装结构的多层配线板的制造过程示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“光源模块及其LED封装结构”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
第一实施例
参阅图1至图8所示，本发明第一实施例提供一种LED封装结构S，包括：一多层配线板1、一发光单元2、一控制单元3、一反射单元4及一封装单元5。值得注意的是，本发明利用多层配线板1将发光单元2与控制单元3整合于单一封装结构内，因而可以在使用之前通过多层配线板1的结构设计，来测试得到发光单元2的电气和光学特性，并通过控制单元3对发光单元2进行颜色平衡(如白平衡)校正。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
在本实施例中，如图4至图6A所示，多层配线板1包括一内部互联线路IW及多个测试垫，其中内部互联线路IW包括多个电性转接介面CI，且多个测试垫分别电性连接多个电性转接介面CI。发光单元2设置于多层配线板1上且包括多个发光元件，其中多个发光元件分别电性连接多个电性转接介面CI，从而可分别通过多个测试垫与外部电性连接。控制单元3设置于多层配线板1之中且与发光单元2分开设置，且通过多个电性转接介面CI分别电性连接发光单元2的多个发光元件。反射单元4设置于多层配线板1上且围绕发光单元2，而封装单元5覆盖发光单元2。
下面将分别描述各构成要件的细部特征，而后再适时补充相关构成要件之间的对应关系。
参阅图4及图5，并配合图6A至图8所示，多层配线板1可采用一般印刷电路板的制作工艺制成，多层配线板1作为整个封装结构的基础，用以设置发光单元2、控制单元3、反射单元4与封装单元5。多层配线板1可包括一基底层11、一第一线路层12、一绝缘层13、一第二线路层14及一第三线路层15；第一线路层12形成于基底层11的一表面(如上表面)上，绝缘层13形成于第一线路层12上，第二线路层14形成于第一线路层12上，第三线路层15形成于基底层11的另一表面(如下表面)上。在本实施例中，基底层11与绝缘层13可为高分子材料所形成，第一、第二和第三线路层12、14、15可为高导电率的金属或合金所形成，但不限于此。
进一步而言，第一线路层12与第二线路层14共同构成一内部互联线路IW，其中第二线路层14包括一共用电极141及多个各自独立的引出电极142，共用电极141例如呈长条状，引出电极142例如呈弯折状(如L形弯折状)。第三线路层15包括多个各自独立的测试垫，在本实施例中例示为一第一测试垫151、一第二测试垫152及一第三测试垫153；除此之外，第三线路层15还进一步包括多个各自独立的电性连接垫，在本实施例中例示为一第一电性连接垫154及多个第二电性连接垫155。使用时，控制单元3可内埋于基底层11以控制发光单元2，第二线路层14可作为发光单元2的驱动控制电路，第一线路层12用以提供向下和向外的电性导通路径。
再者，第一线路层12具有多个第一转接点P1，绝缘层13具有多个第一导电通孔131，且第二线路层14具有多个第二转接点P2；多个第一转接点P1、多个第一导电通孔131与多个第二转接点P2的位置相对应，且多个第一转接点P1通过多个第一导电通孔131分别电性连接多个第二转接点P2，而构成了多个电性转接介面CI。在本实施例中，第一导电通孔131可包括一贯穿绝缘层13的第一通孔1311及一设置于第一通孔1311内的导电柱1312，且导电柱1312可为高导电率的金属或合金所形成，但不限于此。
另外，基底层11具有多个第二导电通孔111，其电性连接第一线路层12与多个测试垫。进一步而言，多个第二导电通孔111的位置分别对应第三线路层15的第一、第二和第三测试垫151、152、153，且第一、第二和第三测试垫151、152、153通过多个第二导电通孔111分别电性连接第一线路层12的多个第一转接点P1。
在本实施例中，基底层11可包括堆栈在一起的一上基底层11a及一下基底层11b，上基底层11a与下基底层11b的材料可以相同或不同；控制单元3可内埋于上基底层11a且避开第二导电通孔111所在的位置，控制单元3并与第一线路层12电性连接。第三线路层15可形成于下基底层11b上。进一步而言，控制单元3可为一驱动IC，上基底层11a可具有一开槽112，用以容置控制单元3，其中开槽112的剩余空间内可具有一填隙胶体；在部分实施态样中，控制单元3是悬于开槽112中，即控制单元3的底面不会接触到第三线路层15。另一方面，多个第二导电通孔111贯穿上基底层11a与下基底层11b，每一个第二导电通孔111可包括一第二通孔1111、一设置于第二通孔1111的孔壁上的孔壁金属层1112及一填满孔壁金属层1112所围绕的空间的绝缘性树脂材料1113，且孔壁金属层1112可为高导电率的金属或合金所形成，但本发明不限于此；根据实际需要，可以适当的用金属或合金将第二通孔1111完全填满。
在本发明中，发光单元2可包括多个发光元件，本实施例中例示有一第一发光元件21、一第二发光元件22及一第三发光元件23，其设置于第二线路层14上且呈平行间隔排列；在部分实施态样中，第一发光元件21、第二发光元件22及第三发光元件23分别发出红光、绿光及蓝光。另一方面，第三线路层15的第一、第二和第三测试垫151、152、153可通过多个电性转接介面CI分别电性连接第一、第二和第三发光元件21、22、23。进一步而言，多层配线板1包括多个测试路径，其中每一个测试路径导通相对应的发光元件及测试垫，例如第一测试垫151可通过多个电性转接介面CI的其中一个以电性连接第一发光元件21，第二测试垫152可通过多个电性转接介面CI的另外一个以电性连接第二发光元件22，第三测试垫153可通过多个电性转接介面CI的另外再一个以电性连接第三发光元件23。需要说明的是，本发明可根据实际需求对发光元件的数量和种类进行调整，以达到所期望的照明效果。
在本发明中，发光元件各具有一第一电极接点及一第二电极接点。举例而言，在本实施例中，第一发光元件21、第二发光元件22及第三发光元件23为覆晶式LED芯片。其中第一发光元件21包括一第一电极接点211及一第二电极接点212，第一电极接点211与第二电极接点212大致共平面；第二发光元件22包括一第一电极接点221及一第二电极接点222，第一电极接点221与第二电极接点222大致共平面；第三发光元件23包括一第一电极接点231及一第二电极接点232，第一电极接点231与第二电极接点232大致共平面。其中第一电极接点211、221、231具有相同的电极极性，且都接着(bond)于共用电极141；第二电极接点212、222、232具有相同的电极极性，且分别接着(bond)于其中一个引出电极142。借此，第一电极接点211、221、231可通过共用电极141电性连接第一电性连接垫154；第二电极接点212、222、232可在工作阶段通过引出电极142电性连接控制单元3，并可在测试阶段通过引出电极142电性连接第一、第二和第三测试垫151、152、153。
在本发明中，发光元件上可具有波长转换材料。例如，在限定第一发光元件21发出红光的情况下，第一发光元件21可为一红光LED芯片，或是由一蓝光LED芯片与一形成于蓝光LED芯片上的波长转换层所组成，其中波长转换层可具有红色荧光粉。在限定第二发光元件22发出绿光的情况下，第二发光元件22可为一绿光LED芯片，或是由一蓝光LED芯片与一形成于蓝光LED芯片上的波长转换层所组成，其中波长转换层可具有绿色荧光粉。在限定第三发光元件23发出蓝光的情况下，第三发光元件23可为一蓝光LED芯片。然而，本发明不以上述所举的例子为限，本领域技术人员可根据实际需求改变发光元件的发光颜色和实现方式。
本发明的LED封装结构S可在完成封装后并在开始使用之前测试各个发光元件的特性参数。如图16所示，可通过测试路径来分别测试得到第一、第二和第三发光元件21、22、23的电气和光学特性(如电压、波长、亮度等)。测试路径至少由第一线路层12、第二线路层14、第三线路层15与导电结构18来提供。在测试得到各个发光元件的特性参数后可将其写入控制单元中3。
在实际使用时，如图17所示，可通过工作路径将电信号传输到控制单元3中，再由控制单元3控制第一、第二和第三发光元件21、22、23。工作路径至少由第一线路层12、第二线路层14、导电结构18与控制单元3来提供。在本实施例中，通过多个引出电极142将不同的驱动信号分别传递至第一、第二和第三发光元件21、22、23，即可独立控制第一、第二和第三发光元件21、22、23的驱动条件(如驱动电流大小)。
特定而言，在实际应用时，LED封装结构S中的第一、第二和第三测试垫151、152、153并没有起到任何的作用；第一、第二和第三测试垫151、152、153仅用于在制作过程中作为第一、第二和第三发光元件21、22、23的测试点，而所得到关于第一、第二和第三发光元件21、22、23的电气和光学特性的测试结果可与预期结果进行比对，以分别计算出第一、第二和第三发光元件21、22、23各自的校正信息并输入到控制单元3中；从而控制单元3可根据校正信息来分别改变第一、第二和第三发光元件21、22、23的驱动条件，以使第一、第二和第三发光元件21、22、23发出的不同色光于均匀混光后产生具有所需特性的有色光或白光(如暖色系或冷色系白光)。
多层配线板1视需要还可包括一第一防焊层16及一第二防焊层17，第一防焊层16可形成于第二线路层14上，且第二线路层14的一部分可从第一防焊层16外露；第二防焊层17可形成于基底层11的另一表面上，且避开第三线路层15所在的位置，其中第二防焊层17与第三线路层15大致共平面，且第三线路层15的一部分包括第一、第二和第三测试垫151、152、153可从第二防焊层17外露。在本实施例中，可将第一防焊层16上对应第一、第二和第三发光元件21、22、23的区域挖空，以允许第一电极接点211、221、231连接共用电极141，并允许第二电极接点212、222、232分别连接多个引出电极142。
参阅图1及图2，并配合图6A至图8所示，多层配线板1的外周可设有多个导电结构18，用以作为信号传输介面或外部装置的连接介面。进一步而言，多个导电结构18不仅和第一、第二和第三测试垫151、152、153导通，也和发光单元2及控制单元3导通，其中第一线路层12、第二线路层14、第一导电通孔111及第二导电通孔131可构成导通路径，例如测试路径和工作路径。在本实施例中，多个导电结构18呈两两相对排布，且多个导电结构18贯穿基底层11、第二线路层14与第三线路层15，其中每一个导电结构18可为位于多层配线板1外周壁上的导电半穿孔，但不限于此；每一个导电结构18也可为贯穿多层配线板1内部的导电通孔。
反射单元4可设置于多层配线板1上，在本实施例中是设置于第一防焊层16上，反射单元4并环绕发光单元2的第一发光元件21、第二发光元件22与第三发光元件23。进一步而言，反射单元4可呈封闭框状，且具有一相对于发光单元2的内周表面401及一与内周表面401相连接的顶部表面402。为了提升LED封装结构S的出光效率和可靠性，可在反射单元4的内周表面401上覆盖一金属反射层41；或者，金属反射层41可视需要延伸到一部分顶部表面402上。在本实施例中，反射单元4可为白色反光材料所形成，金属反射层41的材料可为铝合金、银合金或金合金。然而，本发明不以上述所举的例子为限。需要说明的是，金属反射层41的存在降低了反射单元4的材料的吸水性，从而提升了LED封装结构S的可靠性。
封装单元5可为一透光胶体，其覆盖发光单元2的第一发光元件21、第二发光元件22与第三发光元件23。在本实施例中，封装单元5可为光可穿透的材料所形成，此材料的具体例包括：环氧树脂(epoxy)及硅氧烷树脂(silicone)等。在其他未示出的实施例中，封装单元5可为一透光盖板(如玻璃盖板)，或者，封装单元5可包括一透光盖板与一透光胶体。然而，本发明不以上述所举的例子为限。
为使本发明的目的、技术方案和优点更加清楚，下面将进一步描述控制单元3与多层配线板1和发光单元2之间的电性连接关系。
参阅图8所示，控制单元3的上表面具有多个电性接点31。使用时，其中三个电性接点31(如位于上表面右上半部的三个电性接点31)可分别电性连接第一、第二和第三发光元件21、22、23；进一步而言，这三个电性接点31可分别连接第一线路层12中相对应的三个第一转接点P1，从而这三个电性接点31可通过相对应的三个电性转接介面CI分别电性连接第一、第二和第三发光元件21、22、23的第二电极接点212、222、232。值得注意的是，这三个电性接点31也与第一、第二和第三测试垫151、152、153电性连接。
再者，控制单元3中一部分电性接点31(如位于上表面左半部的四个电性接点31)可分别电性连接到多个导电结构18；进一步而言，这些电性接点31可分别连接第一线路层12中相对应的多个第一转接点P1，从而这些电性接点31可通过相对应的多个电性转接介面CI分别电性连接多层配线板1的其中一外周壁上的多个导电结构18。在本实施例中，这几个导电结构18可分别作为程序化信号输入端(PROG)、数据信号输入端(DAI)、时钟信号输入端(CKI)及发光单元2电源端(LED VDD)，但不限于此。
此外，控制单元3中另一部分电性接点31(如位于上表面右下半部的三个电性接点31)也可分别电性连接到多个导电结构18；进一步而言，这些电性接点31可分别连接第一线路层12中相对应的多个第一转接点P1，从而这些电性接点31可通过相对应的多个电性转接介面CI分别电性连接多层配线板1的相对另一外周壁上的多个导电结构18。在本实施例中，这几个导电结构18可分别作为数据信号输出端(DAO)、接地端(GND)、时钟信号输出端(CKO)及电源端(VDD)，但不限于此。
参阅图3及图14所示，如前所述，本发明的LED封装结构S在实际应用之前，可利用一测试装置6并通过测试路径包括第一、第二和第三测试垫151、152、153分别测试得到第一、第二和第三发光元件21、22、23的特性参数值(如初始亮度)；而测试装置6还可依据初始发光特性与目标发光特性(如目标亮度)的比例关系产生一校正信息，并通过对应PROG端的导电结构18将校正信息写入控制单元3。借此，本发明的LED封装结构S在实际应用时，控制单元3可依据校正信息来单独修正红光、绿光或第三发光元件21、22、23的驱动条件，使红光、绿光或第三发光元件21、22、23都产生目标发光特性，以完成颜色的校正。
第二实施例
参阅图9至图13所示，本发明第二实施例提供一种LED封装结构S，其采用打线封装技术；LED封装结构S包括：一多层配线板1、一发光单元2、一控制单元3、一反射单元4及一封装单元5。
多层配线板1包括一内部互联线路IW及多个测试垫(即第一测试垫151、第二测试垫152及第三测试垫153)，其中内部互联线路IW包括多个电性转接介面CI，且多个测试垫分别电性连接多个电性转接介面CI。发光单元2设置于多层配线板1上且包括多个发光元件(即第一发光元件21、第二发光元件22及第三发光元件23)，其中多个发光元件分别电性连接多个电性转接介面CI，以分别通过多个测试垫与外部电性连接。控制单元3设置于多层配线板1上且与发光单元2呈分开设置，且通过多个电性转接介面CI分别电性连接发光单元2的多个发光元件。反射单元4设置于多层配线板1上且围绕发光单元2，而封装单元5覆盖发光单元2。关于多层配线板1、发光单元2、控制单元3、反射单元4与封装单元5的技术细节，可参考第一实施例所述，在此不加以赘述。
本实施例与第一实施例的主要差异在于：多层配线板1的构造，以及多层配线板1与发光单元2和控制单元3的相对关系。在本实施例中，发光单元2与控制单元3都设置于多层配线板1上，其中控制单元3也被反射单元4所围绕且也被封装单元5所覆盖。进一步而言，如图10及图11所示，多层配线板1的第二线路层14主要包括呈分开设置的一共用电极141及多个引出电极142，并可视需要包括一置晶垫143及多个中继垫144；其中共用电极141与置晶垫143分开一段距离，多个引出电极142与多个中继垫144围绕置晶垫143设置，且共用电极141的位置对应多个引出电极142。在本实施例中，部分的引出电极142是配置于置晶垫143与共用电极141之间，如此可以减少发光单元2与控制单元3之间所使用导线W的长度，降低导线W断裂的风险。
使用时，发光单元2的多个发光元件例如第一发光元件21、第二发光元件22与第三发光元件23可完全设置于共用电极141上，控制单元3可设置于置晶垫143上，且控制单元3可通过多个引出电极142分别电性连接第一发光元件21、第二发光元件22与第三发光元件23，而多个中继垫144用以构成多层配线板1的多个导电结构18与控制单元3之间的电性导通路径。
在本实施例中，第一发光元件21例如为一垂直式红光LED芯片，其中第一和第二电极接点211、212不共平面，第一电极接点211位于红光LED芯片的底面且连接于共用电极141，第二电极接点212位于红光LED芯片的顶面且通过一导线W以电性连接其中一个引出电极142。第二发光元件22例如为一水平式绿光LED芯片，其中第一和第二电极接点221、222都位于水平式绿光LED芯片的顶面，第一电极接点221通过一导线W以电性连接共用电极141，第二电极接点222则通过一导线W以电性连接另外一个引出电极142。第三发光元件23例如为一水平式蓝光LED芯片，其中第一和第二电极接点231、232都位于水平式蓝光LED芯片的顶面，第一电极接点231通过一导线W以电性连接共用电极141，第二电极接点232则通过一导线W以电性连接剩余的引出电极142。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
在开始使用之前，如图16所示，可通过测试路径来分别测试得到第一、第二和第三发光元件21、22、23的电气和光学特性(如电压、波长、亮度等)；测试路径至少由第一线路层12、第二线路层14、第三线路层15与导电结构18来提供。在使用时，如图17所示，可通过工作路径将电信号传输到第一、第二和第三发光元件21、22、23；工作路径至少由第一线路层12、第二线路层14、导电结构18与控制单元3来提供。
参阅图13所示，进一步而言，每一个引出电极142具有一第一焊线区R1及一位于第一焊线区R1附近的第二转接点P2，而第一、第二和第三发光元件21、22、23的第二电极接点212、222、232都通过导线W分别电性连接多个引出电极142的第一焊线区R1。值得注意的是，控制单元3的其中三个电性接点31(如位于上表面右上半部的三个电性接点31)也都通过导线W分别电性连接多个引出电极142的第一焊线区R1。另外，每一个中继垫144具有一第二焊线区R2及一位于第二焊线区R2附近的第二转接点P2，而控制单元3的剩余电性接点31(如位于上表面右下半部的两个电性接点31与左半部的五个电性接点31)可通过导线W分别电性连接多个中继垫144的第二焊线区R2，并进一步电性连接导电结构18与第二电性连接垫155。
参阅图10至图12所示，在本实施例中，第一防焊层16可形成于绝缘层13上，且避开第二线路层14所在的位置，其中第一防焊层16与第二线路层14大致共平面，以外露出共用电极141、引出电极142、置晶垫143与中继垫144。
第三实施例
参阅图15，并配合图1、图2及图9所示，本发明还提供一种光源模块Z，其主要包括一控制器C及多个具有前述构造的LED封装结构S，控制器C与多个LED封装结构S电性连接，并以信号串联的方式控制多个LED封装结构S。进一步而言，多个LED封装结构S的第一电性连接垫153可共同连接一电源供应端，多个LED封装结构S的其中一组位置相对应的多个第二电性连接垫154可共同接地；并且，排在最前面的LED封装结构S的作为信号输入端的第二电性连接垫154可与控制器C电性连接，任一个LED封装结构S的作为信号输出端的导电结构18可与另一个相邻的LED封装结构S的作为信号输入端的导电结构18彼此电性连接。
本发明的光源模块Z于使用时，控制器C可依序传递数据信号和时钟信号至多个LED封装结构S；值得注意的是，由于每一个LED封装结构S可在实际应用之前，经过测试而得到关于发光单元2的校正信息并储存于控制单元3，例如第一、第二和第三发光元件21、22、23的驱动电流的比例因子，每一个LED封装结构S的控制单元3可根据各自的校正信息，分别改变各自的发光单元2的第一、第二和第三发光元件21、22、23的驱动条件，以产生具有所需特性的颜色和亮度，从而光源模块Z可以达到最佳的颜色平衡状态。
进一步而言，本发明的LED封装结构S因为具有前述的构造而能够根据每一个发光元件所产生的发光特性，对其驱动条件进行回馈控制；当需要同时使用多个LED封装结构S时，即便其中的发光元件的特性参数值不全然相同，仍可以在经过回馈控制后产生目标发光特性；如图18所示，不同LED封装结构S的发光元件的光色度坐标值都落在误差容许范围A内。相比之下，如图19所示，采用相同光学设计但不包括测试垫的多个LED封装结构(即无法在封装后针对每个发光元件测试特性参数的LED封装结构)，其中的发光元件的光色度坐标值绝大部分都不落在误差容许范围A内，而无法满足特定应用对于颜色平衡的要求。
第四实施例
参阅图20至图25，本发明还提供一种多层配线板1的制作方法，其可包括以下步骤。首先，在基底层11上加工形成开槽112；开槽112的加工方式可以是雷射加工，但不限于此。接着，将加工后的基底层11结合于一暂时性载体T上，再通过暂时性载体T(如聚酰亚胺胶片)将控制单元3设置于基底层11的开槽112内。然后，形成一填隙胶体113于开槽112的剩余空间以固定控制单元3，并将一第一覆金属基材L1结合于加工后的基底层11的一侧，其中第一覆金属基材L1包括一第一树脂层L11及一形成于第一树脂层L11上的第一金属层L12(如铜层)。然后，移除暂时性载体T，并将一第二覆金属基材L2结合于加工后的基底层11的另一侧，其中第二覆金属基材L2包括一第二树脂层L21及一形成于第二树脂层L21上的第二金属层L22(如铜层)。然后，移除第二金属层L22，并形成多个贯穿第二树脂层L21的贯穿孔L211。最后，在每一个贯穿孔L211内填入一导电材料M(如铜柱)，并在第二树脂层L21上形成一线路层(图中未标号)。并且，可进一步将第二金属层L22形成另一线路层。
实施例的有益效果
本发明的其中一有益效果在于，本发明的LED封装结构，其能通过“发光单元设置于多层配线板上，且发光单元所包括的多个发光元件分别电性连接多层配线板的多个电性转接介面，以通过多层配线板的多个测试垫与外部电性连接”以及“控制单元通过多个电性转接介面分别电性连接多个发光元件”的技术方案，以在实际应用之前测试得到发光元件的初始发光特性，并据此产生一校正信息写入控制单元，从而控制单元可依据校正信息来修正发光元件的驱动条件，使发光元件产生目标发光特性。再者，使用本发明的LED封装结构的光源模块可以达到最佳的白平衡状态。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求书的保护范围内。

Claims (15)

1.一种LED封装结构，其特征在于，所述LED封装结构包括：
一多层配线板，包括多个测试垫、一第一电性连接垫及多个第二电性连接垫；
多个发光元件，设置于所述多层配线板上；
一控制单元，电性连接所述多个发光元件；
一反射单元，设置于所述多层配线板上，且围绕所述多个发光元件；
一封装单元，覆盖所述发光元件 ；
多个测试路径，连通所述第一电性连接垫、所述多个发光元件中之一者以及所述多个测试垫中之一者；以及
多个工作路径，连通所述第一电性连接垫、所述控制单元、所述多个发光元件中之一者以及所述多个第二电性连接垫中之一者；
其中，所述多个测试垫外露于所述封装单元。
2.根据权利要求1所述的LED封装结构，其特征在于，所述多层配线板还进一步包括：
一基底层；
一第一线路层，形成于所述基底层的一表面上；
一绝缘层，形成于所述第一线路层上；
一第二线路层，形成于所述绝缘层上，所述多个发光元件设置于所述第二线路层上。
3.根据权利要求2所述的LED封装结构，其特征在于，所述第二线路层包括一共用电极以多个引出电极，所述多个发光元件各具有一第一电极接点及一第二电极接点；其中各个所述第一电极接点电性连接至所述共用电极；其中各个所述第二电极接点分别电性连接至所述多个引出电极。
4.根据权利要求3所述的LED封装结构，其特征在于，所述绝缘层中具有多个第一导电通孔，电性连接所述第一线路层及所述第二线路层。
5.根据权利要求3所述的LED封装结构，其特征在于，所述多层配线板还进一步包括一第三线路层，所述第三线路层形成于所述基底层的相对另一表面上，所述多个测试垫、所述第一电性连接垫及所述多个第二电性连接垫形成于所述第三线路层上。
6.根据权利要求5所述的LED封装结构，其特征在于，所述基底层具有多个第二导电通孔，电性连接所述第一线路层及所述多个测试垫。
7.根据权利要求3所述的LED封装结构，其特征在于，所述控制单元内埋于所述基底层中，并与所述第一线路层电性连接。
8.根据权利要求7所述的LED封装结构，其特征在于，所述多个发光元件为覆晶式LED芯片，其中各个所述第一电极接点接着至所述共用电极上，其中各个所述第二电极接点各自接着至所述多个引出电极中之一者上。
9.根据权利要求3所述的LED封装结构，其特征在于，所述控制单元外露于所述多层配线板。
10.根据权利要求9所述的LED封装结构，其特征在于，所述第二线路层包括一置晶垫，所述控制单元设置于所述置晶垫上。
11.根据权利要求10所述的LED封装结构，其特征在于，所述多个引出电极中之一或多者位于所述共用电极与所述置晶垫之间。
12.根据权利要求10所述的LED封装结构，其特征在于，所述多个发光元件各自为水平式LED芯片或垂直式LED芯片。
13.根据权利要求12所述的LED封装结构，其特征在于，所述多个发光元件设置于所述共用电极上。
14.根据权利要求1所述的LED封装结构，其特征在于，所述控制单元适可记录各个所述发光元件的特性参数值。
15.根据权利要求1所述的LED封装结构，其特征在于，各个所述测试路径导通各自的所述发光元件及各自的所述测试垫。
CN201910424375.3A 2019-05-21 2019-05-21 Led封装结构 Active CN111987082B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910424375.3A CN111987082B (zh) 2019-05-21 2019-05-21 Led封装结构
US16/865,157 US11139420B2 (en) 2019-05-21 2020-05-01 LED package structure
EP20174674.0A EP3742503A1 (en) 2019-05-21 2020-05-14 Led package structure
US17/467,315 US20210398865A1 (en) 2019-05-21 2021-09-06 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910424375.3A CN111987082B (zh) 2019-05-21 2019-05-21 Led封装结构

Publications (2)

Publication Number Publication Date
CN111987082A CN111987082A (zh) 2020-11-24
CN111987082B true CN111987082B (zh) 2022-07-26

Family

ID=70736717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910424375.3A Active CN111987082B (zh) 2019-05-21 2019-05-21 Led封装结构

Country Status (3)

Country Link
US (1) US11139420B2 (zh)
EP (1) EP3742503A1 (zh)
CN (1) CN111987082B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115483338A (zh) * 2021-06-15 2022-12-16 刘英哲 一种微集成式led芯片及其制备方法
US11869816B2 (en) * 2021-07-26 2024-01-09 Excellence Opto. Inc. LED package with multiple test pads and parallel circuit elements
CN115036301A (zh) * 2022-05-17 2022-09-09 佛山市国星光电股份有限公司 基板模组和基板模组的制作方法、显示模组

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203823501U (zh) * 2014-04-03 2014-09-10 弘凯光电(深圳)有限公司 Led发光装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044412B2 (en) * 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US7838878B2 (en) * 2009-03-24 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning
JP5886584B2 (ja) * 2010-11-05 2016-03-16 ローム株式会社 半導体発光装置
US8876334B2 (en) * 2012-01-16 2014-11-04 Paragon Semiconductor Lighting Technology Co., Ltd. Light-mixing multichip package structure
US20130292719A1 (en) * 2012-05-04 2013-11-07 Chi Mei Lighting Technology Corp. Light-emitting diode structure and method for manufacturing the same
DE102012215788B4 (de) * 2012-09-06 2014-05-22 Osram Gmbh Mehrlagige LED-Leiterplatte
US9515241B2 (en) * 2013-07-12 2016-12-06 Lite-On Opto Technology (Changzhou) Co., Ltd. LED structure, metallic frame of LED structure, and carrier module
JP6435705B2 (ja) * 2013-12-27 2018-12-12 日亜化学工業株式会社 集合基板、発光装置及び発光素子の検査方法
JP6563495B2 (ja) * 2014-11-26 2019-08-21 エルイーディエンジン・インコーポレーテッド 穏やかな調光及び色調整可能なランプ用のコンパクトなｌｅｄエミッタ
CN107924653B (zh) * 2015-09-11 2020-02-28 夏普株式会社 图像显示装置以及图像显示元件的制造方法
DE102017123290A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203823501U (zh) * 2014-04-03 2014-09-10 弘凯光电(深圳)有限公司 Led发光装置

Also Published As

Publication number Publication date
US11139420B2 (en) 2021-10-05
US20200373471A1 (en) 2020-11-26
CN111987082A (zh) 2020-11-24
EP3742503A1 (en) 2020-11-25

Similar Documents

Publication Publication Date Title
US8154033B2 (en) LED device and method of packaging the same
US20180190627A1 (en) Light emitting device
CN111987082B (zh) Led封装结构
TWI610465B (zh) 發光二極體組件及製作方法
TW202029526A (zh) 發光二極體封裝元件及發光裝置
US20060202210A1 (en) LED mounting having increased heat dissipation
US10923461B2 (en) Light-emitting module and tandem light-emitting device
US8120289B2 (en) Optical electrical system in package for LED based lighting system
CN112736072A (zh) 发光模组及其制造方法
CN210167054U (zh) Led灯珠及透明led显示屏
US20210398865A1 (en) Light emitting device
US11296064B2 (en) Substrate structure with buried chip and light emitting device using the same
EP2144305A1 (en) Semiconductor light-emitting device
TWM570532U (zh) Light module
CN112447692A (zh) 具有驱动机制的发光二极管装置
CN216871960U (zh) 发光装置
TWI720338B (zh) 發光模組及發光模組的製作方法
JP2006041113A (ja) 発光ダイオード組立用基板および発光ダイオード組立体用基板を用いた表示装置
TW202011372A (zh) 顯示裝置
JP2004134414A (ja) 表面実装発光ダイオードのパッケージ構造及び製造方法
CN105845804A (zh) 发光二极管装置与应用其的发光装置
CN110858463A (zh) 显示设备
CN214313201U (zh) 具有内埋芯片的多像素封装结构及应用其的电子装置
TWI789756B (zh) 柔性透明顯示屏及其柔性線路板
JP3115042U (ja) 発光ダイオード構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant