CN111953324B - 比较器系统 - Google Patents

比较器系统 Download PDF

Info

Publication number
CN111953324B
CN111953324B CN201911417211.4A CN201911417211A CN111953324B CN 111953324 B CN111953324 B CN 111953324B CN 201911417211 A CN201911417211 A CN 201911417211A CN 111953324 B CN111953324 B CN 111953324B
Authority
CN
China
Prior art keywords
comparator
output
delay
signal
rising
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911417211.4A
Other languages
English (en)
Other versions
CN111953324A (zh
Inventor
维卡斯·维纳亚克
大卫·库尼思·周
内森·威利斯·约翰
西德尼·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siligo Technology Co ltd
Original Assignee
Siligo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siligo Technology Co ltd filed Critical Siligo Technology Co ltd
Publication of CN111953324A publication Critical patent/CN111953324A/zh
Application granted granted Critical
Publication of CN111953324B publication Critical patent/CN111953324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00293—Output pulse is a delayed pulse issued after a rising or a falling edge, the length of the output pulse not being in relation with the length of the input triggering pulse
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供了一种比较器系统和一种用于比较输入信号和参考信号的方法。该系统具有用于调节系统输出信号的上升的输出延迟和/或下降的输出延迟的控制器。该系统输出信号取决于该输入信号与该参考信号之间的比较。该系统提供了一个效率更高的比较器，其具有降低的功耗，同时仍然提供了给定应用所需的上升的输出延迟和下降的输出延迟。现有技术中使用的技术将总是诉诸于以在最坏情况下支持速度要求的速度来运行该比较器，并且对于给定应用，在所需的上升的输出延迟和下降的输出延迟中不采用任何不对称性。当利用这些不对称性时，可以实现功率效率的进一步提高。

Description

比较器系统
技术领域
本公开涉及比较器系统，并且尤其涉及但非排他地涉及与开关电源转换器一起使用的电比较器系统。
背景技术
比较器是接收两个输入信号并且基于输入信号之间的比较提供输出的设备。输入信号中的一个可以是与另一个输入进行比较的恒定参考信号。
图1是根据现有技术的比较器100的示意图。比较器100具有用于接收输入电压102的第一输入、用于接收参考电压104的第二输入以及用于提供输出电压106的输出。输出电压106可以处于两种状态中的一个，即：高状态或低状态。
高状态可另选地称为高信号，并且低状态可以另选地称为低信号。当输出电压106处于高状态时，输出电压106可以等于提供给比较器100的供电电压，而在处于低状态时，输出电压可以等于零伏(可以称为接地)。
比较器100可以被配置为当输入信号102大于参考信号104时以高状态输出输出电压106，并且可以被配置为当输入信号102小于参考信号104时以低状态输出输出电压106。
如图2A所示，输出电压106在有限时间内在状态之间转变。
图2A是示出图1的比较器100的操作的时序图200。时序图200示出了输入电压102、参考电压104和输出电压106。当输入电压102随时间变化，输出电压106在高状态201与低状态203之间变化。
还示出了数字输出信号210。输出电压106实际上是模拟信号，其数字表示由数字输出信号210示出。当输出电压106超过阈值时，如数字输出信号210所示，其被认为是具有逻辑值“1”的数字信号。当输出电压106低于阈值时，如数字输出信号210所示，输出电压106被认为具有逻辑值“0”。
在时间t0与时间t1a之间，输入电压102低于参考电压104，而输出电压106处于低状态203。在时间t1a与时间t3a之间，输入电压102高于参考电压104，并且满足输出电压106处于高状态201的条件。在时间t1a，满足输出电压106从低状态203转变为高状态201的条件，然而直到时间t1b才开始转变。在满足从低状态到高状态转变条件之后但是在输出电压106转变之前的时间可以指上升的延迟时间205a，其是从时间t1a到时间t1b。从时间t1b到时间t2，输出电压106从低状态203转变到高状态201所花费的时间段205b可以指上升时间205b。上升的输出延迟205是指从低状态到高状态转变条件被满足(在输入电压102超过基准电压104的时刻t1a)到输出电压106已经完成其从低状态203到高状态201的转变的点的总时间(在时间t2处)。
在时间t3a与时间t5a之间，输入电压102低于参考电压104，并且满足输出电压106处于低状态203的条件。在时间t3a，满足输出电压106从高状态201转变为低状态203的条件，然而直到时间t3b才开始转变。在满足从高状态到低状态转变条件之后但是在输出电压106转变之前的时间可以指下降的延迟时间207a，其是从时间t3a到时间t3b。从时间t3b到时间t4，输出电压106从高状态201转变到低状态203所花费的时间段207b可以指下降时间207b。下降的输出延迟207是指从高状态到低状态转变条件的总时间被满足(在输入电压102降至基准电压104的时刻t3a)，并且输出电压106已经完成其从高状态201到低状态203的转变的点(在时间t4处)。
上升的输出延迟205也可以是指前缘的响应时间，并且下降的输出延迟207也可以是指降缘的响应时间。
然后，随着输入电压102变化，该过程重复。在时间t5a与时间t7a之间，输入信号102再次高于参考电压104，因此满足输出电压106处于高状态201的条件。在时间t7a之后，输入电压102变得低于参考电压104，并且满足输出电压106处于低状态203的条件，直到输入电压102再次超过参考电压104。
图2B是示出图1的比较器100的操作的时序图220。时序图220对应于时序图200，但是省略了上升的延迟时间205a和下降的延迟时间207a。在图2B和本文描述的其他时序图中，省略了上升的延迟时间和下降的延迟时间，以帮助附图的清晰；应当理解，在比较器的任何实际实现中，尽管从本公开中的一些时序图省略了上升的输出延迟和下降的输出延迟，但是它们分别包括上升的延迟时间和下降的延迟时间。
上升的输出延迟205和下降的输出延迟207是比较器(诸如比较器100)的固有属性。具体地，上升的延迟时间205a、上升时间205b、下降的延迟时间207a和下降时间207b是比较器诸如比较器100的固有属性。在实际系统中，延迟时间205a、207a通常大约为数百纳秒，而上升时间和下降时间205b、207b通常大约为纳秒。因此，延迟时间205a、207a通常是输出延迟205、207的主要因素。
不同的比较器可以具有不同的上升的延迟时间205a、上升时间205b、下降的延迟时间207a和下降时间207b。上升的延迟时间和下降的延迟时间可以统称为延迟或信号延迟。
图3是时序图300，除了较快的比较器的输出电压302之外，其还示出了如先前在图1以及图2A和图2B中描述的比较器100的输出电压106。如先前所述，较快的比较器还接收输入电压102和参考电压104。较快的比较器提供具有上升的输出延迟304(Rt2)和下降的输出延迟306(FT2)的输出电压302。上升的输出延迟304比上升的输出延迟205(Rt1)短，并且下降的输出延迟306比下降的输出延迟207(FT1)短。因此，较快的比较器提供了输出电压302，该输出电压在比由比较器100提供的输出电压106更快的状态之间转变。可以说，较快的比较器比比较器100具有更快的响应时间。
比较器的响应时间确定了可以使用比较器的应用。在要求高操作频率的系统中，需要具有快速响应时间的比较器。然而，比较器所消耗的功率通常直接与其响应速度有关，使得较快的比较器比较慢的比较器消耗更多的功率。因此，比较器100具有比较快的比较器较低的功耗，但是较快的比较器可以使实现较快的比较器的系统能够在较高的操作频率运行。
对于在高性能便携式设备中使用的比较器提出了挑战，在这种便携式设备中，越来越需要快速响应时间和低功耗的组合。由于高性能便携式设备具有不同的操作模式，因此它们特别具有挑战性应用，例如，当设备处于睡眠状态时，其中一些模式仅消耗很少的功率。在这些周期内，当本机功耗较低时，比较器的功率开销是最关键的，并且需要用于极端功率效率的高级技术。
发明内容
期望提供一个效率更高的比较器，具有降低的功耗，同时仍然提供了给定应用所需的上升的输出延迟和下降的输出延迟。现有技术中使用的技术将总是求助于以在最坏情况下支持速度要求的速度运行比较器，并且对于给定应用，在所需的上升的输出延迟和下降的输出延迟中不采用任何不对称性。当利用这些不对称性时，可以实现功率效率的进一步提高。
根据本公开的第一方面，提供了一种用于比较输入信号和参考信号的比较器系统，包括控制器，该控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟，其中系统输出信号取决于输入信号与参考信号之间的比较。
可选地，系统输出信号包括高状态和低状态，上升的输出延迟包括上升的延迟时间和上升时间，下降的输出延迟包括下降的延迟时间和下降时间，上升的延迟时间是从输入信号与参考信号之间的比较花费的时间，参考信号触发了系统输出信号从低状态到高状态的低至高的转变，直到低至高的转变开始，上升时间是系统输出信号从低至高转变开始时从低状态转变到高状态所花费的时间，下降的延迟时间是从输入信号与参考信号之间的比较花费的时间，参考信号触发了系统输出信号从高状态到低状态的高至低的转变，直到高至低的转变开始，并且下降时间是系统输出信号从高至低转变开始时从高状态转变到低状态所花费的时间。
可选地，上升的输出延迟是上升的延迟时间和上升时间的总和，并且下降的输出延迟是下降的延迟时间和下降时间的总和。
可选地，控制器被配置为调节系统输出信号的上升的输出延迟和下降的输出延迟，使得：i)上升的输出延迟小于下降的输出延迟，或者ii)下降的输出延迟小于上升的输出延迟，或者iii)上升的输出延迟和下降的输出延迟相等。
可选地，控制器被配置为基于从以下中的一者处接收的信号来调节系统输出信号的上升的输出延迟和/或下降的输出延迟：i)存储器元件，该存储器元件被配置为存储与系统输出信号的上升的输出延迟和/或下降的输出延迟有关的数据，其中从存储器元件处接收的信号取决于存储在存储器元件内的数据，或者ii)电路的至少一部分，其中由控制器接收的信号取决于电路的至少一部分的一个或多个要求。
可选地，控制器被配置为基于从电路的至少一部分处接收的信号来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，并且比较器系统被实现在电路内。
可选地，比较器系统包括配置为接收输入信号和参考信号并提供系统输出信号的比较器。
可选地，比较器耦接到控制器，该控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟。
控制器被配置为通过执行下列中的至少一者来调节系统输出信号的上升的输出延迟和/或下降的输出延迟：调节提供给比较器的第一供电电压，调节提供给比较器的偏置电流，以及启用和/或禁用比较器的部件。
可选地，比较器是磁滞比较器。
可选地，比较器系统包括多个比较器，其中每个比较器被配置为：i)接收输入信号和参考信号，以及ii)提供比较器输出信号，其中比较器输出信号中的每个具有不同的上升的输出延迟和/或下降的输出延迟；控制器被配置为通过选择性地启用或禁用比较器中的至少一个来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，并且系统输出信号包括由启用的比较器提供的比较器输出信号。
可选地，比较器系统包括一个或多个逻辑门，其中比较器输出信号中的每个被提供给该逻辑门或每个逻辑门，并且该逻辑门或每个逻辑门输出系统输出信号，使得系统输出信号包括由启用的比较器提供的比较器输出信号。
可选地，该逻辑门或每个逻辑门是或门。
可选地，比较器中的至少一者是磁滞比较器。
可选地，多个比较器包括第一比较器和第二比较器。
可选地，控制器被配置为接收来自第一比较器的比较器输出信号，并且基于来自第一比较器的所接收的比较器输出信号来启用或禁用第二比较器。
可选地，控制器包括RC电路，RC电路包括第一电容器和电阻器并且具有RC时间常数，并且控制器被配置为当来自第一比较器的比较器输出信号从低状态转变至高状态时，使RC电路放电，放电时间取决于RC时间常数，并且当RC电路充分放电时，第二比较器被禁用。
可选地，控制器包括反相器和二极管，其中电阻器包括耦接到第二供电电压的第一端子和耦接到控制器节点处的反相器的输入的第二端子，反相器包括耦接到第二比较器的电源端子的输出，以用于启用或禁用第二比较器，二极管包括耦接到控制器节点的第一端子和耦接到第一比较器的输出的第二端子，第一比较器的比较器输出信号设置在第一比较器的输出处。
可选地，输入信号、参考信号和系统输出信号中的至少一者是电压和电流中的一个。
根据本公开的第二方面，提供了一种用于接收转换器输入电压并且提供转换器输出电压的开关转换器，转换器输出电压包括一组开关，这组开关包括：一个或多个开关；储能元件，该储能元件被配置为通过这组开关的开关操作将转换器输入电压转换为转换器输出电压；栅极驱动器，该栅极驱动器被配置为通过在打开状态与闭合状态之间选择性地切换该开关或每个开关来控制这组开关的开关操作；比较器系统，该比较器系统用于比较输入信号和参考信号，包括控制器，该控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟，其中系统输出信号取决于输入信号与参考信号之间的比较，其中提供给比较器系统的输入信号是开关转换器的输出电压，系统输出信号被提供给栅极驱动器，并且基于提供给栅极驱动器的系统输出信号和/或这组开关的开关操作来启用或禁用栅极驱动器取决于提供给栅极驱动器的系统输出信号。
可选地，这组开关包括第一开关和第二开关，其中第一开关、第二开关和储能元件被配置为通过第一开关的开关操作和第二开关的开关操作将转换器输入电压转换为转换器输出电压，栅极驱动器被配置为通过在打开状态与闭合状态之间选择性地切换第一开关和第二开关来控制第一开关和第二开关的开关操作，并且基于提供给栅极驱动器的系统输出信号和/或第一开关和第二开关的开关操作来启用或禁用栅极驱动器取决于提供给栅极驱动器的系统输出信号。
可选地，开关转换器为降压转换器，并且储能元件为电感器。
可选地，第一开关的第一端子、第二开关的第一端子和电感器的第一端子耦接于电感器节点，第一开关的第二端子耦接到转换器输入电压，第二开关的第二端子耦接到地，并且电感器的第二端子耦接到输出节点，转换器输出电压提供在输出节点处。
可选地，开关转换器包括耦接到输出节点的输出电容器。
可选地，开关转换器包括决策电路，该决策电路被配置为接收系统输出信号并且将系统输出信号提供给栅极驱动器，以在第一模式下启用或禁用栅极驱动器，并且在第二模式下将系统输出信号提供给栅极驱动器以控制这组开关的开关操作。
可选地，开关转换器包括状态机，该状态机被配置为接收系统输出信号并且处理并且将系统输出信号输出到栅极驱动器，其中处理是基于比较器系统的或开关转换器的操作的历史。
可选地，系统输出信号包括高状态和低状态，上升的输出延迟包括上升的延迟时间和上升时间，下降的输出延迟包括下降的延迟时间和下降时间，上升的延迟时间是从输入信号与参考信号之间的比较花费的时间，参考信号触发了系统输出信号从低状态到高状态的低至高的转变，直到低至高的转变开始，上升时间是系统输出信号从低至高转变开始时从低状态转变到高状态所花费的时间，下降的延迟时间是从输入信号与参考信号之间的比较花费的时间，参考信号触发了系统输出信号从高状态到低状态的高至低的转变，直到高至低的转变开始，并且下降时间是系统输出信号从高至低转变开始时从高状态转变到低状态所花费的时间。
可选地，上升的输出延迟是上升的延迟时间和上升时间的总和，并且下降的输出延迟是下降的延迟时间和下降时间的总和。
可选地，控制器被配置为调节系统输出信号的上升的输出延迟和下降的输出延迟，使得：i)上升的输出延迟小于下降的输出延迟，或者ii)下降的输出延迟小于上升的输出延迟，或者iii)上升的输出延迟和下降的输出延迟相等。
可选地，控制器被配置为基于从以下中的一者处接收的信号来调节系统输出信号的上升的输出延迟和/或下降的输出延迟：i)存储器元件，该存储器元件被配置为存储与系统输出信号的上升的输出延迟和/或下降的输出延迟有关的数据，其中从存储器元件处接收的信号取决于存储在存储器元件内的数据，或者ii)电路的至少一部分，其中由控制器接收的信号取决于电路的至少一部分的一个或多个要求。
可选地，控制器被配置为基于从电路的至少一部分处接收的信号来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，并且比较器系统被实现在电路内。
可选地，比较器系统包括配置为接收输入信号和参考信号并提供系统输出信号的比较器。
可选地，比较器耦接到控制器，该控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟。
控制器被配置为通过执行下列中的至少一者来调节系统输出信号的上升的输出延迟和/或下降的输出延迟：调节提供给比较器的第一供电电压，调节提供给比较器的偏置电流，以及启用和/或禁用比较器的部件。
可选地，比较器是磁滞比较器。
可选地，比较器系统包括多个比较器，其中每个比较器被配置为：i)接收输入信号和参考信号，以及ii)提供比较器输出信号，其中比较器输出信号中的每个具有不同的上升的输出延迟和/或下降的输出延迟；控制器被配置为通过选择性地启用或禁用比较器中的至少一个来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，并且系统输出信号包括由启用的比较器提供的比较器输出信号。
可选地，比较器系统包括一个或多个逻辑门，其中比较器输出信号中的每个被提供给该逻辑门或每个逻辑门，并且该逻辑门或每个逻辑门输出系统输出信号，使得系统输出信号包括由启用的比较器提供的比较器输出信号。
可选地，该逻辑门或每个逻辑门是或门。
可选地，比较器中的至少一者是磁滞比较器。
可选地，多个比较器包括第一比较器和第二比较器。
可选地，控制器被配置为接收来自第一比较器的比较器输出信号，并且基于来自第一比较器的所接收的比较器输出信号来启用或禁用第二比较器。
可选地，控制器包括RC电路，RC电路包括第一电容器和电阻器并且具有RC时间常数，并且控制器被配置为当来自第一比较器的比较器输出信号从低状态转变至高状态时，使RC电路放电，放电时间取决于RC时间常数，并且当RC电路充分放电时，第二比较器被禁用。
可选地，控制器包括反相器和二极管，其中电阻器包括耦接到第二供电电压的第一端子和耦接到控制器节点处的反相器的输入的第二端子，反相器包括耦接到第二比较器的电源端子的输出，以用于启用或禁用第二比较器，二极管包括耦接到控制器节点的第一端子和耦接到第一比较器的输出的第二端子，第一比较器的比较器输出信号设置在第一比较器的输出处。
可选地，输入信号、参考信号和系统输出信号中的至少一者是电压和电流中的一个。
应当理解，第二方面的开关转换器可包括提供和/或使用在第一方面中阐述的特征部且可包含本文所述的其他特征部。
根据本公开的第三方面，提供了一种使用包括控制器的比较器系统比较输入信号和参考信号的方法，该方法包括使用控制器来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，其中系统输出信号取决于输入信号与参考信号之间的比较。
可选地，系统输出信号包括高状态和低状态，上升的输出延迟包括上升的延迟时间和上升时间，下降的输出延迟包括下降的延迟时间和下降时间，上升的延迟时间是从输入信号与参考信号之间的比较花费的时间，参考信号触发了系统输出信号从低状态到高状态的低至高的转变，直到低至高的转变开始，上升时间是系统输出信号从低至高转变开始时从低状态转变到高状态所花费的时间，下降的延迟时间是从输入信号与参考信号之间的比较花费的时间，参考信号触发了系统输出信号从高状态到低状态的高至低的转变，直到高至低的转变开始，并且下降时间是系统输出信号从高至低转变开始时从高状态转变到低状态所花费的时间。
可选地，上升的输出延迟是上升的延迟时间和上升时间的总和，并且下降的输出延迟是下降的延迟时间和下降时间的总和。
可选地，控制器被配置为调节系统输出信号的上升的输出延迟和下降的输出延迟，使得：i)上升的输出延迟小于下降的输出延迟，或者ii)下降的输出延迟小于上升的输出延迟，或者iii)上升的输出延迟和下降的输出延迟相等。
可选地，控制器被配置为基于从以下中的一者处接收的信号来调节系统输出信号的上升的输出延迟和/或下降的输出延迟：i)存储器元件，该存储器元件被配置为存储与系统输出信号的上升的输出延迟和/或下降的输出延迟有关的数据，其中从存储器元件处接收的信号取决于存储在存储器元件内的数据，或者ii)电路的至少一部分，其中由控制器接收的信号取决于电路的至少一部分的一个或多个要求。
可选地，控制器被配置为基于从电路的至少一部分处接收的信号来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，并且比较器系统被实现在电路内。
可选地，比较器系统包括配置为接收输入信号和参考信号并提供系统输出信号的比较器。
可选地，比较器耦接到控制器，该控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟。
控制器被配置为通过执行下列中的至少一者来调节系统输出信号的上升的输出延迟和/或下降的输出延迟：调节提供给比较器的第一供电电压，调节提供给比较器的偏置电流，以及启用和/或禁用比较器的部件。
可选地，比较器是磁滞比较器。
可选地，比较器系统包括多个比较器，其中每个比较器被配置为：i)接收输入信号和参考信号，以及ii)提供比较器输出信号，其中比较器输出信号中的每个具有不同的上升的输出延迟和/或下降的输出延迟；控制器被配置为通过选择性地启用或禁用比较器中的至少一个来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，并且系统输出信号包括由启用的比较器提供的比较器输出信号。
可选地，比较器系统包括一个或多个逻辑门，其中比较器输出信号中的每个被提供给该逻辑门或每个逻辑门，并且该逻辑门或每个逻辑门输出系统输出信号，使得系统输出信号包括由启用的比较器提供的比较器输出信号。
可选地，该逻辑门或每个逻辑门是或门。
可选地，比较器中的至少一者是磁滞比较器。
可选地，多个比较器包括第一比较器和第二比较器。
可选地，控制器被配置为接收来自第一比较器的比较器输出信号，并且基于来自第一比较器的所接收的比较器输出信号来启用或禁用第二比较器。
可选地，控制器包括RC电路，RC电路包括第一电容器和电阻器并且具有RC时间常数，并且控制器被配置为当来自第一比较器的比较器输出信号从低状态转变至高状态时，使RC电路放电，放电时间取决于RC时间常数，并且当RC电路充分放电时，第二比较器被禁用。
可选地，控制器包括反相器和二极管，其中电阻器包括耦接到第二供电电压的第一端子和耦接到控制器节点处的反相器的输入的第二端子，反相器包括耦接到第二比较器的电源端子的输出，以用于启用或禁用第二比较器，二极管包括耦接到控制器节点的第一端子和耦接到第一比较器的输出的第二端子，第一比较器的比较器输出信号设置在第一比较器的输出处。
可选地，输入信号、参考信号和系统输出信号中的至少一者是电压和电流中的一者。
应当理解，第三方面的方法可包括提供和/或使用在第一方面中阐述的特征部且可包含本文所述的其他特征部。
根据本公开的第四方面，提供了一种方法，该方法：提供开关转换器，该开关转换器用于接收转换器输入电压；并且提供转换器输出电压，该转换器输出电压包括提供一组开关，这组开关包括一个或多个开关；提供储能元件，该储能元件被配置为通过这组开关的开关操作将转换器输入电压转换为转换器输出电压；提供栅极驱动器，该栅极驱动器被配置为通过在打开状态与闭合状态之间选择性地切换该开关或每个开关来控制这组开关的开关操作；提供比较器系统，该比较器系统用于比较输入信号和参考信号，包括控制器，该控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟，其中系统输出信号取决于输入信号与参考信号之间的比较，其中提供给比较器系统的输入信号是开关转换器的输出电压，系统输出信号被提供给栅极驱动器，并且基于提供给栅极驱动器的系统输出信号和/或这组开关的开关操作来启用或禁用栅极驱动器取决于提供给栅极驱动器的系统输出信号。
可选地，这组开关包括第一开关和第二开关，其中第一开关、第二开关和储能元件被配置为通过第一开关的开关操作和第二开关的开关操作将转换器输入电压转换为转换器输出电压，栅极驱动器被配置为通过在打开状态与闭合状态之间选择性地切换第一开关和第二开关来控制第一开关和第二开关的开关操作，并且基于提供给栅极驱动器的系统输出信号和/或第一开关和第二开关的开关操作来启用或禁用栅极驱动器取决于提供给栅极驱动器的系统输出信号。
可选地，开关转换器为降压转换器，并且储能元件为电感器。
可选地，第一开关的第一端子、第二开关的第一端子和电感器的第一端子耦接于电感器节点，第一开关的第二端子耦接到转换器输入电压，第二开关的第二端子耦接到地，并且电感器的第二端子耦接到输出节点，转换器输出电压提供在输出节点处。
可选地，开关转换器包括耦接到输出节点的输出电容器。
可选地，开关转换器包括决策电路，该决策电路被配置为接收系统输出信号并且将系统输出信号提供给栅极驱动器，以在第一模式下启用或禁用栅极驱动器，并且在第二模式下将系统输出信号提供给栅极驱动器以控制这组开关的开关操作。
可选地，开关转换器包括状态机，该状态机被配置为接收系统输出信号并且处理并且将系统输出信号输出到栅极驱动器，其中处理是基于比较器系统的或开关转换器的操作的历史。
可选地，系统输出信号包括高状态和低状态，上升的输出延迟包括上升的延迟时间和上升时间，下降的输出延迟包括下降的延迟时间和下降时间，上升的延迟时间是从输入信号与参考信号之间的比较花费的时间，参考信号触发了系统输出信号从低状态到高状态的低至高的转变，直到低至高的转变开始，上升时间是系统输出信号从低至高转变开始时从低状态转变到高状态所花费的时间，下降的延迟时间是从输入信号与参考信号之间的比较花费的时间，参考信号触发了系统输出信号从高状态到低状态的高至低的转变，直到高至低的转变开始，并且下降时间是系统输出信号从高至低转变开始时从高状态转变到低状态所花费的时间。
可选地，上升的输出延迟是上升的延迟时间和上升时间的总和，并且下降的输出延迟是下降的延迟时间和下降时间的总和。
可选地，控制器被配置为调节系统输出信号的上升的输出延迟和下降的输出延迟，使得：i)上升的输出延迟小于下降的输出延迟，或者ii)下降的输出延迟小于上升的输出延迟，或者iii)上升的输出延迟和下降的输出延迟相等。
可选地，控制器被配置为基于从以下中的一者处接收的信号来调节系统输出信号的上升的输出延迟和/或下降的输出延迟：i)存储器元件，该存储器元件被配置为存储与系统输出信号的上升的输出延迟和/或下降的输出延迟有关的数据，其中从存储器元件处接收的信号取决于存储在存储器元件内的数据，或者ii)电路的至少一部分，其中由控制器接收的信号取决于电路的至少一部分的一个或多个要求。
可选地，控制器被配置为基于从电路的至少一部分处接收的信号来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，并且比较器系统被实现在电路内。
可选地，比较器系统包括配置为接收输入信号和参考信号并提供系统输出信号的比较器。
可选地，比较器耦接到控制器，该控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟。
控制器被配置为通过执行下列中的至少一者来调节系统输出信号的上升的输出延迟和/或下降的输出延迟：调节提供给比较器的第一供电电压，调节提供给比较器的偏置电流，以及启用和/或禁用比较器的部件。
可选地，比较器是磁滞比较器。
可选地，比较器系统包括多个比较器，其中每个比较器被配置为：i)接收输入信号和参考信号，以及ii)提供比较器输出信号，其中比较器输出信号中的每个具有不同的上升的输出延迟和/或下降的输出延迟；控制器被配置为通过选择性地启用或禁用比较器中的至少一个来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，并且系统输出信号包括由启用的比较器提供的比较器输出信号。
可选地，比较器系统包括一个或多个逻辑门，其中比较器输出信号中的每个被提供给该逻辑门或每个逻辑门，并且该逻辑门或每个逻辑门输出系统输出信号，使得系统输出信号包括由启用的比较器提供的比较器输出信号。
可选地，该逻辑门或每个逻辑门是或门。
可选地，比较器中的至少一者是磁滞比较器。
可选地，多个比较器包括第一比较器和第二比较器。
可选地，控制器被配置为接收来自第一比较器的比较器输出信号，并且基于来自第一比较器的所接收的比较器输出信号来启用或禁用第二比较器。
可选地，控制器包括RC电路，RC电路包括第一电容器和电阻器并且具有RC时间常数，并且控制器被配置为当来自第一比较器的比较器输出信号从低状态转变至高状态时，使RC电路放电，放电时间取决于RC时间常数，并且当RC电路充分放电时，第二比较器被禁用。
可选地，控制器包括反相器和二极管，其中电阻器包括耦接到第二供电电压的第一端子和耦接到控制器节点处的反相器的输入的第二端子，反相器包括耦接到第二比较器的电源端子的输出，以用于启用或禁用第二比较器，二极管包括耦接到控制器节点的第一端子和耦接到第一比较器的输出的第二端子，第一比较器的比较器输出信号设置在第一比较器的输出处。
可选地，输入信号、参考信号和系统输出信号中的至少一者是电压和电流中的一个。
应当理解，第四方面的方法可包括提供和/或使用在第二方面中阐述的特征部且可包含本文所述的其他特征部。
附图说明
下面通过示例并参考附图进一步详细描述本发明，其中：
图1是根据现有技术的比较器的示意图；
图2A是示出图1的比较器的操作的时序图，图2B是示出图1的比较器的操作的另一时序图；
图3是示出图1的比较器和另一个比较器的操作的时序图；
图4是根据本公开的第一实施方案的比较器系统的示意图；
图5A是示出根据本公开的第二实施方案的比较器系统的特定实施方案的操作的时序图，图5B是示出根据本公开的第三实施方案的比较器系统的特定实施方案的操作的时序图，图5C是示出根据本公开的第四实施方案的比较器系统的特定实施方案的操作的时序图；
图6A是根据本公开的第五实施方案的比较器系统的特定实施方案的示意图，图6B是根据本发明的第六实施方案的比较器系统的特定实施方案的示意图，并且图6C是根据本发明的第七实施方案的比较器系统的特定实施方案的示意图；
图7A是根据本公开的第八实施方案的比较器系统的特定实施方案的示意图，图7B是根据本发明的第九实施方案的比较器系统的特定实施方案的示意图，图7C是根据本发明的第七实施方案的比较器系统的特定实施方案的示意图；
图8是根据本公开的第十一实施方案的如图7C所示的比较器系统的特定实施方案的示意图；
图9A是示出图8所示的比较器系统的实施方案的操作的时序图，并且图9B是示出图8所示的比较器系统的另一实施方案的操作的时序图；
图10A是根据本发明的第十二实施方案的包括比较器系统的开关转换器的示意图，图10B是根据本发明的第十三实施方案的包括比较器系统的开关转换器的示意图，并且图10C是根据本公开的第十四实施方案的包括比较器系统的开关转换器的示意图；
图11是根据本公开的第十五实施方案的包括比较器系统的开关转换器的示意图；
图12是根据本公开的第十六实施方案的包括比较器系统的开关转换器的示意图；以及
图13A是示出图12的开关转换器的操作的时序图，并且图13B是示出图12的开关转换器的操作的另一个时序图。
具体实施方式
图4是根据本公开的第一实施方案的比较器系统400的示意图。比较器系统400适用于比较输入信号402和参考信号404。比较器系统400被配置为提供系统输出信号406，该系统输出信号取决于输入信号402与参考信号404之间的比较。比较器系统400包括控制器410、用于接收输入信号402的第一输入401、用于接收参考信号404的第二输入403和用于提供系统输出信号406的输出405。系统输出信号406包括高状态和低状态。
控制器410被配置为调节系统输出信号406的上升的输出延迟和/或下降的输出延迟。
上升的输出延迟包括上升的延迟时间和上升时间。下降的输出延迟包括下降的延迟时间和下降时间。上升的延迟时间是从输入信号402与参考信号404之间的比较花费的时间，该参考信号触发了系统输出信号406从低状态到高状态的低至高的转变，直到低至高的转变开始。上升时间是系统输出信号406从低至高转变开始时从低状态转变到高状态所花费的时间。下降的延迟时间是从输入信号402与参考信号404之间的比较花费的时间，该参考信号触发了系统输出信号406从高状态到低状态的高至低的转变，直到高至低的转变开始。下降时间是系统输出信号406从高至低转变开始时从高状态转变到低状态所花费的时间。
上升的输出延迟可以是上升的延迟时间和上升时间的总和，并且下降的输出延迟可以是下降的延迟时间和下降时间的总和。
应当理解，比较器系统400可以通过调节上升时间和上升的延迟时间中的一者或两者来调节上升的输出延迟，并且可以通过调节下降时间和下降的延迟时间中的一者或两者来调节下降的输出延迟。
比较器系统400可以被配置为当输入信号402大于参考信号404时以高状态输出系统输出信号406，并且可以被配置为当输入信号402小于参考信号404时以低状态输出系统输出信号406。
输入信号402、参考信号404和系统输出信号406中的至少一者可以是电压和电流中的一个。在本实施方案中，所有信号402、404、406都是电压，因此比较器系统400是电压比较器的示例。电压比较器是电路中常用的比较器类型，通常被配置为比较两个输入电压并且返回输出电压，如针对图1中的比较器100所述。
应当理解，在另外的实施方案中，比较器系统400可以另选地接收温度或电流作为输入信号402和参考信号404。此外，系统输出信号406可以是电流或电压。提供给比较器系统400的输入和由比较器系统400提供的输出将取决于应用。
现有技术的比较器(比较器100和较快的比较器)的时序图300示出了近似对称的信号延迟，其中上升的输出延迟等于下降的输出延迟。对于每个操作循环，比较器100和较快的比较器具有不变的对称的上升的输出延迟和下降的输出延迟。与现有技术相比，本公开的比较器系统400，尤其是控制器410，提供了一种用于调节上升的输出延迟和/或下降的输出延迟的装置。
图5A是示出根据本公开的第二实施方案的比较器系统400的特定实施方案的操作的时序图500a。在该特定实施方案中，控制器410被配置为调节系统输出信号406的上升的输出延迟和下降的输出延迟，使得上升的输出延迟和下降的输出延迟近似相等。因此，时序图500a示出了对称的操作模式。系统输出信号406在高状态501与低状态503之间变化。如先前所讨论的，上升的延迟时间和下降的延迟时间已被省略，以帮助简化附图，并且在比较器系统400的物理实现中，上升的输出延迟将包括上升时间和上升的延迟时间，并且下降的输出延迟将包括下降时间和下降的延迟时间。
在时间ta与时间tb之间，系统输出信号406具有等于第一下降的输出延迟504的第一上升的输出延迟502。在时间tc处，控制器410调节上升的输出延迟和下降的输出延迟。在时间tc与时间td之间，系统输出信号406具有第二上升的输出延迟506和第二下降的输出延迟508。第二上升的输出延迟506和第二下降的输出延迟508相等，并且比第一上升的输出延迟502和第一下降的输出延迟504短。因此，始终保持对称的操作模式。可以在系统输出信号406的每次转变时调节上升的输出延迟和下降的输出延迟，同时仍保持对称的操作模式。在时间ta与时间tb之间，可以说比较器系统400以慢速模式操作。在时间tc与时间td之间，可以说比较器400系统以快速模式操作。控制器410可以被配置为取决于高层系统的要求在快速模式与慢速模式之间切换。当高层系统需要性能时，控制器410可以使比较器系统400以快速模式操作，并且当高层系统可以容忍速度降低时，该控制器可以转变为慢速模式(较低功率模式)。最终结果是降低了功耗，同时又不影响高层系统性能。
高层系统可以是实现比较器系统400并且使用系统输出信号406作为其操作的一部分的系统。高层系统可以将比较器系统400实现为反馈回路的一部分。
图5B是示出根据本公开的第三实施方案的比较器系统400的特定实施方案的操作的时序图500b。在该特定实施方案中，控制器410被配置为调节系统输出信号406的上升的输出延迟和下降的输出延迟，使得上升的输出延迟小于下降的输出延迟。因此，时序图500b示出了非对称操作模式。在时间te与时间tf之间，以及在时间tg与时间th之间，系统输出信号406的上升的输出延迟510不等于下降的输出延迟512。如先前所讨论的，上升的延迟时间和下降的延迟时间已被省略，以帮助简化附图，并且在比较器系统400的物理实现中，上升的输出延迟将包括上升时间和上升的延迟时间，并且下降的输出延迟将包括下降时间和下降的延迟时间。
图5C是示出根据本公开的第四实施方案的比较器系统400的特定实施方案的操作的时序图500c。在该特定实施方案中，控制器410被配置为调节系统输出信号406的上升的输出延迟和下降的输出延迟，使得下降的输出延迟小于上升的输出延迟。因此，时序图500c示出了非对称操作模式。在时间ti与时间tj之间，以及在时间tk与时间tl之间，系统输出信号406的上升的输出延迟514不等于下降的输出延迟516。如先前所讨论的，上升的延迟时间和下降的延迟时间已被省略，以帮助简化附图，并且在比较器系统400的物理实现中，上升的输出延迟将包括上升时间和上升的延迟时间，并且下降的输出延迟将包括下降时间和下降的延迟时间。
应当理解，一个比较器系统400可以被配置为提供图5A、5B和5C中描述的功能，或者另选地，可以使用多个比较器系统400来提供一个或多个功能。另外，比较器系统400可以被配置为取决于应用/系统的要求在图5A、图5B和图5C中描述的不同功能之间切换，并且可以适应于应用/系统中的改变。
如前所提及的，比较器的功耗通常与其响应速度有关，因此通过以非对称模式运行比较器系统400，我们为比较器提供了降低的总功耗，而又不影响比较器系统400(以及实现比较器系统400的任何高层电路)的性能。
控制器410可以使用电路部件来实现，该电路部件给出期望的特征以针对特定应用调节上升的输出延迟和/或下降的输出延迟。这可以在硬件中设计并且在生产期间固定，使得比较器系统400在生产之后不能改变其操作。另选地，控制器410可以使用可以在生产之后进行调节的电路部件来实现，例如通过使用使得用户能够在模式之间切换比较器系统400的开关或一系列开关。这些模式可以对应于如图5A、图5B和图5C所示的系统输出信号406配置文件。
图6A是根据本公开的第五实施方案的比较器系统400的特定实施方案的示意图。附图之间的共同特征部共享共同的附图标号或变量。
将比较器系统400的控制器410耦接到存储器元件602。在本实施方案中，控制器410被配置为基于从存储器元件602处接收的信号600来调节系统输出信号406的上升的输出延迟和/或下降的输出延迟。存储器元件602被配置为存储与系统输出信号的上升的输出延迟和/或下降的输出延迟有关的数据，并且从存储器元件602处接收的信号600取决于存储在存储器元件602内的数据。
可以在比较器系统400的操作之前将数据预加载到存储器元件602中，或者可以在操作期间将其加载到存储器元件602中。可以在比较器系统400的操作期间更新数据。
应当理解，尽管在该图中在比较器系统400的外部示出了存储器元件602，但是在一些实施方案中，存储器元件602可以被嵌入在比较器系统400内或控制器410本身内。
图6B是根据本公开的第六实施方案的比较器系统400的特定实施方案的示意图。附图之间的共同特征部共享共同的附图标号或变量。
在本实施方案中，控制器410耦接到电路606，并且被配置为基于从电路606处接收的信号604来调节系统输出信号406的上升的输出延迟和/或下降的输出延迟。信号604取决于电路606的要求。例如，电路606可能正在利用系统输出信号406并且要求对于一种操作模式，上升的输出延迟比下降的输出延迟更快。电路606提供的信号604可用于指示控制器410相应地调节上升的输出延迟和/或下降的输出延迟。在电路606可以容忍缓慢下降的输出延迟但是需要快速上升的输出延迟的情况下，可能是这种情况。
在附加的实施方案中，可以从电路606的一部分处接收信号604。在另一实施方案中，可以基于电路606的多于一个的需求来调节上升的输出延迟和/或下降的输出延迟。
应当理解，尽管在该特定实施方案中，电路606在比较器系统400的外部，然而，在一些其他实施方案中，电路606可以是嵌入在比较器系统400内或控制器410本身内的电路或电路的一部分。
图6C是根据本公开的第七实施方案的比较器系统400的特定实施方案的示意图。附图之间的共同特征部共享共同的附图标号或变量。
在本实施方案中，比较器系统400在电路606内实现。电路606的一部分607可以接收系统输出信号406，并且基于接收到的系统输出信号406将信号604提供给控制器410。因此，形成反馈回路，并且信号604用作反馈信号。
控制器410允许比较器系统400以自适应方式操作。比较器系统400可以被嵌入或耦接到高层电路(例如，电路606)中，并且控制器410可以被配置为以满足高层电路的要求的自适应方式来操作比较器系统400。比较器系统400的操作特征可以由高层系统的系统要求来确定。例如，如果高层系统要求比较器功能具有快速上升的输出延迟，但是可以容忍缓慢的下降的输出延迟，则比较器系统400将在一部分时间期间以低功率“慢速模式”操作，从而降低了比较器系统400的总体功耗。
图7A是根据本公开的第八实施方案的比较器系统400的特定实施方案的示意图。附图之间的共同特征部共享共同的附图标号或变量。
在该特定实施方案中，比较器系统400包括被配置为接收输入信号402和参考信号404并且提供系统输出信号406的比较器608。
比较器608耦接到控制器410，并且控制器410被配置为通过向比较器608提供控制信号701来调节系统输出信号的上升的输出延迟和/或下降的输出延迟。
控制信号701可以用来调节提供给比较器608的供电电压。由于比较器的上升的输出延迟和/或下降的输出延迟取决于比较器的供电电压，因此可以通过改变供电电压来调节上升的输出延迟和/或下降的输出延迟。因此，可以调节供电电压以提供如图5A、图5B和图5C中的一者所示的系统输出信号406。例如，当容忍缓慢的响应(下降的输出延迟或上升的输出延迟)时间时，控制器410可以将供电电压调节为较低的值，并且在需要较快的响应时间时，该控制器可以将供电电压升高至比较器608。应当理解，根据本领域的技术人员的理解，控制信号701可以是供电电压，或者可以是适合于调节供电电压的任何其他信号。
另选地，控制信号701可以用来调节提供给比较器608的偏置电流。由于比较器的上升的输出延迟和/或下降的输出延迟取决于比较器的偏置电流，因此可以通过改变偏置电流来调节上升的输出延迟和/或下降的输出延迟。因此，可以调节偏置电流以提供如图5A、图5B和图5C中的一者所示的系统输出信号406。应当理解，根据本领域的技术人员的理解，控制信号701可以是偏置电流，或者可以是适合于调节偏置电流的任何其他信号。
另选地，控制信号701可以用来启用和/或禁用比较器608的部件。比较器608的部件可以例如是在比较器608内实现的晶体管。启用和/或禁用这些部件可用于调节上升的输出延迟和/或下降的输出延迟。
在另一实施方案中，比较器608可以是磁滞比较器，其取决于系统输出信号406是从低状态转变为高状态还是从高状态转变为低状态而使用不同的阈值电压。
图7B是根据本公开的第九实施方案的比较器系统400的特定实施方案的示意图。附图之间的共同特征部共享共同的附图标号或变量。
比较器系统400包括多个比较器700、702。在本实施方案中，多个比较器包括比较器700和比较器702。应当理解，在另外的实施方案中，多个比较器700、702可以包括两个以上的比较器，并且包括两个以上的比较器的比较器系统400的实施方案的操作对于本领域的技术人员将是清楚的。比较器700、702中的至少一个可以是磁滞比较器。
应当理解，本实施方案是如前所述的比较器608的特定实施方案，其中内部部件实际上对应于比较器608内的两个或更多个比较器。使用控制信号701启用和/或禁用部件对应于启用和/或禁用各个比较器。
每个比较器700、702被配置为接收输入信号402和参考信号404，并且提供比较器输出信号704、706。比较器700具有用于接收输入信号402的第一输入、用于接收参考电压404的第二输入以及用于提供比较器输出信号704的输出。比较器702具有用于接收输入信号402的第一输入、用于接收参考电压404的第二输入以及用于提供比较器输出信号706的输出。
比较器输出信号704、706中的每个具有不同的上升的输出延迟和/或下降的输出延迟。控制器410被配置为通过选择性地启用或禁用比较器700、702中的至少一个来调节系统输出信号406的上升的输出延迟和/或下降的输出延迟。比较器700包括第三输入，用于从控制器410处接收控制信号708，并且比较器702包括第三输入，用于从控制器410处接收控制信号710。控制信号708、710用于启用或禁用它们各自的比较器700、702。
系统输出信号406包括由启用的比较器提供的比较器输出信号。例如，在本实施方案中，比较器702比比较器700表现出更快的上升的输出延迟和下降的输出延迟，并且因此比较器702将具有比比较器700更高的功耗。如果比较器系统400由于外部系统的要求而需要快速响应，则控制器410将禁用比较器700，并且将启用比较器702并提供系统输出信号406。如果外部系统不再需要快速响应，则控制器410将禁用比较器702并启用比较器700，从而由比较器700提供系统输出信号406。根据技术人员的理解，控制器410可以用作提供如图5A、图5B或图5C中的任一个所示的系统输出信号406或这些特征的任何组合。
在一个优选的实施方案中，为了与现有技术相比减少功耗，目的可能是限制比较器702的工作占空比，并且仅在需要快速上升的输出延迟和/或下降的输出延迟时才启用该比较器。这样可以降低总体功耗，而不会影响高层系统性能。例如，高层系统在从高状态转变为低状态时可能需要低的比较器延迟，而在从低状态转变为高状态时则需要较慢的响应，或反之亦然。
此外，比较器系统400可以在其中从高状态到低状态以及从低状态到高状态的转变都需要快速响应时间的模式下操作，并且在从高状态到低状态或从低状态到高状态的转变中不需要快速响应时间的模式下操作。
比较器系统400可以包括一个或多个逻辑门，其中每个比较器输出信号704、706被提供给该逻辑门或每个逻辑门。该逻辑门或每个逻辑门被配置为使得在输出处提供系统输出信号406，其中系统输出信号406包括由比较器启用的比较器输出信号704、706。
在特定实施方案中，比较器系统400包括或门712。比较器输出信号704、706中的每个被提供给或门712，并且或门712输出系统输出信号406，使得系统输出信号406包括由比较器700、702提供的比较器输出信号704、706。由于禁用的比较器实际上将在低状态下提供比较器输出信号，因此或门712将输出由启用的比较器提供的比较器输出信号作为系统输出信号406。
或门712具有用于接收比较器输出信号704的第一输入、用于接收比较器输出信号706的第二输入以及用于提供比较器系统400的系统输出信号406的输出。
控制器410可以包括用于接收比较器输出信号704的第一输入和用于接收第二比较器输出信号706的第二输入。这使得控制器410能够基于比较器输出信号704、706来调节系统输出信号406的上升的输出延迟和/或下降的输出延迟。控制器410可包括一个或多个附加输入，用于接收其他信号714以调节控制器410的操作，从而调节比较器系统400的操作。例如，可以如先前所描述的那样从电路606或存储元件602处接收这些其他信号714。另选地，可以从外部源或用户处接收其他信号714以提供用户控制。例如，当比较器系统400被实现在高层系统(诸如图6C所示的电路606)中时，高层系统可以具有高性能模式和低功率模式。在高性能模式中，可能需要比较器系统400对低到高和高到低的转变都具有快速响应。高层系统可以向控制器410发信号以将比较器系统400置于高性能模式，从而以100％的占空比启用快速响应比较器(比较器702)。相反，在低功率模式下，高层系统可以向控制器410发信号，以将比较器系统400置于低功率模式，从而以0％的占空比禁用快速响应比较器(比较器702)。
控制器410可以通过调节提供给比较器700、702中的每个的供电电压来启用或禁用比较器700、702。例如，如果未向比较器提供供电电压，则该比较器将被禁用。
当被实现为高层电路(诸如图6C所示的电路602)的一部分时，控制器410可以被配置为在不损害高层电路的性能的情况下减少总体功耗。这可以通过配置控制器410以限制比较器702的工作占空比并仅在需要快速上升的输出延迟和/或下降的输出延迟时才启用该比较器来实现。例如，当比较器系统400的系统输出信号406从高状态转变为低状态时，高层系统可能需要快速响应时间，但是当比较器系统400的系统输出信号406从低状态转变为高状态时，可以容忍更长的响应时间(或反之亦然)。另选地，在第一阶段的操作期间，高层系统可能需要比较器系统400具有快速下降的输出延迟和快速上升的输出延迟两者，在第二阶段的操作中，具有缓慢的下降的输出延迟和缓慢的上升的输出延迟。
图7C是根据本公开的第十实施方案的比较器系统400的特定实施方案的示意图。附图之间的共同特征部共享共同的附图标号或变量。
图7C对应于图7B所示的实施方案，然而在本实施方案中，控制器410不将信号708提供给比较器700。因此，比较器700在整个操作期间保持启用，并且仅通过启用/禁用比较器702来调整系统输出信号406的上升的输出延迟和/或下降的输出延迟。在另一实施方案中，比较器702可以不接收控制信号710，而比较器700可以接收控制信号708。
在包括多于两个比较器的另外的实施方案中，应当理解，一个或多个比较器可以从控制器410处接收用于启用/禁用比较器的信号，而其他比较器可以不从控制器410处接收信号。
图8是根据本公开的第十一实施方案的如图7C所示的比较器系统400的特定实施方案的示意图。附图之间的共同特征部共享共同的附图标号或变量。在本实施方案中，控制器410是使用电路部件来实现的，这些电路部件被设计为提供所需的上升的延迟输出特征/下降的输出延迟特征，并且如前所讨论，可以在生产期间固定或可调节。
在该特定实施方案中，比较器系统400被配置为在系统输出信号406从低状态503转变到高状态501时以较小的延迟操作(快速的上升的输出延迟)，并且当输出406从高状态501转变到低状态503时以较大的延迟(缓慢的下降的输出延迟)操作，如图5B所示。
通过仅在系统输出信号406需要从比较器输出信号706的从低状态到高状态的转变的时间段期间启用比较器702，可以减少功耗。
控制器410被配置为从比较器700处接收比较器输出信号704，并且基于从比较器700处接收的比较器输出信号704来启用或禁用比较器702。
在本实施方案中，控制器410包括RC电路800，该RC电路包括第一电容器802和电阻器804并且具有RC时间常数。第一电容器802和电阻器804并联耦接。当来自比较器700的比较器输出信号704从低状态转变为高状态时，控制器410被配置为在放电时间内对RC电路800进行放电。RC电路800的放电时间取决于RC时间常数，并且当RC电路800被充分放电时比较器702被禁用。
控制器410还包括反相器806和二极管808。电阻器804包括在控制器节点810处耦接到供电电压VS2的第一端子和耦接到反相器806的输入的第二端子。反相器806包括耦接到比较器702的电源端子的输出，以用于启用或禁用比较器702。二极管808包括耦接到控制器节点810的第一端子和耦接到比较器700的输出的第二端子。在比较器700的输出处提供比较器700的比较器输出信号704。
二极管808以此类方式耦接到控制器节点810和比较器700的输出，使得当二极管808被正向偏置时，第一端子是阴极，第二端子是阳极。
在操作中，比较器700总是启用，而比较器702仅在控制信号710为高时启用，而在控制信号710为低时禁用。在本实施方案中，控制器410仅启用/禁用比较器702，而不启用/禁用比较器700。
图9A是示出如图8所示的比较器系统400的实施方案的操作的时序图。图9A示出了与图8的比较器系统400相关联的各种信号，它们随时间变化。图9A中用于表示这些信号的附图标号用于表示图8中的相同信号。还示出了控制器节点810处的节点电压900。如先前所讨论的，上升的延迟时间和下降的延迟时间已被省略，以帮助简化附图，并且在比较器系统400的物理实现中，上升的输出延迟将包括上升时间和上升的延迟时间，并且下降的输出延迟将包括下降时间和下降的延迟时间。
系统输出信号406显示与图5B所述相同的转变特征，因此显示出不对称的性能。系统输出信号406在下降的输出延迟512中从高状态501转变为低状态503，并且在上升的输出延迟510中从低状态503转变为高状态501，其中上升的输出延迟510比下降的输出延迟512快。
在时间tm之前，输入信号402大于参考信号404，并且比较器输出信号704为高。这使得控制器节点810为高(节点电压900为高)，这使得反相器806的输出(控制信号710)为低，这使比较器702无效。比较器输出信号706是低的，因为比较器702被禁用。或门712的输出是比较器输出信号704、706的或，在这种情况下为高。在时间tm之前，因为比较器输出信号704为高，因此系统输出信号406处于高状态501。
如先前所讨论的，高信号(其可以参考处于高状态的信号)可以参考信号而处于高电压。低信号(可以称为处于低状态的信号)可以对应于处于低电压的信号，其中低电压小于高电压。低电压可对应于零伏或接地。
在时间tm与时间tp之间，输入信号402低于参考信号404。比较器输出信号704在下降的输出延迟512中从高转变为低。节点电压900从高转变为低，这导致控制信号710从低转变为高；当控制信号710为高时，比较器702被启用。在时间tn处启用比较器702，但是比较器输出信号706保持为低，而输入信号402低于参考信号404。当比较器输出信号704、706为低时，系统输出信号406处于低状态503。
在时间tp处，输入信号402上升到参考电压404以上。比较器输出信号706在上升的输出延迟510中从低转变为高。系统输出信号406还在上升的输出延迟510中从低状态503转变为高状态501。比较器输出信号704在比上升的输出延迟510更长的时间段内从低转变为高。当比较器输出信号704达到高状态时，二极管808变为反向偏置，从而使RC电路804放电。这使得节点电压900上升，并且当节点电压900在时间tq达到阈值Vth1时，使控制信号710从高转变为低。然后禁用比较器702，并且比较器输出信号706从高转变为低；二极管808变成正向偏置。在时间tq之后，因为比较器输出信号704仍然为高，所以系统输出信号406保持在高状态501。如本领域的技术人员将清楚的，然后可以重复所描述的过程。
控制器410被配置为提供高控制信号710并且在从低状态到高状态的转变可能发生的时间段期间(例如，在时间tn与时间tq之间)启用比较器702。
可以针对给定系统的特定操作参数优化RC电路804的RC时间常数，该RC时间常数用于设置禁用比较器702所花费的时间。这允许优化操作功率与系统性能。
由于比较器702仅在系统输出信号406从低到高状态转变可能发生的时间段期间被激活，因此对于系统的实际实现，这种操作模式可显著降低功耗，而不会影响高层电路的性能。
RC电路808的时间常数确定了控制器410禁用比较器702所花费的时间，并且可以被定制以满足比较器系统400可以嵌入其中或配置为与之耦接的高层电路的要求，从而允许最佳功耗和性能条件。
图9B是如图8所示的比较器系统400的另一实施方案的时序图，其中比较器系统400表现出磁滞。图9B示出了与图8的比较器系统400相关联的各种信号，它们随时间变化。如先前所讨论的，上升的延迟时间和下降的延迟时间已被省略，以帮助简化附图，并且在比较器系统400的物理实现中，上升的输出延迟将包括上升时间和上升的延迟时间，并且下降的输出延迟将包括下降时间和下降的延迟时间。
如图9B所示的比较器系统400的操作基本上如图9A所述，然而在图9B中，当输入信号402从大于较低阈值404b跨越到小于该较低阈值时，系统输出信号406从高状态501转变为低状态503，并且当输入信号402从小于较高阈值404a跨越到大于该较高阈值时，系统输出信号406从低状态503转变为高状态501。在本实施方案中，参考信号404为参考电压Vref，较高阈值404a等于Vref+Vhyst/2，并且下阈值404b等于Vref-Vhyst/2，其中Vhyst是迟滞电压，即恒定电压值。
应当理解，控制器410的不同实现是可能的。此外，应当理解，在图9A和图9B的实施方案中实现的控制器410被设计为具有固定的RC常数，使得比较器系统400具有固定的响应模式，即它始终以快速的上升的输出延迟和较慢的下降的输出延迟操作。然而，不同的配置是可能的，其可以或可以不驱动比较器系统400以在整个操作中变化的响应模式进行操作。
比较器系统400可以用于例如在轻负载下改善开关转换器的效率。图10A是根据本公开的第十二实施方案的包括比较器系统400的开关转换器1000的示意图。作为开关转换器1000的一部分而实现的比较器系统400可以对应于所描述的比较器系统400的任何实施方案，或者可以对应于比较器系统400的任何其他实施方案，其特征在于根据本领域的技术人员的理解并且在本公开的范围内进行修改。
应当理解，可以将开关转换器1000视为在高层系统(诸如图6C中所示的电路606)中实现的比较器系统400的特定实施方案。
开关转换器1000适用于接收转换器输入电压Vcin并且提供转换器输出电压Vcout。开关转换器1000的转换器输出电压Vcout可以用于驱动负载。开关转换器1000包括：一组开关1002，该组开关包括一个或多个开关；储能元件1004，该储能元件被配置为通过这组开关1002的开关操作将转换器输入电压Vcin转换为转换器输出电压Vcout；栅极驱动器1006，该栅极驱动器被配置为通过选择性地在打开状态与闭合状态之间切换该开关或每个开关来控制这组开关1002的开关操作。储能元件1004可例如为电感器。栅极驱动器1006可以是磁滞控制器。该开关或每个开关可以使用晶体管来实现。打开状态对应于开关处于“关闭”并且因此限制电流流动的情况。闭合状态对应于开关处于“接通”并且因此允许电流流动的情况。
开关转换器1000还包括比较器系统400，该比较器系统用于比较输入信号402和参考信号404，如前所述。在本实施方案中，提供给比较器系统400的输入信号402是开关转换器1000的转换器输出电压Vcout。系统输出信号406被提供给栅极驱动器1006。
系统输出信号406可用于启用或禁用栅极驱动器1006。当启用栅极驱动器1006时，如前所述，其在打开状态与闭合状态之间切换这组开关1002。当栅极驱动器1006被禁用时，这组开关1002的开关操作可以被停止。
另选地，这组开关的开关操作可以取决于提供给栅极驱动器1006的系统输出信号406。例如，系统输出信号406的转变可用于控制这组开关1002的开关转变。
在另一实施方案中，系统输出信号406可能能够提供这两个功能。图10B是根据本公开的第十三实施方案的包括比较器系统400的开关转换器1020的示意图。开关转换器1020对应于开关转换器1000，因此共同的附图标号代表共同的特征。然而，在本实施方案中，比较器系统400包括决策电路1021，该决策电路用于接收系统输出信号406并且将系统输出信号406经由两条导线1022、1024中的一条传递到栅极驱动器。在第一模式中，决策电路1021可以经由导线1022将系统输出信号406提供给栅极驱动器电路1006，其中系统输出信号406用于启用或禁用栅极驱动器电路1006。在第二模式中，决策电路1021可以经由导线1024将系统输出信号406提供给栅极驱动器电路1006，以提供控制信号以控制这组开关1002的开关操作。
应当理解，系统输出信号406可以由两条电线1022、1024同时提供，例如以启用栅极驱动器电路1006并控制这组开关1002两者。另选地，系统输出信号406可以通过单线被提供给栅极驱动器电路1006，其中决策电路在比较器系统400的外部并且作为栅极驱动器电路1006的一部分或者在栅极驱动器电路1006的外部。
应当理解，在另一实施方案中，具有决策电路1021的比较器系统400可以被实现为独立于开关转换器1020而实现的独立部件，或者被实现为另一系统的一部分。
在另一实施方案中，在提供系统输出信号406以控制这组开关1002的开关操作之前，系统输出信号406可以经历进一步的处理。
图10C是根据本公开的第十四实施方案的开关转换器1040的示意图。在本实施方案中，比较器系统400包括状态机1042，该状态机被配置为接收系统输出信号406，并基于比较器系统400或开关转换器1040的操作历史来处理和输出系统输出信号406。
应当理解，在另一实施方案中，具有状态机1042的比较器系统400可以被实现为独立于开关转换器1040而实现的独立部件，或者被实现为另一系统的一部分。
图11是根据本公开的第十五实施方案的包括比较器系统400的开关转换器1100的示意图。开关转换器1100是如前所述的开关转换器1000的特定实施方案，并且因此不同附图之间的共同附图标号表示共同特征。在本实施方案中，开关转换器1100是降压转换器，并且储能元件1004是电感器。应当理解，在另外的实施方案中，根据技术人员的理解，开关转换器1100可以是另一个类型的开关转换器。例如，开关转换器1000可以另选地是升压转换器、降压-升压转换器或电容转换器。就电容式转换器而言，储能元件1004将是电容器而不是电感器。
这组开关1002包括第一开关和第二开关1102、1104。应当理解，在另外的实施方案中，这组开关1002可仅包括单个开关。第一开关1102、第二开关1104和储能元件1004被配置为通过第一开关1102的开关操作和第二开关1104的开关操作将转换器输入电压Vcin转换为转换器输出电压Vcout。栅极驱动器1006被配置为通过在打开状态与闭合状态之间选择性地切换开关1102、1104来控制第一开关和第二开关1102、1104的开关操作。如先前所讨论的，可以基于提供给栅极驱动器1006的系统输出信号406来启用或禁用栅极驱动器1006。开关1102、1104的开关操作可以取决于提供给栅极驱动器1006的系统输出信号406，如先前所讨论的。
第一开关1102的第一端子、第二开关1104的第一端子和电感器1004的第一端子在电感器节点1106处耦接。第一开关1102的第二端子耦接到转换器输入电压Vcin，第二开关1104的第二端子耦接到地，并且电感器1004的第二端子耦接到输出节点1108。在输出节点1108处提供转换器输出电压Vcout。在本实施方案中，开关转换器1100包括耦接到输出节点1008的输出电容器1110。
在操作期间，当启用栅极驱动器1006时，开关1102、1104在打开状态与闭合状态之间交替切换。例如，当开关1102打开时，开关1104闭合，并且当开关1102闭合时，开关1104打开。当栅极驱动器1006被禁用时，开关1102、1104可以处于三态，其中两个开关都打开。
当比较器系统400表现出磁滞时，开关转换器1000是磁滞转换器，并且栅极驱动器1006是磁滞控制器。
图12是根据本公开的第十六实施方案的包括比较器系统400的开关转换器1200的示意图。在本实施方案中，比较器系统400如图8所示实现。附图之间的共同特征部共享共同的附图标号和变量。供电电压VS2可与转换器输入电压Vcin相同。比较器700、702中的至少一个可以是磁滞比较器。在本实施方案中，比较器700、702都是磁滞比较器，因此比较器系统400用作磁滞比较器系统，该磁滞比较器系统取决于系统输出信号406是从低状态转变成高状态还是从高状态转变成低状态而使用不同的阈值电压。由于比较器系统400用作磁滞比较器系统，因此开关转换器1200可以称为磁滞降压转换器。
图13A是示出图12的开关转换器1200的操作的时序图。图12示出了与图12的开关转换器相关联的各种信号，它们随时间变化。图13A中用于表示这些信号的附图标号用于表示图12中的相同信号。还示出了如先前在图9A和图9B中所述的在控制器节点810处的节点电压900、在电感器节点1106处的电感器电压1300以及与流过电感器1004的电流对应的电感器电流1302。比较器系统400的功能基本上如图9A和图9B所示，然而在本实施方案中，输入信号402由转换器输出电压Vcout提供。如先前所讨论的，上升的延迟时间和下降的延迟时间已被省略，以帮助简化附图，并且在比较器系统400的物理实现中，上升的输出延迟将包括上升时间和上升的延迟时间，并且下降的输出延迟将包括下降时间和下降的延迟时间。
另外，在本实施方案中，比较器系统400用作如先前在图9B中描述的磁滞比较器系统。因此，参考信号404用于取决于系统输出信号406是处于高状态还是低状态来提供输入信号402被比较的上阈值404a和下阈值404b。在本实施方案中，参考信号404为该参考电压Vref，较高阈值404a等于Vref+Vhyst/2，并且下阈值404b等于Vref-Vhyst/2，其中Vhyst是该迟滞电压，即恒定电压值。
在开关转换器1200的开关操作期间，取决于开关1102、1104是闭合还是打开，电感器电压1300在高状态与低状态之间交替。当电感器电压1300为高时，开关转换器1200将能量从转换器输入电压Vcin传输至电感器1004。转换器输入电压Vcin可以由电池或电源连接提供。当电感器电压1300为低时，开关转换器1300将能量从电感器1004传输至电容器1110，该电容器连接至负载。电感器电流1302和转换器输出电压Vcout(在图13A中显示为输入信号402)相应地增加和减少。
在轻负载下，开关转换器1200的功率传输可以分为三个阶段。参考图13A，第一阶段是从时间tr到时间ts，第二阶段是从时间ts到时间tt。在时间tr之前，系统输出信号406处于高状态并且禁用栅极驱动器1006。当系统输出信号406进入低状态并且启用栅极驱动器1006时，进入第一阶段。在第一阶段，开关转换器1200在电感器1004中累积能量，可以选择该能量以便能够在短时间内存储所需量的能量。第一阶段是如前所述的开关操作，并且一直持续到转换器输出电压Vcout上升到较高阈值404a以上，从而使比较器系统400的系统输出信号406转变为高状态并禁用栅极驱动器1006。在第二阶段，开关操作停止，并且开关转换器1200将存储在电感器1004中的所有能量传输到电容器1110。在时间tt之后，半桥处于三态，并且负载缓慢消耗电容器1110，并且转换器输出电压Vcout(输入信号402)最终将下降到较低阈值404b以下，从而使比较器系统400的系统输出信号406转变为低状态并启用栅极驱动器1110，从而重启第一阶段。第三阶段是指不存在电感器电流1302的时间。
在时间tt之后并且在重启第一阶段之前，比较器系统400可以是慢的，而在第一阶段中它需要是快速的。另外，在tt与重启第一阶段之间的时间期间，功耗主要发生在比较器系统400中，并且这严重影响效率。通过在该步骤中使用两个比较器700、702中较慢的一个，可以提供低纹波，并且稳定性导致整体效率的显著提高。
图13B是示出图12的开关转换器1200的操作的时序图。时序图是图13A所示的一些信号/迹线的另选表示，因此通用特征由通用附图标号和变量表示。如先前所讨论的，上升的延迟时间和下降的延迟时间已被省略，以帮助简化附图，并且在比较器系统400的物理实现中，上升的输出延迟将包括上升时间和上升的延迟时间，并且下降的输出延迟将包括下降时间和下降的延迟时间。
在现有技术的开关转换器中，其中采用图1所示类型的比较器(比较器100)代替比较器系统400，比较器100的响应时间不是瞬时的，并且输出电压106在有限的间隔内在低状态与高状态之间转变。因此，栅极驱动器1006以及随后的开关操作以很小的延迟被启用和禁用。如果在电感器1004中积累了能量的第一阶段没有在正确的时间终止和/或延迟使得电感器1004的充电持续超过期望的时间，则多余的能量将被存储在电感器1004中。当传输到输出电容器1110时，这种多余的能量会引起纹波、不稳定性和效率损失。因此，优选以最小的延迟完成在时间ts的栅极驱动器1006的禁用。这可以通过使用具有较快响应时间的比较器来实现。然而，由于在时间tr处启用栅极驱动器1006可以容忍一些延迟，因此与较慢的比较器相比，使用对从低状态到高状态的转变以及从高状态到低状态的转变均具有快速响应的比较器将导致功耗增加。因此，使用本公开的比较器系统400能够在需要时实现快速转变，而在不需要时使用较慢的转变，从而当在开关转换器中实现时导致总体上的功率节省。与启用栅极驱动器1006相比，禁用栅极驱动器1006对延迟更敏感。
通过使用比较器系统400、栅极驱动器1006可以在保持最佳功耗时，根据需要实现开关1102、1104的开关操作的快速禁用和较慢的启用。因此，根据本公开的电源转换器将具有较低的固有波纹，并且将能够以比具有类似性能的现有电源转换器更快的速度操作，从而减小了外部部件的尺寸和成本。另外，如本文所述的比较器系统400可用于针对不同目标(例如，优化的纹波或负载瞬态或低功率模式)优化开关转换器。
取决于使用比较器系统的外部系统的要求或基于用户定义的参数，本文所公开的比较器系统使得能够调节系统输出信号的上升的输出延迟和下降的输出延迟。取决于给定应用的要求，可以将上升的输出延迟和/或下降的输出延迟控制为快或慢。因此，当与现有技术相比时，本公开的比较器系统可以在需要时提供快速的系统输出信号转变，同时仍然提供总体上的功耗降低。
在不脱离本公开范围的情况下，可对上述内容进行各种改进和修改。

Claims (20)

1.一种用于比较输入信号和参考信号的比较器系统，包括：
控制器，所述控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟；其中：
所述系统输出信号取决于所述输入信号与所述参考信号之间的比较；
其中所述比较器系统包括多个比较器，其中：
每个比较器被配置为：
i)接收所述输入信号和所述参考信号；以及
ii)提供比较器输出信号，其中所述比较器输出信号中的每个具有不同的上升的输出延迟和/或下降的输出延迟；
所述控制器被配置为通过选择性地启用或禁用所述比较器中的至少一个比较器来调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟；并且
所述系统输出信号包括由启用的比较器提供的所述比较器输出信号。
2.根据权利要求1所述的比较器系统，其中：
所述系统输出信号包括高状态和低状态；
所述上升的输出延迟包括上升的延迟时间和上升时间；
所述下降的输出延迟包括下降的延迟时间和下降时间；
所述上升的延迟时间是从所述输入信号与所述参考信号之间的所述比较花费的时间，所述参考信号触发了所述系统输出信号从所述低状态到所述高状态的低至高的转变，直到所述低至高的转变开始；
所述上升时间是所述系统输出信号从所述低至高转变开始时从所述低状态转变到所述高状态所花费的时间；
所述下降的延迟时间是从所述输入信号与所述参考信号之间的所述比较花费的时间，所述参考信号触发了所述系统输出信号从所述高状态到所述低状态的高至低的转变，直到所述高至低的转变开始；并且
所述下降时间是所述系统输出信号从所述高至低转变开始时从所述高状态转变到所述低状态所花费的时间。
3.根据权利要求1所述的比较器系统，其中：
所述上升的输出延迟是所述上升的延迟时间与所述上升时间的总和；并且
所述下降的输出延迟是所述下降的延迟时间与所述下降时间的总和。
4.根据权利要求1所述的比较器系统，其中所述控制器被配置为调节所述系统输出信号的所述上升的输出延迟和所述下降的输出延迟，使得：
i)所述上升的输出延迟小于所述下降的输出延迟；或者
ii)所述下降的输出延迟小于所述上升的输出延迟；或者
iii)所述上升的输出延迟和所述下降的输出延迟相等。
5.根据权利要求1所述的比较器系统，其中所述控制器被配置为基于从下列中的一者处接收的信号来调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟：
i)存储器元件，所述存储器元件被配置为存储与所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟有关的数据，其中从所述存储器元件处接收的所述信号取决于存储在所述存储器元件内的所述数据；或者
ii)电路的至少一部分，其中由所述控制器接收的所述信号取决于所述电路的所述至少一部分的一个或多个要求。
6.根据权利要求5所述的比较器系统，其中：
所述控制器被配置为基于从所述电路的所述至少一部分处接收的所述信号来调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟；并且
所述比较器系统是在所述电路内实现的。
7.根据权利要求1所述的比较器系统，包括比较器，所述比较器被配置为：
接收所述输入信号和所述参考信号；以及
提供所述系统输出信号。
8.根据权利要求7所述的比较器系统，其中：
所述比较器耦接到所述控制器，所述控制器被配置为调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟。
9.根据权利要求8所述的比较器系统，其中：
所述控制器被配置为通过执行下列中的至少一者来调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟：
调节提供给所述比较器的第一供电电压；
调节提供给所述比较器的偏置电流；以及
启用和/或禁用所述比较器的部件。
10.根据权利要求7所述的比较器系统，其中所述比较器为磁滞比较器。
11.根据权利要求1所述的比较器系统，包括一个或多个逻辑门，其中：
所述比较器输出信号中的每个被提供给所述逻辑门或每个逻辑门；并且
所述逻辑门或每个逻辑门输出所述系统输出信号，使得所述系统输出信号包括由启用的比较器提供的所述比较器输出信号。
12.根据权利要求11所述的比较器系统，其中所述逻辑门或每个逻辑门是或门。
13.根据权利要求1所述的比较器系统，其中所述比较器中的至少一个比较器为磁滞比较器。
14.根据权利要求1所述的比较器系统，其中所述多个比较器包括第一比较器和第二比较器。
15.根据权利要求14所述的比较器系统，其中所述控制器被配置为：
从所述第一比较器处接收所述比较器输出信号；以及
基于从所述第一比较器处接收的所述比较器输出信号来启用或禁用所述第二比较器。
16.根据权利要求15所述的比较器系统，其中：
所述控制器包括RC电路，所述RC电路包括第一电容器和电阻器并且具有RC时间常数；并且
所述控制器被配置为当来自所述第一比较器的所述比较器输出信号从低状态转变至高状态时，使所述RC电路放电，放电时间取决于所述RC时间常数；并且
当所述RC电路充分放电时，所述第二比较器被禁用。
17.根据权利要求1所述的比较器系统，其中所述输入信号、所述参考信号和所述系统输出信号中的至少一者是电压和电流中的一者。
18.一种用于接收转换器输入电压并且提供转换器输出电压的开关转换器，包括：
一组开关，所述一组开关包括一个或多个开关；
储能元件，所述储能元件被配置为通过所述一组开关的开关操作将所述转换器输入电压转换为所述转换器输出电压；
栅极驱动器，所述栅极驱动器被配置为通过在打开状态与闭合状态之间选择性地切换所述开关或每个开关来控制所述一组开关的所述开关操作；和
用于比较输入信号和参考信号的比较器系统，所述比较器系统包括：
控制器，所述控制器被配置为调节系统输出信号的上升的输出延迟和/或下降的输出延迟；其中：
所述系统输出信号取决于所述输入信号与所述参考信号之间的比较；其中：
提供给所述比较器系统的所述输入信号是所述开关转换器的所述输出电压；
所述系统输出信号被提供给所述栅极驱动器；以及
基于提供给所述栅极驱动器的所述系统输出信号和/或所述一组开关的所述开关操作来启用或禁用所述栅极驱动器取决于提供给所述栅极驱动器的所述系统输出信号；
其中所述比较器系统包括多个比较器，其中：
每个比较器被配置为：
i)接收所述输入信号和所述参考信号；以及
ii)提供比较器输出信号，其中所述比较器输出信号中的每个具有不同的上升的输出延迟和/或下降的输出延迟；
所述控制器被配置为通过选择性地启用或禁用所述比较器中的至少一个比较器来调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟；并且
所述系统输出信号包括由启用的比较器提供的所述比较器输出信号。
19.根据权利要求18所述的开关转换器，其中所述一组开关包括第一开关和第二开关，其中：
所述第一开关、所述第二开关和所述储能元件被配置为通过所述第一开关的所述开关操作和所述第二开关的所述开关操作将所述转换器输入电压转换为所述转换器输出电压；
所述栅极驱动器被配置为通过在打开状态与闭合状态之间选择性地切换所述第一开关和所述第二开关来控制所述第一开关和所述第二开关的所述开关操作；以及
基于提供给所述栅极驱动器的所述系统输出信号启用或禁用所述栅极驱动器，并且/或者
所述第一开关和所述第二开关的所述开关操作取决于提供给所述栅极驱动器的所述系统输出信号。
20.一种使用包括控制器的比较器系统比较输入信号和参考信号的方法，所述方法包括：
使用所述控制器来调节系统输出信号的上升的输出延迟和/或下降的输出延迟，其中所述系统输出信号取决于所述输入信号与所述参考信号之间的所述比较；
其中所述比较器系统包括多个比较器，其中：
每个比较器被配置为：
i)接收所述输入信号和所述参考信号；以及
ii)提供比较器输出信号，其中所述比较器输出信号中的每个具有不同的上升的输出延迟和/或下降的输出延迟；
所述控制器被配置为通过选择性地启用或禁用所述比较器中的至少一个比较器来调节所述系统输出信号的所述上升的输出延迟和/或所述下降的输出延迟；并且
所述系统输出信号包括由启用的比较器提供的所述比较器输出信号。
CN201911417211.4A 2019-05-17 2019-12-31 比较器系统 Active CN111953324B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/415,054 US11012055B2 (en) 2019-05-17 2019-05-17 Comparator system
US16/415,054 2019-05-17

Publications (2)

Publication Number Publication Date
CN111953324A CN111953324A (zh) 2020-11-17
CN111953324B true CN111953324B (zh) 2022-08-26

Family

ID=73231582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911417211.4A Active CN111953324B (zh) 2019-05-17 2019-12-31 比较器系统

Country Status (2)

Country Link
US (1) US11012055B2 (zh)
CN (1) CN111953324B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018202835B4 (de) * 2018-02-26 2019-10-17 Robert Bosch Gmbh Elektrische Schaltung zum Test einer Power-On-Reset-Schaltung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795068A (zh) * 2009-05-26 2010-08-04 杭州矽力杰半导体技术有限公司 开关型调节器及其控制方法
CN103580661A (zh) * 2012-08-08 2014-02-12 快捷半导体(苏州)有限公司 驱动开关栅极的栅极驱动器和用于切换高功率负载的系统
US9819264B1 (en) * 2016-07-14 2017-11-14 Nxp B.V. Controller for a power converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919243B1 (ko) * 2007-01-17 2009-09-30 삼성전자주식회사 주파수 대역에 적응적인 코오스 락 타임을 갖는 ｄｌｌ회로 및 이를 구비하는 반도체 메모리 장치
CN103873038B (zh) * 2012-12-17 2017-02-08 快捷半导体(苏州)有限公司 一种延时时间调整电路、方法和集成电路
US20150008894A1 (en) * 2013-07-02 2015-01-08 Lsi Corporation Dynamic start-up circuit for hysteretic loop switched-capacitor voltage regulator
JP6626024B2 (ja) * 2017-02-28 2019-12-25 株式会社東芝 電圧変換装置
US10749433B2 (en) * 2018-09-14 2020-08-18 Dialog Semiconductor (Uk) Limited Current balance feedback circuit and method to improve the stability of a multi-phase converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795068A (zh) * 2009-05-26 2010-08-04 杭州矽力杰半导体技术有限公司 开关型调节器及其控制方法
CN103580661A (zh) * 2012-08-08 2014-02-12 快捷半导体(苏州)有限公司 驱动开关栅极的栅极驱动器和用于切换高功率负载的系统
US9819264B1 (en) * 2016-07-14 2017-11-14 Nxp B.V. Controller for a power converter

Also Published As

Publication number Publication date
US11012055B2 (en) 2021-05-18
CN111953324A (zh) 2020-11-17
US20200366277A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
US6933706B2 (en) Method and circuit for optimizing power efficiency in a DC-DC converter
JP4567719B2 (ja) デジタルｐｗｆｍを備える変換回路、その方法、および、付随するコントローラ
US9831780B2 (en) Buck-boost converter and method for controlling buck-boost converter
JP3981110B2 (ja) マルチ位相合成リプル電圧レギュレータの同期
US7285941B2 (en) DC-DC converter with load intensity control method
US7821244B1 (en) Apparatus and method for charge storage and recovery for variable output voltage regulators
TW201904180A (zh) 功率轉換器電路中切換式電容器之慢速充電
US7279869B2 (en) PFM control circuit for DC regulator
US20070247124A1 (en) Power supply apparatus and power supply method
US20120229110A1 (en) High efficiency pfm control for buck-boost converter
JP4459918B2 (ja) スイッチングレギュレータ
US20060139074A1 (en) Charge pump DC / DC converter
CN103066823A (zh) 一种开关电源控制器和控制方法
EP3580840B1 (en) Voltage-based auto-correction of switching time
KR102132402B1 (ko) 이중모드 ldo 레귤레이터 및 그 동작 방법
US7205751B2 (en) Enable and disable of diode emulation in a DC/DC converter
CN111953324B (zh) 比较器系统
CN111837326A (zh) 电源管理电路、芯片和设备
US11888397B2 (en) Driver circuit for switching converters
KR20160016190A (ko) 가변 펄스를 이용하는 벅 변환기
CN111953209B (zh) 开关型变换器及其控制电路和控制方法
WO2006102929A1 (en) Dc-dc converter soft start circuit using duty cycle limiting
JP2018207276A (ja) ゲート駆動回路
JP2006238603A (ja) スイッチングレギュレータ装置
US7915880B2 (en) Step-up DC-DC converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant