CN111933698A - 一种具有相同栅源掺杂的场效应晶体管、元胞结构 - Google Patents
一种具有相同栅源掺杂的场效应晶体管、元胞结构 Download PDFInfo
- Publication number
- CN111933698A CN111933698A CN202010725690.2A CN202010725690A CN111933698A CN 111933698 A CN111933698 A CN 111933698A CN 202010725690 A CN202010725690 A CN 202010725690A CN 111933698 A CN111933698 A CN 111933698A
- Authority
- CN
- China
- Prior art keywords
- conductive type
- source
- injection region
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 25
- 210000003850 cellular structure Anatomy 0.000 title abstract description 6
- 238000002347 injection Methods 0.000 claims abstract description 48
- 239000007924 injection Substances 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 18
- 239000000725 suspension Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000007943 implant Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 7
- 210000004027 cell Anatomy 0.000 description 30
- 108091006146 Channels Proteins 0.000 description 8
- 238000002513 implantation Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种具有相同栅源掺杂的场效应晶体管、元胞结构，其中元胞结构包括：碳化硅衬底，该碳化硅衬底材料的掺杂类型为第一导电类型，在碳化硅衬底的正面和背面分别设有第一导电类型半导体外延层和第一电极；在第一导电类型半导体外延层上依次设置有第二导电类型悬浮区、第一导电类型栅极注入区、第一导电类型源极注入区，栅极注入区上设置有栅极，源极注入区上设置有源极，栅极注入区和源极注入区之间设置有极间介质，所述极间介质用于对栅极和源极进行隔离，其中所述第二导电类型悬浮区与第一导电类型源极注入区的接触部与第一导电类型源极注入区结构相同，且都设置为具有终端尖角。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种具有相同栅源掺杂的场效应晶体管、元胞结构。
背景技术
随着材料技术的发展与成熟，SiC材料的宽禁带特性使其具有更高的温度特性和耐压特性，可以突破Si基器件的限制。由于SiC/SiO2界面的性能和可靠性仍需要进一步的提高，SiC结型场效应晶体管(Junction Field Effect Transistor，JFET)器件结构受到了广泛的关注。SiC JFET除了避免SiC/SiO2界面缺陷带来的问题，更容易减小元胞尺寸带来更低的导通电阻。由于SiO2在高温下会激发更多的界面态，因此SiC JFET器件可以最大限度的发掘SiC材料在高温高压特性。
传统的SiC JFET通过PN结控制，载流子从器件的源极流出后，经过一个狭长的沟道区域，流入器件漂移区，并最终被器件漏极收集。器件沟道由位于栅极和源极间的两个PN结控制，从而控制器件的关断和开启。但传统JFET的P型栅极在器件应用层面带来了很多不利影响：首先，在器件导通时，为了避免PN结开通，器件栅极偏压Vgs不能超过PN结正向开启电压VF0(以碳化硅为例，VF0＝2.6V,即Vgs<VF0)；同时，若器件为常开型，在栅级零偏压导通时，P型栅极与N型沟道之间形成的内建电势(下称“栅极内建电势”)使沟道有一定程度的耗尽，导致沟道电阻较高；在器件处于大电流(临近饱和区)工作时，栅极内建电势导致沟道过早进入夹断状态，导致电流过早饱和，并使得该工作时的导通损耗过高。
发明内容
鉴于以上存在的技术问题，本发明用于提供一种具有相同栅源掺杂的场效应晶体管、元胞结构。
为解决上述技术问题，本发明采用如下的技术方案：
本发明第一方面提供一种具有相同栅源掺杂的场效应晶体管元胞结构，包括：
碳化硅衬底，该碳化硅衬底材料的掺杂类型为第一导电类型，
在碳化硅衬底的正面和背面分别设有第一导电类型半导体外延层和第一电极；
在第一导电类型半导体外延层上依次设置有第二导电类型悬浮区、第一导电类型栅极注入区、第一导电类型源极注入区，栅极注入区上设置有栅极，源极注入区上设置有源极，栅极注入区和源极注入区之间设置有极间介质，所述极间介质用于对栅极和源极进行隔离，其中所述第二导电类型悬浮区与第一导电类型源极注入区的接触部与第一导电类型源极注入区结构相同，且都设置为具有终端尖角。
优选地，所述终端尖角为0到180度。
优选地，所述第一导电类型半导体外延层厚度为5～250um，掺杂浓度为1×1014cm-3-5×1018cm-3。
优选地，元胞一侧的栅极注入区与栅极连接，元胞另一侧的栅极注入区和源极注入区共同连到源极。
优选地，第一导电类型和第二导电类型的掺杂为1×1014cm-3-2×1021cm-3的均匀或非均匀掺杂。
优选地，所述第一导电类型为N型，所述第二导电类型为P型。
优选地，所述第一导电类型为P型，所述第二导电类型为N型。
本发明实施例的第二方面提供一种具有相同栅源掺杂的场效应晶体管，其特征在于，包括若干如上所述的元胞结构以及场限环结终端，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
本发明实施例的第三方面提供一种具有相同栅源掺杂的场效应晶体管，包括若干如上所述的元胞结构以及结终端扩展和加场限环结终端，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
采用本发明具有如下的有益效果：
(1)在传统JFET的基础上引入具有第一导电类型的栅极和包围该栅极的第二导电类型悬浮区来控制器件沟道，可以增加器件栅极的正向偏压，使得Vgs可以偏置在大于pn结正向开启电压的位置。
(2)当Vgs＝0V时，由于沟道处的PN结不存在内建电势引入的反偏，器件导通电阻更低。
(3)在大电流导通情况下，器件进入饱和状态可以导通更大的电流。
(4)一个栅极连到源极，使得结构可以减小Cgd，从而减小开关损耗。
(5)通过具有终端尖角的第二导电类型悬浮区的引入，使得两个方向注入即可完成第二导电类型悬浮区的注入，解决采用两个方向注入时栅源短路的问题。
附图说明
图1为本发明实施例的具有相同栅源掺杂的场效应晶体管元胞结构的剖面结构示意图；
图2为本发明实施例的具有相同栅源掺杂的场效应晶体管元胞结构中具有终端尖角的第二导电类型半导体悬浮区的立体结构示意图；
图3为本发明实施例的具有相同栅源掺杂的场效应晶体管元胞结构中具有终端尖角的第二导电类型半导体悬浮区的剖面结构示意图；
图4为具有终端尖角元胞版图元胞的器件有源区版图的布局俯视图；
图5为本发明实施例的具有相同栅源掺杂的场效应晶体管元胞结构中具有矩形第二导电类型半导体悬浮区的立体结构示意图；
图6为本发明实施例的具有相同栅源掺杂的场效应晶体管元胞结构中具有矩形第二导电类型半导体悬浮区的剖面结构示意图；
图7为具有矩形元胞的器件有源区版图的布局俯视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，本发明实施例公开了一种具有相同栅源掺杂的场效应晶体管元胞结构，视图所示为空间直角坐标系中XY平面的剖视图，包括：
碳化硅衬底001，该碳化硅衬底材料的掺杂类型为第一导电类型，
在碳化硅衬底001的正面和背面分别设有第一导电类型半导体外延层002和第一电极003；
在第一导电类型半导体外延层002上依次设置有第二导电类型悬浮区005、第一导电类型栅极注入区006、第一导电类型源极注入区007，第一导电类型栅极栅极注入区006上设置有栅极008，第一导电类型源极注入区007上设置有源极009，第一导电类型栅极栅极注入区006和第一导电类型源极注入区007之间设置有极间介质010，极间介质010用于对栅极008和源极009进行隔离，其中第二导电类型悬浮区005与第一导电类型源极注入区007的接触部与第一导电类型源极注入区007结构相同，且都设置为具有终端尖角。
对于具有以上剖面结构的器件的制作，经常会采用方形和长方形的版图布局进行刻蚀和注入，参见图5至图7，图5为最小的半个元胞结构的立体图，图6为YZ平面的剖视图，图7为具有矩形元胞的器件有源区版图的布局俯视图。以上结构的JFET器件的元胞结构，这种沟槽器件由于引入的具有第一导电类型的栅极和包围该栅极的第二导电类型悬浮区来控制器件的沟道，需要进行包括前、后、左、右四个不同方向的注入才能避免栅源短路，参见图7所示，每次注入都只能注入到元胞的一个面。如果采用两个方向(只包含前、后)的注入，会使得在器件元胞的边缘部分造成器件第一导电类型的通穿，从而使得栅源短路(见图6)。而为了减少制作周期和成本考虑，实际实施过程中会需要尽量减少注入的次数。本发明实施例通过第二导电类型悬浮区005引入终端尖角的元胞版图结构规避这一问题，在进行前向注入时，可以同时注入到元胞结构的前向三个面，后向注入时，也能同时注入到元胞结构的后向三个面，参见图4所示，从而使得可以从四个方向的注入减少到两个方向的注入，可以缩短一半的注入制作周期，例如，采用图5至图7的结构需要使用四个方向进行注入，每个方向注入需要2个小时，总共需要8小时，而采用图2至图4的结构进行注入，只需进行前后两个方向的注入，每个方向注入需要2个小时，总共只需要4小时，参见图2至图4，图2为最小的半个元胞结构的立体图，图3为YZ平面的剖视图，图4为具有终端尖角元胞的器件有源区版图的布局俯视图。
进一步的，具体应用实例中，终端尖角为0～180度。
本领域技术人员可以理解的是，在一些具体应用实例中，第一导电类型为N型，第二导电类型为P型。在其他一些应用实例中，第一导电类型为P型，第二导电类型为N型。
在优选的应用实例中，第一导电类型和第二导电类型的掺杂为1×1014cm-3-2×1021cm-3的均匀或非均匀掺杂。
其中，优选的应用实例中，第一导电类型半导体外延层002厚度为5～250um，掺杂浓度为1×1014cm-3-5×1018cm-3。
本发明实施例提供的一种具有相同栅源掺杂的场效应晶体管，包括若干如上的元胞结构以及场限环终端结，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
一种具有相同栅源掺杂的场效应晶体管，包括若干如上的元胞结构以及结终端扩展和加场限环结终端，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
应当理解，本文所述的示例性实施例是说明性的而非限制性的。尽管结合附图描述了本发明的一个或多个实施例，本领域普通技术人员应当理解，在不脱离通过所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种形式和细节的改变。
Claims (9)
1.一种具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，包括：
碳化硅衬底(001)，该碳化硅衬底材料的掺杂类型为第一导电类型，
在碳化硅衬底(001)的正面和背面分别设有第一导电类型半导体外延层(002)和第一电极(003)；
在第一导电类型半导体外延层(002)上依次设置有第二导电类型悬浮区(005)、第一导电类型栅极注入区(006)、第一导电类型源极注入区(007)，第一导电类型栅极注入区(006)上设置有栅极(008)，第一导电类型源极注入区上设置有源极(009)，第一导电类型栅极注入区(006)和第一导电类型源极注入区(007)之间设置有极间介质(010)，所述极间介质(010)用于对栅极(008)和源极(009)进行隔离，其中所述第二导电类型悬浮区(005)与第一导电类型源极注入区(007)的接触部与第一导电类型源极注入区(007)结构相同，且都设置为具有终端尖角。
2.如权利要求1所述具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，所述终端尖角为0～180度。
3.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，所述第一导电类型半导体外延层(002)厚度为5～250um，掺杂浓度为1×1014cm-3-5×1018cm-3。
4.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，元胞一侧的第一导电类型栅极注入区(006)与栅极(008)连接，元胞另一侧的第一导电类型栅极注入区(006)和第一导电类型源极注入区(007)共同连到源极(009)。
5.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，第一导电类型和第二导电类型的掺杂为1×1014cm-3-2×1021cm-3的均匀或非均匀掺杂。
6.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
7.如权利要求1所述的具有相同栅源掺杂的场效应晶体管元胞结构，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
8.一种具有相同栅源掺杂的场效应晶体管，其特征在于，包括若干如权利要求1至7任一所述的元胞结构以及场限环结终端，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
9.一种具有相同栅源掺杂的场效应晶体管，其特征在于，包括若干如权利要求1至7任一所述的元胞结构以及结终端扩展和加场限环结终端，且在制作结终端时，刻蚀注入结终端与元胞结构的第二导电类型悬浮区同时使用同一块光刻掩膜版刻蚀注入。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/124344 WO2021212793A1 (zh) | 2020-04-20 | 2020-10-28 | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 |
| JP2022564223A JP2023522273A (ja) | 2020-04-20 | 2020-10-28 | 同じゲート・ソースドーピングを有する電界効果トランジスタ、セル構造及び製造方法 |
| EP20931964.9A EP4141960A4 (en) | 2020-04-20 | 2020-10-28 | FIELD EFFECT TRANSISTOR WITH THE SAME GATE AND SOURCE DOPING, CELL STRUCTURE AND MANUFACTURING PROCESS |
| US17/920,301 US20230178636A1 (en) | 2020-04-20 | 2020-10-28 | Field effect transistor having same gate and source doping, cell structure, and preparation method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2020107001744 | 2020-07-20 | ||
| CN202010700174 | 2020-07-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111933698A true CN111933698A (zh) | 2020-11-13 |
Family
ID=73315760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010725690.2A Pending CN111933698A (zh) | 2020-04-20 | 2020-07-24 | 一种具有相同栅源掺杂的场效应晶体管、元胞结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111933698A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117613098A (zh) * | 2024-01-24 | 2024-02-27 | 苏州华太电子技术股份有限公司 | 垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法 |
-
2020
- 2020-07-24 CN CN202010725690.2A patent/CN111933698A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117613098A (zh) * | 2024-01-24 | 2024-02-27 | 苏州华太电子技术股份有限公司 | 垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法 |
| CN117613098B (zh) * | 2024-01-24 | 2024-04-19 | 苏州华太电子技术股份有限公司 | 垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208336235U (zh) | 半导体器件 | |
| JP5520215B2 (ja) | 改良された電力用スイッチングトランジスター | |
| CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| US10680095B2 (en) | Power device having super junction and schottky diode | |
| CN103986447A (zh) | 双极半导体开关及其制造方法 | |
| WO2021212793A1 (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| TWI685899B (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
| WO2022042481A1 (zh) | 逆导型igbt芯片 | |
| CN108258039A (zh) | 电导率调制漏极延伸mosfet | |
| CN112234095A (zh) | 含有增强元胞设计的功率mosfet器件 | |
| CN102386220A (zh) | 一种具有背注增强结构的igbt及其制造方法 | |
| CN114141621A (zh) | 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN114497201A (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN111509034A (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| CN111933698A (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构 | |
| CN113394277B (zh) | 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt | |
| CN212676273U (zh) | 一种具有相同栅源掺杂的场效应晶体管及其元胞结构 | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN213304144U (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构 | |
| CN116314302A (zh) | 一种沟槽型碳化硅mosfet器件的制造方法 | |
| KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN114171579A (zh) | 槽型源极的屏蔽栅沟槽型场效应晶体管及其制备方法 | |
| CN114284339A (zh) | 阶梯型基体区的屏蔽栅沟槽型场效应晶体管及其制备方法 | |
| CN111564486B (zh) | 具有横向电场夹断结构的功率半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |