CN111930649A - 一种多通道can通讯板卡及通讯方法 - Google Patents

一种多通道can通讯板卡及通讯方法 Download PDF

Info

Publication number
CN111930649A
CN111930649A CN202010807368.4A CN202010807368A CN111930649A CN 111930649 A CN111930649 A CN 111930649A CN 202010807368 A CN202010807368 A CN 202010807368A CN 111930649 A CN111930649 A CN 111930649A
Authority
CN
China
Prior art keywords
communication
bus
mcu
cpld
port ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010807368.4A
Other languages
English (en)
Other versions
CN111930649B (zh
Inventor
张洧川
陈杰
何小鹏
青先国
刘立新
赵阳
周玲
熊彦
肖鹏
李伟
唐涛
简一帆
陈明虎
杨洪润
李鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuclear Power Institute of China
Original Assignee
Nuclear Power Institute of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuclear Power Institute of China filed Critical Nuclear Power Institute of China
Priority to CN202010807368.4A priority Critical patent/CN111930649B/zh
Publication of CN111930649A publication Critical patent/CN111930649A/zh
Application granted granted Critical
Publication of CN111930649B publication Critical patent/CN111930649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40182—Flexible bus arrangements involving redundancy by using a plurality of communication lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种多通道CAN通讯板卡及通讯方法，通讯板卡包括本地总线通讯支路和CAN总线通讯支路，CAN总线通讯支路与外部CAN通讯总线，本地总线通讯支路与本地控制站中的CPU连接；本地总线通讯支路包括通讯总线、MCU、CPLD和两个双口RAM，通讯总线与CPLD连接，CPLD与MCU连接，MCU和通讯总线均与两个双口RAM连接，CPLD与两个双口RAM连接；CAN总线通讯支路与MCU连接。本发明的目的在于提供一种多通道CAN通讯板卡及通讯方法，实现通讯实时性、可靠性之间的平衡，使得核能系统仪控设备间的实时高可靠通讯得以实现，同时使设备的硬件资源消耗不至于过大，板卡布局不会太过紧张。

Description

一种多通道CAN通讯板卡及通讯方法
技术领域
本发明涉及通讯技术领域，尤其涉及一种多通道CAN通讯板卡及通讯方法。
背景技术
工控设备中，需要使用通讯板卡来实现各处理节点的远距离通讯功能，CAN总线协议由于被广泛应用于汽车及工业领域，有一整套完备的数据链路层和物理层机制以保证极低的通讯数据错误率，且接线方式简单，抗扰能力强，因此在工控设备中多使用CAN总线协议ISO11898-2和CAN2.0B标准作为通讯板卡所采用通讯协议标准。
然而在核能系统应用要求极高数据实时性和可靠性的场合，CAN总线通讯协议中的仲裁机制为基于优先级的CSMA(载波监听多路访问)机制，该机制下，数据重发和等待机制可能会带来潜在的不确定性。
同时若每路CAN收发信道都对应设置一套控制电路、缓存电路和收发电路，将带来较大的硬件资源消耗和板卡布局压力。
发明内容
本发明的目的在于提供一种多通道CAN通讯板卡及通讯方法，实现硬件消耗和通讯实时性、可靠性之间的平衡，使得核能系统仪控设备间的实时高可靠通讯得以实现，同时使设备的硬件资源消耗不至于过大，板卡布局不会太过紧张。
本发明通过下述技术方案实现：
一种多通道CAN通讯板卡，包括本地总线通讯支路和CAN总线通讯支路，其中所述CAN总线通讯支路连接于所述本地总线通讯支路与外部CAN通讯总线，所述本地总线通讯支路与本地控制站中的CPU连接；
所述本地总线通讯支路包括通讯总线、MCU、CPLD以及两个双口RAM，所述通讯总线的地址线与所述CPLD连接，所述CPLD的地址线与所述MCU连接，所述MCU的数据线和所述通讯总线的数据线均与两个所述双口RAM连接，所述CPLD的控制线与两个所述双口RAM连接；
所述CAN总线通讯支路与所述MCU连接。
进一步地，所述CAN总线通讯支路包括若干个CAN控制器和若干个CAN收发器，任意一个所述CAN控制器连接一个所述CAN收发器，所有的所述CAN控制器与所述MCU通过SPI总线连接。
进一步地，所述CAN总线通讯支路中包括4个CAN控制器和4个CAN收发器。
进一步地，当所述CPU访问所述双口RAM时，所述CPLD根据所述CPU传输的地址信号使能相应的所述双口RAM，使得所述CPU能访问相应的所述双口RAM；当所述双口RAM未被所述CPU访问时，所述MCU可对该双口RAM进行读写操作。
进一步地，所述本地总线通讯支路包括至少2条；其中，所述本地总线通讯支路共用一个所述通讯总线。
进一步地，所述CAN控制器具备数据缓存能力。
进一步地，所述CAN控制器的型号为：MCP2517FD-H/SL。
进一步地，所述CPLD的型号为：EPM570T100C5。
进一步地，所述双口RAM的型号为：IDT71342。
一种多通道CAN通讯板卡的通讯方法，包括以下步骤：
所述CPU通过所述地址线向所述CPLD传输地址信号；
所述CPLD根据所述地址信号使能相应的所述双口RAM；
所述CPU通过所述数据线访问相应的所述双口RAM；
所述MCU对未被所述CPU访问的所述双口RAM进行读写操作。
在传统的数据通讯中，仅包括1个CPU、1个双口RAM和1个MCU，当进行数据交互时，只能等CPU访问完双口RAM后，MCU才能在双口RAM中进行数据的读写操作，由于MCU和CPU不能同时访问双口RAM，使得数据交互具有一定的延时性。而在核能系统应用领域中，对数据的实时性要求极高，采用传统的数据通讯方式，会带来一系列问题。
因此，在本方案中，设置有1个CPU、1个CPLD、1个MCU以及2个双口RAM，为了避免CPU和MCU同时写入一个双口RAM中，通过CPLD对CPU和MCU访问双口RAM时实行仲裁(设置优先级，CPU的优先级大于MCU的优先级)，使得CPU在访问某个双口RAM时，MCU不能对该双口RAM进行读写操作，但是，MCU可以访问另一个双口RAM，使得在CPU进行访问时，MCU也能进行数据的读写操作，从而保证了数据通讯的实时性。
本发明与现有技术相比，具有如下的优点和有益效果：
1、CPU和MCU可以同时对双口RAM进行访问，增加了数据通讯的实时性；
2、CPLD实现了CPU和MCU对两块双口RAM进行数据操作的仲裁，使得CPU和MCU可以有序地对双口RAM进行访问时，减少出错率；
3、通过点对点的通讯拓扑解决了总线方式通讯时可能存在的不可控的重发和等待机制等问题；
4、CPLD实现了地址译码功能，使得多个双口RAM可以共用一组地址线和数据线。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明CAN通讯板卡的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例
一种多通道CAN通讯板卡，如图1所示，包括本地总线通讯支路和CAN总线通讯支路，其中，CAN总线通讯支路连接于本地总线通讯支路与外部的CAN通讯总线，本地总线通讯支路与本地控制站中的CPU连接；
具体地，本地总线通讯支路包括1个MCU、1个CPLD、第一双口RAM和第二双口RAM，其中，通讯总线的地址线与CPLD连接，CPLD的地址线与MCU连接，MCU的数据线连接于第一双口RAM和第二双口RAM；通讯总线的数据线连接于第一双口RAM和第二双口RAM，CPLD的控制线连接于第一双口RAM和第二双口RAM；
CAN总线通讯支路包括4个CAN控制器和4个CAN收发器，4个CAN控制器与MCU通过SPI总线连接，任意一个CAN控制器连接一个CAN收发器；当CAN总线通讯支路发送数据时，由CAN控制器将CAN收发器的数据传输给MCU；当CAN总线通讯支路接收数据时，由CAN控制器将MCU传输的数据发送给CAN收发器，以驱动CAN总线通讯支路发送数据。值得说明的是，CAN总线通讯支路中的CAN控制器和CAN收发器的个数并不唯一，可以根据外部的通讯节点情况进行合理设置。
本申请提供的多通道CAN通讯板卡工作时，MCU接收CAN控制器传送的数据，并根据CPLD分配的第一双口RAM或第二双口RAM，将接收的数据传送至第一双口RAM或第二双口RAM缓存；当CPU访问第一双口RAM或第二双口RAM时，CPLD根据CPU传输的地址信号(第一双口RAM或第二双口RAM)使能相应的双口RAM，使得CPU能访问相应的双口RAM；当CPU和MCU同时访问双口RAM时(或CPU和MCU先后访问双口RAM时)，CPLD根据CPU传输的地址信号分配其中的一个双口RAM供CPU访问；CPLD分配另一个双口RAM给MCU读写数据。
值得说明的是，本地总线通讯支路的条数可以根据情况进行设置，当CPU与CAN总线通讯支路之间的数据传送量较大时，可以通过多条本地总线通讯支路进行数据传输，以增加数据传输的实时性。
在本方案中，CPU和MCU以异步方式独立地访问双口RAM，且双口RAM位于CPU与CAN总线通讯支路中间，用于充当数据缓存，可以存储来自CPU和CAN总线通讯支路传输的数据，也可用于CPU和CAN总线通讯支路从双口RAM中读取数据。
此外，为了避免CPU和MCU同时写入双口RAM中的同一地址，通过CPLD对CPU和MCU访问双口RAM时实行仲裁(设置优先级，CPU的优先级大于MCU的优先级)，使得CPU在访问双口RAM时，MCU不能对该双口RAM进行读写操作。但是，MCU可以访问另一个双口RAM，以使得在CPU进行访问RAM时，MCU也能通过另外的一个双口RAM进行数据的读写操作，以保证数据通讯的实时性。
另外，为了节省硬件资源，在本实施例中使用一片MCU+一片CPLD+两片双口RAM来控制和缓存四路CAN通道的数据；为了避免MCU在处理可能同时存在的两路CAN通道上的数据时(将双口RAM中的数据读出并写入CAN控制器，或读CAN控制器送来的数据写入双口RAM)发生处理不过来而丢包的现象，还需要CAN控制器具备一定的数据缓存能力。
具体的，在本实施例中，
CPLD的型号为：EPM570T100C5。CPLD需要能提供足够逻辑门的元器件，但也不需要过多的门资源，否则会带来较大功耗，而EPM570T100C5所提供的逻辑门资源足以支持本方案的应用，同时功耗不会太高。
双口RAM的型号为：IDT71342。IDT71342具备4KB大小存储空间，两端具有独立的地址引脚，数据引脚，使能引脚。
MCU的型号为：STM32F207。STM32F207不仅具有较强的处理能力，而且STM32F207的功耗也非常低。
CAN控制器的型号为：MCP2517FD-H/SL。MCP2517FD-H/SL不仅能支持CAN总线通讯模块的相关标准：ISO 11898-2和CAN2.0B，同时具有2KB数据缓存能力，能有效的避免MCU在处理可能同时存在的两路CAN通道上的数据时，发生处理不过来而丢包的现象。
CAN收发器的型号为：TJA1042T。TJA1042T不仅具备较强电磁兼容能力，而且数据收发能力也很强。
一种多通道CAN通讯板卡的通讯方法，包括以下步骤：
CPU通过地址线向CPLD传输地址信号；
CPLD根据地址信号使能相应的双口RAM；
CPU通过数据线访问相应的双口RAM；
MCU对未被CPU访问的双口RAM进行读写操作。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多通道CAN通讯板卡，其特征在于，包括本地总线通讯支路和CAN总线通讯支路，所述CAN总线通讯支路连接于所述本地总线通讯支路与外部CAN通讯总线，所述本地总线通讯支路与本地控制站中的CPU连接；
所述本地总线通讯支路包括通讯总线、MCU、CPLD以及两个双口RAM，所述通讯总线的地址线与所述CPLD连接，所述CPLD的地址线与所述MCU连接，所述MCU的数据线和所述通讯总线的数据线均与两个所述双口RAM连接，所述CPLD的控制线与两个所述双口RAM连接；
所述CAN总线通讯支路与所述MCU连接。
2.根据权利要求1所述的一种多通道CAN通讯板卡，其特征在于，所述CAN总线通讯支路包括若干个CAN控制器和若干个CAN收发器，任意一个所述CAN控制器连接一个所述CAN收发器，所有的所述CAN控制器与所述MCU通过SPI总线连接。
3.根据权利要求2所述的一种多通道CAN通讯板卡，其特征在于，所述CAN总线通讯支路中包括4个CAN控制器和4个CAN收发器。
4.根据权利要求1-3中任意一项所述的一种多通道CAN通讯板卡，其特征在于，当所述CPU访问所述双口RAM时，所述CPLD根据所述CPU传输的地址信号使能相应的所述双口RAM，使得所述CPU能访问相应的所述双口RAM；当所述双口RAM未被所述CPU访问时，所述MCU可对该双口RAM进行读写操作。
5.根据权利要求4所述的一种多通道CAN通讯板卡，其特征在于，所述本地总线通讯支路包括至少2条；其中，所述本地总线通讯支路共用一个所述通讯总线。
6.根据权利要求5所述的一种多通道CAN通讯板卡，其特征在于，所述CAN控制器具备数据缓存能力。
7.根据权利要求6所述的一种多通道CAN通讯板卡，其特征在于，所述CAN控制器的型号为：MCP2517FD-H/SL。
8.根据权利要求7所述的一种多通道CAN通讯板卡，其特征在于，所述CPLD的型号为：EPM570T100C5。
9.根据权利要求8所述的一种多通道CAN通讯板卡，其特征在于，所述双口RAM的型号为：IDT71342。
10.一种如权利要求9所述的多通道CAN通讯板卡的通讯方法，其特征在于，包括以下步骤：
所述CPU通过所述地址线向所述CPLD传输地址信号；
所述CPLD根据所述地址信号使能相应的所述双口RAM；
所述CPU通过所述数据线访问相应的所述双口RAM；
所述MCU对未被所述CPU访问的所述双口RAM进行读写操作。
CN202010807368.4A 2020-08-12 2020-08-12 一种多通道can通讯板卡及通讯方法 Active CN111930649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010807368.4A CN111930649B (zh) 2020-08-12 2020-08-12 一种多通道can通讯板卡及通讯方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010807368.4A CN111930649B (zh) 2020-08-12 2020-08-12 一种多通道can通讯板卡及通讯方法

Publications (2)

Publication Number Publication Date
CN111930649A true CN111930649A (zh) 2020-11-13
CN111930649B CN111930649B (zh) 2022-02-22

Family

ID=73311601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010807368.4A Active CN111930649B (zh) 2020-08-12 2020-08-12 一种多通道can通讯板卡及通讯方法

Country Status (1)

Country Link
CN (1) CN111930649B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113965432A (zh) * 2021-10-29 2022-01-21 华清科盛(北京)信息技术有限公司 一种双通道can总线通信的控制系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236225A (zh) * 2008-02-26 2008-08-06 南京因泰莱配电自动化设备有限公司 电网变压器监测装置及监测方法
US20120195151A1 (en) * 2011-01-28 2012-08-02 Martin Ostermayr Semiconductor Memory Device and Method
CN107066200A (zh) * 2017-03-14 2017-08-18 北京航天自动控制研究所 一种基于fpga的数据采集方法及数据采集系统
WO2017143642A1 (zh) * 2016-02-25 2017-08-31 邦彦技术股份有限公司 一种基于fpga实现pcm音频采集装置及系统及方法
CN107122320A (zh) * 2016-02-25 2017-09-01 邦彦技术股份有限公司 一种基于fpga实现pcm音频播放装置及系统及方法
CN108616166A (zh) * 2018-05-28 2018-10-02 刘园 一种电力电路故障智能监控报警系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236225A (zh) * 2008-02-26 2008-08-06 南京因泰莱配电自动化设备有限公司 电网变压器监测装置及监测方法
US20120195151A1 (en) * 2011-01-28 2012-08-02 Martin Ostermayr Semiconductor Memory Device and Method
WO2017143642A1 (zh) * 2016-02-25 2017-08-31 邦彦技术股份有限公司 一种基于fpga实现pcm音频采集装置及系统及方法
CN107122320A (zh) * 2016-02-25 2017-09-01 邦彦技术股份有限公司 一种基于fpga实现pcm音频播放装置及系统及方法
CN107066200A (zh) * 2017-03-14 2017-08-18 北京航天自动控制研究所 一种基于fpga的数据采集方法及数据采集系统
CN108616166A (zh) * 2018-05-28 2018-10-02 刘园 一种电力电路故障智能监控报警系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WILFRIED VOSS: ""Controller Area Network(CAN BUS)-Bus Arbitration"", 《HTTPS://COPPERHILLTECH.COM/BLOG/CONTROLLER-AREA-NETWORK-CAN-BUS-ARBITRATION》 *
何小鹏等: ""TTCAN协议在核电厂安全级仪控系统中的应用研究"", 《科技视界》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113965432A (zh) * 2021-10-29 2022-01-21 华清科盛(北京)信息技术有限公司 一种双通道can总线通信的控制系统
CN113965432B (zh) * 2021-10-29 2022-10-14 华清科盛(北京)信息技术有限公司 一种双通道can总线通信的控制系统

Also Published As

Publication number Publication date
CN111930649B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
US9996491B2 (en) Network interface controller with direct connection to host memory
CN103043085A (zh) 主控设备和数据传输方法
CN111930649B (zh) 一种多通道can通讯板卡及通讯方法
CN114168520A (zh) 光纤通信总线装置、设备和系统
CN1801799A (zh) 用于数据传输突发长度控制的方法
CN111444128A (zh) 一种支持多设备端数据读写总线及其数据读取、写入方法
Kwon et al. Gen-z memory pool system architecture
US8209470B2 (en) CPU data bus PLD/FPGA interface using dual port RAM structure built in PLD
CN114153775A (zh) 一种基于AXI总线的FlexRay控制器
CN109522251A (zh) 一种基于PXIe总线的高速同步串口卡及其工作方法
CN102662887A (zh) 一种多端口随机存储器
CN107643997A (zh) 一种扩展模块自动寻址的方法
CN110765046A (zh) 一种动态可重构高速串行总线的dma传输装置与方法
CN115982071A (zh) 一种面向ddr3控制器的片上网络转换接口
CN111190840A (zh) 基于现场可编程门阵列控制的多方中央处理器通信架构
KR101560015B1 (ko) 메모리 영역으로의 복수의 프로세서의 액세스를 제어하는 방법 및 상기 방법을 구현하기 위한 메시지 메모리를 구비한 통신 모듈
CN116414732A (zh) 基于ddr3的高速大容量双通道双缓冲存储系统
CN1191530C (zh) 多命令部件共用主控器的pci主桥
EP3758264A1 (en) Data transmission apparatuses, data processing systems and methods, and media
CN112463668A (zh) 一种基于stt-mram的多通道高速数据访存结构
US11188483B2 (en) Architecture for microcontroller and method for reading data applied to microcontroller
CN113609067B (zh) 一种32路rs485接口卡的实现系统
CN109634880B (zh) 一种数据采集设备、数据交互设备及数据采集系统
CN104049915A (zh) 一种存储系统及通信方法
CN213302819U (zh) 工业控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant