CN107122320A - 一种基于fpga实现pcm音频播放装置及系统及方法 - Google Patents

Abstract

本发明公开了一种基于FPGA实现PCM音频播放装置及系统及方法。本发明主要完成播放音频信号，播放信号从音频服务器经FPGA的逻辑处理后，发送到宽带数据总线播放。本发明降低录音系统组成的复杂度、而且放音通道可复用，降低系统成本，系统容量大，数据播放稳定，不易出现语音数据丢失现象，输出侧不间断的将数据从双口RAM中取出送往宽带总线送往目的用户，实现了将经过高速缓冲后的数据没有停顿的送往用户。本发明可广泛应用于各种PCM音频播放系统。

Description

一种基于 FPGA 实现 PCM 音频播放装置及系统及方法

技术领域

本发明涉及数字化音频播放领域，尤其涉及一种PCM音频播放装置及系统及方法。

背景技术

PCM：Pulse Code Modulation，脉冲编码调制。对于声音波形的处理通常采用的是脉冲代码调制编码，即PCM编码。PCM通过抽样、量化、编码三个步骤将连续变化的模拟信号转换为数字编码。

目前，市面上提供的录音系统通常是在电话线路上增加录音设备，对音频在录音服务器上存储及供回放调听，该方案存在以下缺陷：

1.放音系统设备多，系统复杂；

2.放音通道功能单一，造成通道资源浪费；

3.系统容量小，由于放音缓冲区的容量是有限的，缓冲区总有可能写满而产生溢出或数据覆盖造成数据的丢失。

发明内容

为了解决上述技术问题，本发明的目的是提供一种低成本、高效率、大容量、数据传输稳定的音频播放装置及系统及方法。

本发明所采用的技术方案是：

一种基于FPGA实现PCM音频播放装置，包括音频数据放送模块、放音选择控制器、通道数据寄存器、第一双口RAM和第二双口RAM；所述音频数据放送模块用于在放音选择控制器的控制下，将来自通道数据寄存器的数据输出到宽带总线上；所述放音选择控制器用于控制音频数据放送模块读取通道数据寄存器的数据并到转送到宽带总线上；所述通道数据寄存器用于缓存来自两个双口RAM的多路通道数据；所述第一双口RAM和第二双口RAM中交错被写入和读出通道数据，即当第一双口RAM被写入数据时，第二双口RAM被读出数据，当第二双口RAM被写入数据时，第一双口RAM被读出数据。

优选的，其还包括输入数据流选择模块，所述输入数据流选择模块用于接收来自CPU的输入数据并选择数据存入第一双口RAM或第二双口RAM。

优选的，所述放音控制器包括时钟模块、计数器、相等比较器和控制信息，所述控制信息包括播放使能信息、总线选择信息、起始时隙信息，所述音频数据放送模块包括总线选择器、锁存控制寄存器，所述时钟模块用于为计数器和锁存控制寄存器提供时钟信号，所述总线选择器根据总线选择信息选择输出数据到对应的宽带总线，所述起始时隙信息和计数器数值经过相等比较器比较后控制锁存寄存器从第一双口RAM或第二双口RAM中读取相应数据到通道数据寄存器中，所述通道数据寄存器输出数据到总线选择器。

优选的，所述时钟模块提供19.44M的时钟信号。

一种基于FPGA实现PCM音频播放系统，其包括宽带总线、音频播放装置、CPU、音频服务器，所述宽带总线的输入端与音频播放装置的输出端连接，所述音频播放装置的输入端与CPU的输出端连接，所述CPU的输入端与音频服务器的输出端连接。

一种基于FPGA实现PCM音频播放方法，其应用于音频播放系统，其特征在于，所述方法包括步骤：

S1，通过CPU从音频服务器中读取数据并交错写入数据到两个双口RAM中；

S2，通道数据寄存器交错从两个双口RAM中读取数据；

S3，通过放音选择控制器控制音频数据放送模块将数据送到对应的宽带总线上。

本发明的有益效果是：

本发明主要完成播放音频信号，播放信号从音频服务器经FPGA的逻辑处理后，发送到宽带数据总线播放。本发明降低录音系统组成的复杂度、而且放音通道可复用，降低系统成本，系统容量大，数据播放稳定，不易出现语音数据丢失现象，输出侧不间断的将数据从双口RAM中取出送往宽带总线送往目的用户，实现了将经过高速缓冲后的数据没有停顿的送往用户。

本发明可广泛应用于各种PCM音频播放系统。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是本发明装置一种实施例的逻辑框图；

图2是本发明装置实现原理一种实施例的工作原理图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本设计中音频播放以已有的程控交换机平台提供音频播放功能模块为例。单纯从设计发明的音频播放模块，其设计原理具有通用性，不受限制于任何应用平台，为便于介绍设计发明的原理，我们以在程控交换机平台实现的场景进行说明。

如图1至图2所示，一种基于FPGA实现PCM音频播放系统，其包括宽带总线、音频播放装置、CPU、音频服务器，所述宽带总线的输入端与音频播放装置的输出端连接，所述音频播放装置的输入端与CPU的输出端连接，所述CPU的输入端与音频服务器的输出端连接。

其中，音频播放装置在FPGA内部实现，接收CPU的输入，在音频播放装置内部的播放单元中完成音频数据的播放处理，实现PCM音频播放功能。

具体的，在录音回放的应用中采用乒乓操作的策略，这里通过使用两个双口RAM来实现。由于CPU侧写双口RAM速率和宽带总线侧的速率是不一样的，使用双口RAM达到了数据传输缓冲的作用。但使用的双口RAM的容量是有限的，缓冲区总有可能写满而产生溢出或数据覆盖造成数据的丢失，而且CPU在写数据的时候总线是不能读取数据的。我们使用两个双口RAM，当CPU在写满一个双口RAM后，将此双口RAM的标志位置为满，在CPU写第一片双口RAM的同时总线读取另外一个已经写满的双口RAM的数据，当总线读完该双口RAM后，同时将双口RAM的标志位置为空；紧接着FPGA不停顿继续读另外一个已经由CPU写满的双口RAM，读完以后同样将该双口RAM的标志位清为空。在CPU侧则不断的扫描这两个双口RAM的状态，只有当双口RAM的状态是空的时候才能往里面写数据，当状态为满时是禁止往双口RAM写数据的。通过双口RAM的空满标志位防止了数据缓冲区数据溢出和被覆盖的危险，也使语音数据可以不间断的实现回放。

我们在逻辑器件中先构造两个带有空满标志的双口RAM，每个双口RAM的大小为2KB，写的时候当CPU写完2048字节数据后同时将双口RAM的状态标志寄存器写‘1’置标志为满。读的时候当读地址计数器达到2047时说明已经读完一个双口RAM,可以将标志置为空。这时将产生一个清标志脉冲CLR来清除状态标志寄存器的满标志。

数据输出时是在2048～2429时隙之间的连续32个时隙将双口RAM的数据取出锁存，这样做的目的是因为此时双口RAM中的数据已经完全稳定下来，这样采样的数据肯定是稳定有效的。然后在下一帧的指定的宽带总线时隙将数据送到宽带总线时隙，再由系统控制软件将这个宽带总线时隙交换到需要收听调听数据的用户时隙。

一种基于FPGA实现PCM音频播放装置，包括音频数据放送模块、放音选择控制器、通道数据寄存器、第一双口RAM和第二双口RAM；所述音频数据放送模块用于在放音选择控制器的控制下，将来自通道数据寄存器的数据输出到宽带总线上；所述放音选择控制器用于控制音频数据放送模块读取通道数据寄存器的数据并到转送到宽带总线上；所述通道数据寄存器用于缓存来自两个双口RAM的多路通道数据；所述第一双口RAM和第二双口RAM中交错被写入和读出通道数据，即当第一双口RAM被写入数据时，第二双口RAM被读出数据，当第二双口RAM被写入数据时，第一双口RAM被读出数据。

优选的，其还包括输入数据流选择模块，所述输入数据流选择模块用于接收来自CPU的输入数据并选择数据存入第一双口RAM或第二双口RAM。

音频服务器发送过来的录音数据经CPU处理后在存入两个双口RAM前要经过输入数据流选择模块选择数据存入哪个双口RAM。输入数据流选择模块需要产生两个双口RAM的数据，地址，片选，使能，读写，时钟等控制信号。在数据的输入端是由CPU把数据写入双口RAM中存储。写CPU写数据时需要判断双口RAM的状态，只有当双口RAM的状态为空时，CPU才能将数据写入双口RAM中，每写满一个双口RAM,CPU把双口RAM的状态标志会变为满，当数据输出侧将双口RAM的数据读完后，双口RAM自动将标志置为空。这里双口RAM的空满标志同CPU的片选信号组合作为两片双口RAM的片选信号，当标志为空且CPU的片选有效时双口RAM的片选有效，若标志为满则片选无效。

双口RAM的结构为CPU侧为1024×16bit，宽带总线侧为2048×8bit，双口RAM要求在一段读的时候另一端不能写，一端写的时候另一端不能读，CPU写的时候先写双口RAM1,写满双口RAM1后查询双口RAM2的状态，若双口RAM2的状态为满，CPU不能向其写数据，若双口RAM2的状态为空则可以向其写入数据，写完双口RAM2后再判断双口RAM1的状态，同理只有当状态为空时才能向其写入数据。

在双口RAM的另外一端由数据输出控制器不中断的读取双口RAM中的数据并将其发送宽带总线相应的时隙。总线侧的读数据是与CPU侧写数据错开的，当CPU写双口RAM1的时候，输出数据控制器读取双口RAM2的数据，待输出数据控制器将双口RAM2的数据取完后，输出数据控制器将双口RAM2的标志清为空，同时不停顿接着读取双口RAM1中的数据，这时CPU如果扫描到双口RAM2数据已读完，状态已置为空，向其写入2048字节数据后将标志改为满，当双口RAM1的数据被读完后同样其满状态被清为空。这样循环操作，CPU数据输入侧通过探询不断的将新的数据写入已被读空的双口RAM，输出侧则不间断的将数据从双口RAM中取出送往宽带总线送往目的用户，实现了将经过高速缓冲后的数据没有停顿的送往用户。

优选的，所述放音选择控制器包括时钟模块、32个播放控制寄存器、12位计数器和相等比较器，所述每个播放控制寄存器对应一路需要播放的通话信息的控制信息，所述控制信息包括播放使能信息、总线选择信息、起始时隙信息，所述音频数据放送模块包括总线选择器、锁存控制寄存器，所述时钟模块用于为12位计数器和锁存控制寄存器提供时钟信号，所述总线选择器根据总线选择信息选择播放对应宽带总线数据，所述起始时隙信息和12位计数器数值经过相等比较器比较后控制锁存寄存器从宽带总线中采样宽带总线的相应数据到通道数据寄存器中。该实施例中还包括使能控制信号，所述使能控制信号和相等比较器输出的信号进行与运算后控制锁存寄存器从宽带总线中采样宽带总线的相应数据到通道数据寄存器中。

该实施例中，双口RAM在CPU侧为1024×16bit，可读可写；在宽带总线侧为2048×8bit，只能读不能写。

输出数据选择模块通过地址计数器在2048之后时间将数据逐片循环从两片双口RAM中读出锁存，（我们这里约定在TS2100时隙开始的连续32个时隙将数据从双口RAM中读出）并在下一帧配置数据指定的宽带总线时隙送出到指定宽带总线上。这里两片双口RAM通过地址计数器来产生片选信号，地址计数前2048片选第一片双口RAM，地址计数后2048片选产生第二片双口RAM。同时每计数完2048个地址产生一个时钟脉宽的高电平脉冲用来清除双口RAM的满标志将标志置为空。

一种基于FPGA实现PCM音频播放方法，其应用于音频播放系统，其特征在于，所述方法包括步骤：

S1，通过CPU从音频服务器中读取数据并交错写入数据到两个双口RAM中；

S2，通道数据寄存器交错从两个双口RAM中读取数据；

S3，通过放音选择控制器控制音频数据放送模块将数据送到对应的宽带总线上。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种基于FPGA实现PCM音频播放装置，其特征在于，包括音频数据放送模块、放音选择控制器、通道数据寄存器、第一双口RAM和第二双口RAM；

所述音频数据放送模块用于在放音选择控制器的控制下，将来自通道数据寄存器的数据输出到宽带总线上；

所述放音选择控制器用于控制音频数据放送模块读取通道数据寄存器的数据并到转送到宽带总线上；

所述通道数据寄存器用于缓存来自两个双口RAM的多路通道数据；

所述第一双口RAM和第二双口RAM中交错被写入和读出通道数据，即当第一双口RAM被写入数据时，第二双口RAM被读出数据，当第二双口RAM被写入数据时，第一双口RAM被读出数据。

2.根据权利要求1所述的一种基于FPGA实现PCM音频播放装置，其特征在于，其还包括输入数据流选择模块，所述输入数据流选择模块用于接收来自CPU的输入数据并选择数据存入第一双口RAM或第二双口RAM。

3.根据权利要求1或2所述的一种基于FPGA实现PCM音频播放装置，其特征在于，所述放音控制器包括时钟模块、计数器、相等比较器和控制信息，所述控制信息包括播放使能信息、总线选择信息、起始时隙信息，所述音频数据放送模块包括总线选择器、锁存控制寄存器，所述时钟模块用于为计数器和锁存控制寄存器提供时钟信号，所述总线选择器根据总线选择信息选择输出数据到对应的宽带总线，所述起始时隙信息和计数器数值经过相等比较器比较后控制锁存寄存器从第一双口RAM或第二双口RAM中读取相应数据到通道数据寄存器中，所述通道数据寄存器输出数据到总线选择器。

4.根据权利要求3所述的一种基于FPGA实现PCM音频播放装置，其特征在于，所述时钟模块提供19.44M的时钟信号。

5.一种基于FPGA实现PCM音频播放系统，其特征在于，其包括宽带总线、如权利要求1至4任一项所述的音频播放装置、CPU、音频服务器，所述宽带总线的输入端与音频播放装置的输出端连接，所述音频播放装置的输入端与CPU的输出端连接，所述CPU的输入端与音频服务器的输出端连接。

6.一种基于FPGA实现PCM音频播放方法，其应用于如权利要求5所述的音频播放系统，其特征在于，所述方法包括步骤：

S1，通过CPU从音频服务器中读取数据并交错写入数据到两个双口RAM中；

S2，通道数据寄存器交错从两个双口RAM中读取数据；

S3，通过放音选择控制器控制音频数据放送模块将数据送到对应的宽带总线上。