CN111900991A - 适用于超高速dac的动态复位双边沿开关驱动电路及方法 - Google Patents
适用于超高速dac的动态复位双边沿开关驱动电路及方法 Download PDFInfo
- Publication number
- CN111900991A CN111900991A CN202010802710.1A CN202010802710A CN111900991A CN 111900991 A CN111900991 A CN 111900991A CN 202010802710 A CN202010802710 A CN 202010802710A CN 111900991 A CN111900991 A CN 111900991A
- Authority
- CN
- China
- Prior art keywords
- transistor
- reset
- drain
- driving branch
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000005070 sampling Methods 0.000 claims abstract description 16
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000002441 reversible effect Effects 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及一种适用于超高速DAC的动态复位双边沿开关驱动电路及方法，属于数据转换器技术领域，解决了传统电流开关驱动电路的共源节点电压波动可能造成的码间串扰，导致输出信号失真、电流舵DAC动态性能降低的问题。该开关驱动电路包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字信号的双边沿交替采样。通过该开关驱动电路，实现了相对支路共源节点电压的复位，简单易行，易于实施，减小了共源节点电压的波动，避免了输出信号的失真，提升了电流舵DAC的动态性能，具有较高的实用价值。
Description
技术领域
本发明涉及数据转换器技术领域，尤其涉及一种适用于超高速DAC的动态复位双边沿开关驱动电路及方法。
背景技术
超高速数字-模拟转换器(digital-to-analog converter,DAC)在宽带无线通信、测试设备、雷达等领域具有广阔的应用前景。电流舵架构可以提供更快的切换速度和更大的带宽，因此通常是实现超高速DAC的首选结构。虽然电流舵DAC结构较为简单，但是性能仍受到多种来源的误差限制，例如，电流源失配导致的幅度误差，与输入数字信号相关的开关瞬态行为，寄生电容引起的有限输出阻抗等。
电流舵DAC的基本结构是由一组加权的电流源及电流开关单元组成。在DAC中，电流开关是数字域与模拟域的接口，利用接收到的数字码信息控制开关的导通或者关断行为，从而将数字码信息转换为模拟信号。随着采样速率的提高，DAC的动态误差对性能的影响占据着主要地位。其中，与输入数字码相关的开关动态切换过程(开关瞬态行为)对于电流舵DAC高频性能的影响就十分关键。
开关驱动电路的性能直接决定着开关控制信号的质量，对开关切换行为有着重要的影响。通常为了降低输入时钟的频率并且减小功耗，可以采用一种双边沿采样的电流开关驱动电路，从而使采样速率加倍。但是，对于传统的双边沿采样的电流开关驱动电路，共源节点的电压容易波动，可能造成输出信号的失真，降低DAC的动态性能。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种适用于超高速DAC的动态复位双边沿开关驱动电路及方法，用以解决传统电流开关驱动电路的共源节点电压波动可能造成的码间串扰，导致输出信号失真、电流舵DAC动态性能降低的问题。
本发明的一个实施例提供了一种适用于超高速DAC的动态复位双边沿开关驱动电路，包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字量信号的双边沿采样；其中，所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点，所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；
所述第一复位晶体管的源极连接第一共源节点，漏极连接固定电压V0；所述第二复位晶体管的源极连接第二共源节点，漏极连接固定电压V0；所述第一复位晶体管的栅极与晶体管M7的栅极输入的时钟信号同步，第二复位晶体管的栅极与晶体管M3的栅极输入的时钟信号同步。
进一步，所述第一驱动支路的第一漏极端A1和第二驱动支路的第一漏极端B1均通过第一电阻R1连接电源电压VDD，第一驱动支路的第二漏极端A2和第二驱动支路的第二漏极端B2均通过第二电阻R2连接电源电压VDD，第一驱动支路的源极端A3和第二驱动支路的源极端B3均连接晶体管MO的漏极，所述晶体管MO的源极接地，栅极输入偏置电压信号；所述第一复位晶体管的栅极与第二复位晶体管的栅极输入的复位时钟信号反相。
进一步，所述第一驱动支路工作时第二复位晶体管导通，将第二共源节点复位至固定电压V0；所述第二驱动支路工作时第一复位晶体管导通，将第一共源节点复位至固定电压V0。
进一步，所述复位时钟信号的高电平为电源电压VDD的1.5～2倍，所述固定电压V0可以根据电路要求自行设置。
进一步，所述第一驱动支路还包括晶体管M1和晶体管M2；所述晶体管M1的源极与晶体管M2的源极均连接晶体管M3的漏极，晶体管M1的漏极为第一驱动支路的第一漏极A1，晶体管M2的漏极为第一驱动支路的第二漏极端A2，晶体管M3的源极为第一驱动支路的源极端A3。
进一步，所述第二驱动支路还包括晶体管M5和晶体管M6；所述晶体管M5的源极与晶体管M6的源极均连接晶体管M7的漏极，晶体管M5的漏极为第二驱动支路的第一漏极端B1，晶体管M6的漏极为第二驱动支路的第二漏极端B2，晶体管M7的源极为第二驱动支路的源极端B3。
进一步，所述晶体管M1的栅极与晶体管M2的栅极输入的数字量信号反相；所述晶体管M5的栅极与晶体管M6的栅极输入的数字量信号反相。
进一步，基于晶体管M1、M2、M5或M6输入的数字量信号，在第一输出端ON或第二输出端OP获得的数字量信号的传输速率为所述输入的数字量信号的2倍；其中，所述第一输出端为晶体管M1的漏极或晶体管M5的漏极，第二输出端为晶体管M2的漏极或晶体管M6的漏极。
进一步，所述晶体管M3的栅极与晶体管M7的栅极输入的时钟信号反相。
本发明的另一个实施例提供了一种适用于超高速DAC的动态复位双边沿开关驱动方法，包括如下步骤：
将第一复位晶体管的源极连接第一驱动支路中的第一共源节点，漏极连接固定电压V0；将第二复位晶体管的源极连接第二驱动支路中的第二共源节点，漏极连接固定电压V0；所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点；所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；
向晶体管M3的栅极输入高电平信号、晶体管M7的栅极输入低电平信号，以使第一驱动支路工作、第二驱动支路不工作；同时，第二复位晶体管M8导通，将第二共源节点复位至固定电压V0，实现第二共源节点的复位；基于第一驱动支路输入的数字量信号，输出第一高频数字量信号；
向晶体管M3的栅极输入低电平信号、晶体管M7的栅极输入高电平信号，以使第二驱动支路工作、第一驱动支路不工作；同时，第一复位晶体管M8导通，将第一共源节点复位至固定电压V0，实现第二共源节点的复位；基于第二驱动支路输入的数字量信号，输出第二高频数字量信号。
与现有技术相比，本发明至少可实现如下有益效果之一：
1、一种适用于超高速DAC的动态复位双边沿开关驱动电路，在共源节点处设置复位晶体管，通过复位晶体管实现了相对支路共源节点电压的复位，即通过复位晶体管对关断状态下支路的共源节点进行复位，简单易行，易于实施，减小了共源节点电压的波动，避免了输出信号的失真，提升了DAC的动态性能，具有较高的实用价值。
2、通过驱动电路与复位晶体管的相互配合实现了共源节点的复位，减小了电路的功耗，消除了码间干扰的影响，改善了超高速电流舵DAC的高频动态性能。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为适用于超高速DAC的动态复位双边沿开关驱动电路结构示意图；
图2为双边沿采样时序示意图；
附图标记：
100-第一驱动支路；200-第二驱动支路。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
对于传统的双边沿采样的电流开关驱动电路，共源节点的电压容易波动，可能造成输出信号的失真，降低DAC的动态性能。共源节点指差分支路中两个晶体管的共源端。为此，本申请的一个实施例提出了一种适用于超高速DAC的动态复位双边沿开关驱动电路，通过在第一驱动支路的第一共源节点连接第一复位晶体管，并在第二驱动支路的第二共源节点连接第二复位晶体管，在第一驱动支路或第二驱动直流工作时，相应的第二复位晶体管或第一复位晶体管导通，将第二共源节点或第一共源节点的电压复位至固定电压V0，即通过复位晶体管对关断状态下支路的共源节点进行复位，减小了共源节点的电压波动，避免了输出信号的失真，简单易行，易于实施，从而提升电流舵DAC的动态性能。
本发明的一个具体实施例，公开了一种适用于超高速DAC的动态复位双边沿开关驱动电路，如图1所示，包括第一驱动支路100、第二驱动支路200、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；第一驱动支路和第二驱动支路用于交替实现数字量信号的双边沿采样；其中，所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点，所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；第一驱动支路的第一漏极端A1和第二驱动支路的第一漏极端B1均通过第一电阻R1连接电源电压VDD，第一驱动支路的第二漏极端A2和第二驱动支路的第二漏极端B2均通过第二电阻R2连接电源电压VDD，第一驱动支路的源极端A3和第二驱动支路的源极端B3均连接晶体管MO的漏极，晶体管MO的源极接地，栅极输入偏置电压信号，由外部给定。
其中，第一驱动支路和第二驱动支路用于交替实现数字量信号的双边沿采样。示例性的，在每个时钟周期内，基于输入的时钟信号CLKP和CLKN，晶体管M3与晶体管M7轮流导通，将两路差分输入数字信号合成一路差分输出，第一驱动支路中的晶体管M1/M2及第二驱动支路中的晶体管M5/M6轮流实现数字量信号的采样，即双边沿采样。
第一复位晶体管的源极连接第一共源节点，漏极连接固定电压V0；第二复位晶体管的源极连接第二共源节点，漏极连接固定电压V0，其中，固定电压V0的值为电源电压VDD的1.5～2倍，固定电压V0可以根据电路要求自行设置。第一复位晶体管的栅极与第二复位晶体管的栅极输入的复位时钟信号反相；第一复位晶体管的栅极与晶体管M7的栅极输入的时钟信号同步，第二复位晶体管的栅极与晶体管M3的栅极输入的时钟信号同步。
具体来说，第一驱动电路与第二驱动电路在每个时钟周期内分别工作半个时钟周期，相应的，当第一驱动支路工作时第二复位晶体管导通，将第二共源节点复位至固定电压V0，当第二驱动支路工作时第一复位晶体管导通，将第一共源节点复位至固定电压V0，从而实现相应支路的复位。
与现有技术相比，本实施例提供的一种适用于超高速DAC的动态复位双边沿开关驱动电路，通过第一复位晶体管及第二复位晶体管，实现了相应支路共源节点的电压复位，即通过复位晶体管对关断状态下支路的共源节点进行复位，简单易行，易于实施，减小了共源节点电压的波动，避免了输出信号的失真，提升了电流舵DAC的动态性能，具有较高的实用价值。
优选地，第一驱动支路还包括晶体管M1和晶体管M2；晶体管M1的源极与晶体管M2的源极均连接晶体管M3的漏极，晶体管M1的漏极为第一驱动支路的第一漏极端A1，晶体管M2的漏极为第一驱动支路的第二漏极端A2，晶体管M3的源极为第一驱动支路的源极端A3。具体的，晶体管M1的栅极与晶体管M2的栅极输入的信号AP/AN为一对反相的数字量信号，当第一驱动支路工作时，基于输入的数字量信号可在晶体管M1或晶体管M2的漏极输出数字量信号，实现数字量信号向模拟量信号的转换。
优选地，第二驱动支路还包括晶体管M5和晶体管M6；晶体管M5的源极与晶体管M6的源极均连接晶体管M7的漏极，连接点为第二共源节点，晶体管M5的漏极为第二驱动支路的第一漏极端B1，晶体管M6的漏极为第二驱动支路的第二漏极端B2，晶体管M3的源极为第二驱动支路的源极端B3。具体的，晶体管M5的栅极与晶体管M6的栅极输入的信号BP/BN为一对反相的数字量信号，当第二驱动支路工作时，基于输入的数字量信号可在晶体管M5或晶体管M6的漏极输出数字量信号，实现数字量信号向模拟量信号的转换。
具体来说，如图2所示的双边沿采样时序示意图，晶体管M3的栅极与晶体管M7的栅极输入的时钟信号CLKP与CLKN反相，即晶体管M3的栅极与晶体管M7的栅极输入的信号CLKP与CLKN为一对差分时钟信号，同时，第一复位晶体管M4的栅极与第二复位晶体管M8的栅极输入的信号CLKN_BOOST及CLKP_BOOST为与CLKP及CLKN同步的时钟信号。第一驱动支路与第二驱动支路受晶体管M3及晶体管M7的栅极输入的差分时钟信号CLKP及CLKN的控制从而实现轮流导通，以实现数字信号的双边沿采样。
优选地，基于晶体管M1、M2、M5或M6输入的数字量信号，在第一输出端ON或第二输出端OP获得的数字量信号的传输速率为所述输入的数字量信号的2倍；其中，第一输出端为晶体管M1的漏极或晶体管M5的漏极，第二输出端为晶体管M2的漏极或晶体管M6的漏极。具体来说，晶体管M1/M2、M5/M6受输入的数字信号的控制以实现通断，从而将低速并行输入数据信号合成高速串行的数字信号输出，使得数字量信号流向相应的差分输出端，即第一输出端ON或第二输出端OP。该电路的输出端连接至传统电流舵DAC的电流开关，通过电流开关完成电流的模拟量信号输出，以实现数字电平向模拟电流的转换。
示例性的，当晶体管M3的栅极输入的时钟信号CLKP为高电平、晶体管M7的栅极输入的时钟信号CLKP为低电平时，晶体管M3导通、晶体管M7不导通，基于晶体管M1或M3的栅极输入的数字量信号，晶体管M1或M3导通，第一驱动支路工作，第二驱动支路不工作。此时晶体管M1的漏极为第一输出端ON，在第一输出端ON输出模拟量信号，由于晶体管M1或晶体管M2的栅极输入的信号为数字量信号，在第一输出端输出了高频的数字信号。由于第二复位晶体管M8的栅极输入的时钟信号与晶体管M3的栅极输入的时钟信号保持一致，故第二复位晶体管M8导通，将第二共源节点处的节点电压复位至固定电压V0。
通过驱动电路与复位晶体管的相互配合实现了共源节点的复位，减小了电路的功耗，消除了码间干扰的影响，改善了超高速电流舵DAC的高频动态性能。
本发明的另一个实施例提供了一种基于上述驱动电路的适用于超高速DAC的动态复位双边沿开关驱动方法，包括如下步骤：
将第一复位晶体管的源极连接第一驱动支路中的第一共源节点，漏极连接固定电压V0；将第二复位晶体管的源极连接第二驱动支路中的第二共源节点，漏极连接固定电压V0；所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点；所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；
当晶体管M3的栅极输入高电平信号、晶体管M7的栅极输入低电平信号时，第一驱动支路工作、第二驱动支路不工作；同时，第二复位晶体管M8导通，将第二共源节点复位至固定电压V0，实现第二共源节点的复位；基于第一驱动支路输入的数字量信号，输出第一高频数字量信号；
当晶体管M3的栅极输入低电平信号、晶体管M7的栅极输入高电平信号时，第二驱动支路工作、第一驱动支路不工作；同时，第一复位晶体管M4导通，将第一共源节点复位至固定电压V0，实现第二共源节点的复位；基于第二驱动支路输入的数字量信号，输出第二高频数字量信号。
具体来说，第二复位晶体管M8的栅极输入的复位时钟信号与晶体管M3的栅极输入的时钟信号保持一致，故在第一驱动支路工作时，第二复位晶体管M8导通，将第二共源节点B_com处的节点电压复位至固定电压V0，第一共源节点A_com处的节点电压复位原理与第二共源节点B_com处的节点电压复位原理相似，不再赘述。
通过一种适用于超高速DAC的动态复位双边沿开关驱动方法，在进行交替采样时，通过在共源节点处设置复位晶体管以实现相对支路共源节点电压的复位，即通过复位晶体管对关断状态下支路的共源节点进行复位，简单易行，易于实施，减小了共源节点电压的波动，避免了输出信号的失真，提升了DAC的动态性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种适用于超高速DAC的动态复位双边沿开关驱动电路,其特征在于，包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字信号的双边沿采样；其中，所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点，所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；
所述第一复位晶体管的源极连接第一共源节点，漏极连接固定电压V0；所述第二复位晶体管的源极连接第二共源节点，漏极连接固定电压V0；所述第一复位晶体管的栅极与晶体管M7的栅极输入的时钟信号同步，第二复位晶体管的栅极与晶体管M3的栅极输入的时钟信号同步。
2.根据权利要求1所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第一驱动支路的第一漏极端A1和第二驱动支路的第一漏极端B1均通过第一电阻R1连接电源电压VDD，第一驱动支路的第二漏极端A2和第二驱动支路的第二漏极端B2均通过第二电阻R2连接电源电压VDD，第一驱动支路的源极端A3和第二驱动支路的源极端B3均连接晶体管MO的漏极，所述晶体管MO的源极接地，栅极输入偏置电压信号；
所述第一复位晶体管的栅极与第二复位晶体管的栅极输入的复位时钟信号反相。
3.根据权利要求1-2任一所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第一驱动支路工作时第二复位晶体管导通，将第二共源节点复位至固定电压V0；所述第二驱动支路工作时第一复位晶体管导通，将第一共源节点复位至固定电压V0。
4.根据权利要求2所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述复位时钟信号的高电平为电源电压VDD的1.5～2倍。
5.根据权利要求1所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第一驱动支路还包括晶体管M1和晶体管M2；所述晶体管M1的源极与晶体管M2的源极均连接晶体管M3的漏极，晶体管M1的漏极为第一驱动支路的第一漏极端A1，晶体管M2的漏极为第一驱动支路的第一漏极端A2，晶体管M3的源极为第一驱动支路的源极端A3。
6.根据权利要求5所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述第二驱动支路还包括晶体管M5和晶体管M6；所述晶体管M5的源极与晶体管M6的源极均连接晶体管M7的漏极，晶体管M5的漏极为第二驱动支路的第一漏极端B1，晶体管M6的漏极为第二驱动支路的第二漏极端B2，晶体管M7的源极为第二驱动支路的源极端B3。
7.根据权利要求6所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述晶体管M1的栅极与晶体管M2的栅极输入的数字量信号反相；所述晶体管M5的栅极与晶体管M6的栅极输入的数字量信号反相。
8.根据权利要求7所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，基于晶体管M1、M2、M5或M6输入的数字量信号，在第一输出端ON或第二输出端OP获得数字量信号的传输速率为所述输入的数字量信号的2倍；其中，所述第一输出端为晶体管M1的漏极或晶体管M5的漏极，第二输出端为晶体管M2的漏极或晶体管M6的漏极。
9.根据权利要求6所述的适用于超高速DAC的动态复位双边沿开关驱动电路，其特征在于，所述晶体管M3的栅极与晶体管M7的栅极输入的时钟信号反相。
10.一种适用于超高速DAC的动态复位双边沿开关驱动方法，其特征在于，包括如下步骤：
将第一复位晶体管的源极连接第一驱动支路中的第一共源节点，漏极连接固定电压V0；将第二复位晶体管的源极连接第二驱动支路中的第二共源节点，漏极连接固定电压V0；所述第一驱动支路包括晶体管M3，晶体管M3的漏极为第一共源节点；所述第二驱动支路包括晶体管M7，晶体管M7的漏极为第二共源节点；
当晶体管M3的栅极输入高电平信号、晶体管M7的栅极输入低电平信号时，第一驱动支路工作、第二驱动支路不工作；同时，第二复位晶体管M8导通，将第二共源节点复位至固定电压V0，实现第二共源节点的复位；基于第一驱动支路输入的数字量信号，输出第一高频数字量信号；
当晶体管M3的栅极输入低电平信号、晶体管M7的栅极输入高电平信号，第二驱动支路工作、第一驱动支路不工作；同时，第一复位晶体管M4导通，将第一共源节点复位至固定电压V0，实现第二共源节点的复位；基于第二驱动支路输入的数字量信号，输出第二高频数字量信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010802710.1A CN111900991B (zh) | 2020-08-11 | 2020-08-11 | 适用于超高速dac的动态复位双边沿开关驱动电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010802710.1A CN111900991B (zh) | 2020-08-11 | 2020-08-11 | 适用于超高速dac的动态复位双边沿开关驱动电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111900991A true CN111900991A (zh) | 2020-11-06 |
| CN111900991B CN111900991B (zh) | 2022-11-29 |
Family
ID=73228988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010802710.1A Active CN111900991B (zh) | 2020-08-11 | 2020-08-11 | 适用于超高速dac的动态复位双边沿开关驱动电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111900991B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115033044A (zh) * | 2021-03-05 | 2022-09-09 | 龙芯中科技术股份有限公司 | 电流源模块、稳压方法、数模转换器及设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10285008A (ja) * | 1997-04-03 | 1998-10-23 | Nippon Telegr & Teleph Corp <Ntt> | 多重化回路 |
| CN1647387A (zh) * | 2002-04-25 | 2005-07-27 | 皇家飞利浦电子股份有限公司 | 数模转换 |
| US20100194437A1 (en) * | 2009-02-05 | 2010-08-05 | International Business Machines Corporation | Implementing CML Multiplexer Load Balancing |
| US20140285248A1 (en) * | 2013-03-22 | 2014-09-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Current-mode d latch with reset function and associated circuit |
| CN106982182A (zh) * | 2017-04-18 | 2017-07-25 | 南京邮电大学 | 一种高速自适应判决反馈均衡器 |
| CN107565976A (zh) * | 2017-08-11 | 2018-01-09 | 天津大学 | 用于并串转换的新型锁存器 |
-
2020
- 2020-08-11 CN CN202010802710.1A patent/CN111900991B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10285008A (ja) * | 1997-04-03 | 1998-10-23 | Nippon Telegr & Teleph Corp <Ntt> | 多重化回路 |
| CN1647387A (zh) * | 2002-04-25 | 2005-07-27 | 皇家飞利浦电子股份有限公司 | 数模转换 |
| US20100194437A1 (en) * | 2009-02-05 | 2010-08-05 | International Business Machines Corporation | Implementing CML Multiplexer Load Balancing |
| US20140285248A1 (en) * | 2013-03-22 | 2014-09-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Current-mode d latch with reset function and associated circuit |
| CN106982182A (zh) * | 2017-04-18 | 2017-07-25 | 南京邮电大学 | 一种高速自适应判决反馈均衡器 |
| CN107565976A (zh) * | 2017-08-11 | 2018-01-09 | 天津大学 | 用于并串转换的新型锁存器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115033044A (zh) * | 2021-03-05 | 2022-09-09 | 龙芯中科技术股份有限公司 | 电流源模块、稳压方法、数模转换器及设备 |
| CN115033044B (zh) * | 2021-03-05 | 2024-03-15 | 龙芯中科技术股份有限公司 | 电流源模块、稳压方法、数模转换器及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111900991B (zh) | 2022-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102292915B (zh) | 电流开关单元与数/模转换器 | |
| CN108449087B (zh) | 一种超低功耗异步逐次逼近寄存器型模数转换器 | |
| CN106357269B (zh) | 一种用于高速时间交织模数转换器中的输入缓冲器 | |
| CN208369563U (zh) | 数模转换器 | |
| WO2018082656A1 (zh) | 电阻分段式数模转换器及其控制系统 | |
| CN103929181A (zh) | 具有减少杂讯能量误差的电流舵型源的数模转换器 | |
| CN105187039A (zh) | 一种cmos栅压自举开关电路 | |
| CN103716054A (zh) | 用于逐次逼近型模数转换器前端的宽带采样保持电路 | |
| US20040145506A1 (en) | Constant switching for signal processing | |
| CN111900991B (zh) | 适用于超高速dac的动态复位双边沿开关驱动电路及方法 | |
| US6992608B2 (en) | Current-steering digital-to-analog converter having a minimum charge injection latch | |
| US20110037511A1 (en) | Multiple signal switching circuit, current switching cell circuit, latch circuit, current steering type dac, semiconductor integrated circuit, video device, and communication device | |
| CN102332922A (zh) | 提高数模转换器高频特性的电流源及驱动电路 | |
| CN109787631B (zh) | 一种毫米波模拟采样前端电路 | |
| Cao et al. | An operational amplifier assisted input buffer and an improved bootstrapped switch for high-speed and high-resolution ADCs | |
| CN112671407A (zh) | 应用于超低功耗模数转换器的栅压自举开关电路 | |
| CN102388537B (zh) | 数模转换单元电路及数模转换器 | |
| Linnhoff et al. | A 12 bit 8 GS/s time-interleaved SAR ADC in 28nm CMOS | |
| CN116418296A (zh) | 一种开关电容数字相位调制器 | |
| CN111130551B (zh) | 一种基于电感拓频的缓冲器及其采样前端电路 | |
| Li et al. | A 14-Bit 2-GS/s DAC with SFDR> 70dB up to 1-GHz in 65-nm CMOS | |
| CN112838835A (zh) | 一种移相器的放大电路及移相器 | |
| CN111162790B (zh) | 一种基于电感拓频的缓冲器及其采样前端电路 | |
| Luo et al. | Current switch driver and current source designs for high-speed current-steering DAC | |
| KR102349492B1 (ko) | 전류 구동 디지털-아날로그 변환기의 성능 개선을 위한 더미 스위치를 포함하는 전류 셀 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |