CN111898328B - 一种基于FPGA的SoC原型验证系统 - Google Patents

一种基于FPGA的SoC原型验证系统 Download PDF

Info

Publication number
CN111898328B
CN111898328B CN202010680950.9A CN202010680950A CN111898328B CN 111898328 B CN111898328 B CN 111898328B CN 202010680950 A CN202010680950 A CN 202010680950A CN 111898328 B CN111898328 B CN 111898328B
Authority
CN
China
Prior art keywords
module
fpga
soc
interface
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010680950.9A
Other languages
English (en)
Other versions
CN111898328A (zh
Inventor
侯庆庆
桂江华
李文学
魏江杰
杨楚玮
杨露
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202010680950.9A priority Critical patent/CN111898328B/zh
Publication of CN111898328A publication Critical patent/CN111898328A/zh
Application granted granted Critical
Publication of CN111898328B publication Critical patent/CN111898328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/08—HW-SW co-design, e.g. HW-SW partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种基于FPGA的SoC原型验证系统，属于SoC芯片设计技术领域。所述基于FPGA的SoC原型验证系统包括FPGA、SPI模块、SCI模块、GMAC模块、CAN模块、AD9653模块、ADS5409模块、AD9779模块、JTAG接口、QTH接口、时钟模块和电源模块，利用FPGA作为SoC芯片验证的主要载体，模拟SoC芯片的实际运行,可满足SoC内嵌可重构算法单元验证的需求，AD9653/ADS5409采集的信号，经可重构算法单元处理后，由AD9779转换成模拟信号输出。用本系统对芯片进行软硬件的协同验证，增加验证的覆盖率，查找设计中是否存在缺陷，弥补了仿真验证速度问题，保证SoC设计的可靠性和正确性。

Description

一种基于FPGA的SoC原型验证系统
技术领域
本发明涉及SoC芯片设计技术领域，满足FPGA原型验证需求，尤其是SoC芯片内嵌可重构算法。
背景技术
随着电子整机系统对小型化、高性能、多功能、高可靠和低成本的要求越来越高，需要在保证系统可靠性的前提下，最大程度提高系统的集成度。整机中的算法单元使用硬件进行实现，嵌入到芯片设计中，目前内嵌可重构算法的SoC能够满足电子整机系统发展的需求，在军用电子系统中应用广泛。为保证SoC设计的可靠性和正确性，模拟芯片的实际应用，FPGA是验证阶段的重要载体，把ASIC设计转换为RTL代码，在FPGA上可直接运行，将仿真在硬件上进行实现，对芯片进行软硬件的协同验证，增加验证的覆盖率，查找设计中是否存在缺陷，弥补了仿真验证速度问题。
发明内容
本发明的目的在于提供一种基于FPGA的SoC原型验证系统，以实现对SoC芯片进行验证。
为解决上述技术问题，本发明提供一种基于FPGA的SoC原型验证系统，包括FPGA、SPI模块、SCI模块、GMAC模块、CAN模块、AD9653模块、ADS5409模块、AD9779模块、JTAG接口、QTH接口、时钟模块和电源模块；
FPGA为SoC原型验证系统的核心；SPI模块、GMAC模块和CAN模块对各自外设进行功能验证，SPI模块同时配置AD9653模块、ADS5409模块、AD9779模块、时钟模块中的芯片AD9518；JTAG接口用于加载使用SoC程序；FPGA部分引脚通过QTH接口与外部扩展板卡连接；时钟模块为整个系统提供时钟；电源模块对整个系统供电；
SoC芯片内包括可重构算法单元，AD9653模块和ADS5409模块采集的信号，经可重构算法单元处理后，由AD9779模块转换成模拟信号输出；将SoC芯片的ASIC代码转换为RTL代码，在FPGA上直接运行。
可选的，所述GMAC模块使用的PHY芯片为88E1111-B2-RCJ1C000，支持1000/100/10Mbps工作模式，支持GMII/MII，SGMII接口，通过RJ45接口与外部互联完成数据传输。
可选的，所述时钟模块包括型号为AD9518和AD9514的两款时钟管理芯片；
芯片AD9518的参考时钟由晶振或外部通过SMA接口提供，FPGA通过SPI接口完成对芯片AD9518的配置，并提供时钟给AD9653、AD9779和FPGA；
芯片AD9514的参考时钟由外部通过SMA接口提供，输出2组LVPECL时钟提供给ADS5409。
可选的，AD9653为4通道、16位、125MSPS模数转换器，FPGA通过SPI接口完成对AD9653的配置，AD9653输出的数字信号、数据时钟输出和帧时钟输出与FPGA互联。
可选的，ADS5409为双通道、12位、900MSPS模数转换器，FPGA通过SPI接口完成对ADS5409的配置，ADS5409输出的数字信号、数据时钟输出和超量程输出与FPGA互联。
可选的，AD9779为双通道、16位、高动态范围数模转换器，FPGA通过SPI接口完成对AD9779的配置。
可选的，所述SCI模块、CAN模块、JTAG接口通过接插件引出，能够与其他外设互联完成数据的传输。
可选的，所述QTH接口与所述FPGA互联，所述FPGA通过所述QTH接口与外部扩展板卡连接，满足系统功能的其他需求。
可选的，所述FPGA型号为XCVU440-FLGA2892-1-C。
可选的，所述FPGA、SPI模块、SCI模块、GMAC模块、CAN模块、AD9653模块、ADS5409模块、AD9779模块、JTAG接口、QTH接口、时钟模块和电源模块均集成在一块电路板上。
本发明具有以下有益效果：
(1)可满足不同类型的SoC验证需求，无需重复开发原型验证系统，节约投入成本，缩短了项目周期，在SoC设计的验证阶段本系统具有较高的使用率；
(2)FPGA为系统核心，将SoC芯片的ASIC代码转换为RTL代码，在FPGA上可直接运行，对芯片进行软硬件的协同验证，查找设计中是否存在缺陷，弥补了仿真验证速度问题，增加验证的覆盖率，保证设计的可靠性和正确性。
附图说明
图1为本发明提供的一种基于FPGA的SoC原型验证系统的构架图；
图2为电源输入和FPGA电源时序控制的原理图；
图3为FPGA的VCCINT_FPGA、VCC1V2_FPGA、MGTAVCC_FPGA电源的原理图；
图4为FPGA的MGTAVTT_FPGA、VCC1V8_FPGA电源的原理图；
图5为AD9653模块、ADS5409模块和AD9779模块电源的原理图；
图6为SCI模块的原理图；
图7为CAN模块的原理图；
图8为GMAC模块的原理图；
图9为JTAG接口、复位等原理图；
图10为AD9653模块的原理图；
图11为AD9779模块的原理图；
图12为ADS5409的原理图；
图13为时钟模块中时钟管理AD9518的原理图；
图14为时钟模块中时钟管理AD9514的原理图；
图15为QTH接口的原理图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于FPGA的SoC原型验证系统作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种基于FPGA的SoC原型验证系统，其架构如图1所示，包括FPGA、SPI模块、SCI模块、GMAC模块、CAN模块、AD9653模块、ADS5409模块、AD9779模块、JTAG接口、QTH接口、时钟模块和电源模块；FPGA为SoC原型验证系统的核心；SPI模块、GMAC模块和CAN模块对各自外设进行功能验证，SPI模块包括SPI0～SPI7，同时配置AD9653模块、ADS5409模块、AD9779模块、时钟模块中的芯片AD9518；JTAG接口用于加载使用SoC程序；FPGA部分引脚通过QTH接口(即QTH接插件)与外部扩展板卡连接；时钟模块为整个系统提供时钟；电源模块对整个系统供电；SoC芯片内包括可重构算法单元，AD9653模块和ADS5409模块采集的信号，经可重构算法单元处理后，由AD9779模块转换成模拟信号输出；将SoC芯片的ASIC代码转换为RTL代码，在FPGA上直接运行。
在本发明中，电源模块采用单电源为整个系统供电，如图2所示，输入电源电压为直流+12V。系统可通过开关控制12V电源的通断。时序控制芯片MAX16050控制FPGA电源的上电顺序，FPGA各电源的上电先后顺序为VCCINT_FPGA→VCC1V8_FPGA→MGTAVCC_FPGA→VCC1V2_FPGA\MGTAVTT_FPGA。图3和图4为FPGA供电电源的原理图，电源模块PTH08T250W产生0.95V的VCCINT_FPGA电源；电源模块PTH08T220W分别产生1.0V的MGTAVCC_FPGA电源、1.2V的VCC1V2_FPGA电源、1.2V的MGTAVTT_FPGA电源和1.8V的VCC1V8_FPGA电源。
图5为AD9653模块、ADS5409模块和AD9779模块电源原理图，使用MAX8556产生D1.8V_AD给AD9653模块使用，A1.8V_DA给AD9779模块使用，A1.8V_AD5409给ADS5409模块使用，VCC1V8给其他器件使用。
图6是SCI模块的原理图，SCI模块包括SCI0～SCI6；FPGA的1.8V电平信号经电平转换芯片TXS0108E转为3.3V电平后再与后级芯片相连。SP3243EUEY-L芯片转换为RS232电平，使用DB9接口引出；ADM2582EBRWZ芯片转换为RS422电平，使用排针引出。
图7是CAN模块的原理图，CAN模块包括CAN0和CAN1；使用SN65HVD230芯片。FPGA的1.8V电平信号经电平转换芯片SN74LVT245DCTR转为3.3V电平后再与后级芯片相连。
图8是GMAC模块的部分原理图，GMAC模块使用的PHY芯片为88E1111-B2-RCJ1C000，PHY芯片的配置引脚可通过电阻选焊方式配置所需的功能，支持1000/100/10Mbps工作模式，支持GMII/MII，SGMII接口，通过RJ45接口与外部进行通信。
图9是JTAG接口原理图，J22为FPGA的JTAG接口，S1为FPGA的复位按键，使用MAX809Z复位芯片，保证上电过程中FPGA在复位状态；拨码开关S2控制FPGA启动模式；晶振Y5为FPGA的输入时钟；排针P24为SoC内部可重构算法引出的测试引脚，用户观测可重构算法的运行状态；S4为引出的GPIO信号；P20为引出的SPI信号；P13为SoC的JTAG接口；P16、P17、P18控制SoC的启动方式；S3为SoC的复位按键。
图10为AD9653模块的原理图，AD9653模块为4通道、16位、125MSPS模数转换器，支持四路模拟信号的输入，AD9653模块输出的数字信号、数据时钟输出(DCO)和帧时钟输出(FCO)与FPGA互联，FPGA通过SPI模块完成对AD9653模块的配置。
图11为AD9779模块的原理图，AD9779模块为双通道、16位、高动态范围数模转换器，SoC内部可重构算法单元输出的数字信号经AD9779模块转换为模拟信号输出，FPGA可通过SPI模块对AD9779模块进行配置。
图12是ADS5409模块的原理图，ADS5409模块为双通道、12位、900MSPS模数转换器，2路输入通道，ADS5409模块输出的数字信号、数据时钟输出和超量程输出与FPGA互联，FPGA通过SPI模块完成对ADS5409模块的配置。
所述时钟模块包括型号为AD9518和AD9514的两款时钟管理芯片。图13是芯片AD9518的原理图，芯片AD9518的参考时钟可选择由晶振或外部通过SMA接口提供，FPGA通过SPI完成对芯片AD9518的配置，芯片AD9518提供时钟给AD9653模块、AD9779模块、FPGA。
图14为芯片AD9514的原理图，参考时钟由外部通过SMA接口提供，可输出2组LVPECL时钟提供给ADS5409模块，配置引脚可通过跳线帽选择对应的电平信号，配置所需的功能。
图15为GTH接口的原理图，可通过QTH接口与外部扩展板卡连接，满足系统功能的其他需求。
本发明利用FPGA作为SoC芯片验证的主要载体，模拟SoC芯片的实际运行,可满足SoC内嵌可重构算法单元验证的需求，AD9653/ADS5409采集的模拟信号，经可重构算法单元处理后，由AD9779转换成模拟信号输出。用本系统对芯片进行软硬件的协同验证，增加验证的覆盖率，查找设计中是否存在缺陷，弥补了仿真验证速度问题，保证SoC设计的可靠性和正确性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种基于FPGA的SoC原型验证系统，其特征在于，包括FPGA、SPI模块、SCI模块、GMAC模块、CAN模块、AD9653模块、ADS5409模块、AD9779模块、JTAG接口、QTH接口、时钟模块和电源模块；
FPGA为SoC原型验证系统的核心；SPI模块、GMAC模块和CAN模块对各自外设进行功能验证，SPI模块同时配置AD9653模块、ADS5409模块、AD9779模块、时钟模块中的芯片AD9518；JTAG接口用于加载使用SoC程序；FPGA部分引脚通过QTH接口与外部扩展板卡连接；时钟模块为整个系统提供时钟；电源模块对整个系统供电；
SoC芯片内包括可重构算法单元，AD9653模块和ADS5409模块采集的信号，经可重构算法单元处理后，由AD9779模块转换成模拟信号输出；将SoC芯片的ASIC代码转换为RTL代码，在FPGA上直接运行；
所述FPGA、SPI模块、SCI模块、GMAC模块、CAN模块、AD9653模块、ADS5409模块、AD9779模块、JTAG接口、QTH接口、时钟模块和电源模块均集成在一块电路板上。
2.如权利要求1所述的基于FPGA的SoC原型验证系统，其特征在于，所述GMAC模块使用的PHY芯片为88E1111-B2-RCJ1C000，支持1000/100/10Mbps工作模式，支持GMII/MII以及SGMII接口，通过RJ45接口与外部互联完成数据传输。
3.如权利要求1所述的基于FPGA的SoC原型验证系统，其特征在于，所述时钟模块包括型号为AD9518和AD9514的两款时钟管理芯片；
芯片AD9518的参考时钟由晶振或外部通过SMA接口提供，FPGA通过SPI接口完成对芯片AD9518的配置，并提供时钟给AD9653模块、AD9779模块和FPGA；
芯片AD9514的参考时钟由外部通过SMA接口提供，输出2组LVPECL时钟提供给ADS5409模块。
4.如权利要求1所述的基于FPGA的SoC原型验证系统，其特征在于，AD9653模块为4通道、16位、125MSPS模数转换器，FPGA通过SPI模块完成对AD9653模块的配置，AD9653模块输出的数字信号、数据时钟输出和帧时钟输出与FPGA互联。
5.如权利要求1所述的基于FPGA的SoC原型验证系统，其特征在于，ADS5409模块为双通道、12位、900MSPS模数转换器，FPGA通过SPI模块完成对ADS5409模块的配置，ADS5409模块输出的数字信号、数据时钟输出和超量程输出与FPGA互联。
6.如权利要求1所述的基于FPGA的SoC原型验证系统，其特征在于，AD9779模块为双通道、16位、高动态范围数模转换器，FPGA通过SPI模块完成对AD9779模块的配置。
7.如权利要求1所述的基于FPGA的SoC原型验证系统，其特征在于，所述QTH接口与所述FPGA互联，所述FPGA通过所述QTH接口与外部扩展板卡连接，满足系统功能的其他需求。
8.如权利要求1所述的基于FPGA的SoC原型验证系统，其特征在于，所述FPGA型号为XCVU440-FLGA2892-1-C。
CN202010680950.9A 2020-07-15 2020-07-15 一种基于FPGA的SoC原型验证系统 Active CN111898328B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010680950.9A CN111898328B (zh) 2020-07-15 2020-07-15 一种基于FPGA的SoC原型验证系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010680950.9A CN111898328B (zh) 2020-07-15 2020-07-15 一种基于FPGA的SoC原型验证系统

Publications (2)

Publication Number Publication Date
CN111898328A CN111898328A (zh) 2020-11-06
CN111898328B true CN111898328B (zh) 2022-08-02

Family

ID=73192763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010680950.9A Active CN111898328B (zh) 2020-07-15 2020-07-15 一种基于FPGA的SoC原型验证系统

Country Status (1)

Country Link
CN (1) CN111898328B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112711439B (zh) * 2021-01-19 2024-07-16 飞腾信息技术有限公司 一种asic代码转换为fpga代码自动更新方法
CN113257702B (zh) * 2021-05-12 2023-06-02 西安微电子技术研究所 提高基于PoP工艺的标准化模块应用可靠性的方法
CN114091390A (zh) * 2021-11-19 2022-02-25 中电科申泰信息科技有限公司 一种高速数据sgmii接口新型验证模组以及方法
CN114742000B (zh) * 2022-03-18 2023-07-07 北京遥感设备研究所 基于FPGA集群的SoC芯片验证系统、验证方法、装置
CN115639461A (zh) * 2022-12-23 2023-01-24 长沙驰芯半导体科技有限公司 一种基于双处理器的超宽带芯片原型验证平台

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103235749A (zh) * 2013-03-26 2013-08-07 江南大学 一种基于FPGA的传感器网络SoC原型验证平台
CN203260028U (zh) * 2013-03-26 2013-10-30 江南大学 一种基于FPGA的传感器网络SoC原型验证平台
CN110110355A (zh) * 2019-03-25 2019-08-09 电子科技大学 一种基于fpga的原型验证平台

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103235749A (zh) * 2013-03-26 2013-08-07 江南大学 一种基于FPGA的传感器网络SoC原型验证平台
CN203260028U (zh) * 2013-03-26 2013-10-30 江南大学 一种基于FPGA的传感器网络SoC原型验证平台
CN110110355A (zh) * 2019-03-25 2019-08-09 电子科技大学 一种基于fpga的原型验证平台

Also Published As

Publication number Publication date
CN111898328A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
CN111898328B (zh) 一种基于FPGA的SoC原型验证系统
CN102092477B (zh) 飞机音频综合系统自动测试与故障诊断装置及方法
CN106443412A (zh) 一种ic测试装置及方法
CN100578240C (zh) 一种实现芯片测试的方法
CN103235749A (zh) 一种基于FPGA的传感器网络SoC原型验证平台
CN101153892B (zh) 现场可编程门阵列输入输出模块验证方法
CN101859145B (zh) 一种快速模拟量/开关量记录测试装置及其测试方法
CN104062969A (zh) 一种汽车硬件在环仿真测试系统和测试方法
CN104978243A (zh) 一种服务器快速光路诊断方法
CN201522707U (zh) 基于fpga的软硬件协同仿真验证系统
CN101377793A (zh) 一种服务器安全监控管理用soc芯片逻辑验证方法
CN112182837A (zh) 一种基于FPGA的继电保护专用多核SoC软硬件协同验证平台
CN101377795A (zh) 一种工业便携式终端专用soc芯片逻辑验证方法
CN203260028U (zh) 一种基于FPGA的传感器网络SoC原型验证平台
CN201100900Y (zh) 可编程系统级芯片嵌入式系统教学仪器
CN111212000B (zh) 一种基于PXIe总线的交换背板
CN107632910A (zh) 一种测试方法和装置
WO2004019239A2 (en) Object-oriented design method for the time-effective and cost-effective development of production-grade embedded systems based on a standardized system architecture
CN105843745B (zh) 一种用于测试余度管理软件的方法及系统
CN101158717B (zh) 伪卫星基带信号生成器的嵌入式处理器的控制方法
CN110647431A (zh) 一种用于板卡和整机诊断测试的测试盒
CN101377794A (zh) 一种金融税控soc芯片逻辑验证系统
CN114201435A (zh) 时钟发生器、检测系统以及信号输出方法
CN110442986B (zh) 一种基于cpld逻辑代码生成器管理服务器主板的方法
CN112711213A (zh) 一种基于RiscV内核的导航采集解算Soc处理系统及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant