CN114742000B - 基于FPGA集群的SoC芯片验证系统、验证方法、装置 - Google Patents

基于FPGA集群的SoC芯片验证系统、验证方法、装置 Download PDF

Info

Publication number
CN114742000B
CN114742000B CN202210273487.5A CN202210273487A CN114742000B CN 114742000 B CN114742000 B CN 114742000B CN 202210273487 A CN202210273487 A CN 202210273487A CN 114742000 B CN114742000 B CN 114742000B
Authority
CN
China
Prior art keywords
layer
data
module
fpga module
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210273487.5A
Other languages
English (en)
Other versions
CN114742000A (zh
Inventor
刘志哲
董胜波
赵晨旭
易翀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Remote Sensing Equipment
Original Assignee
Beijing Institute of Remote Sensing Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Remote Sensing Equipment filed Critical Beijing Institute of Remote Sensing Equipment
Priority to CN202210273487.5A priority Critical patent/CN114742000B/zh
Publication of CN114742000A publication Critical patent/CN114742000A/zh
Application granted granted Critical
Publication of CN114742000B publication Critical patent/CN114742000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开的实施例提供了一种基于FPGA集群的SoC芯片验证系统、验证方法、装置。该SoC芯片验证系统包括顶层FPGA模块，一个或多个底层FPGA模块；其中，顶层FPGA模块用于实现SoC芯片的总线以及除底层模块外的所有逻辑运算功能；每个底层FPGA模块用于实现SoC芯片中一个独立的逻辑运算单元；顶层FPGA模块与各底层FPGA模块分别通过高速串行接口进行数据传输。以此方式，可以实现使用资源有限的FPGA进行大规模SoC芯片的原型验证，突破了由于FPGA本身资源的不足对原型验证产生的限制。

Description

基于FPGA集群的SoC芯片验证系统、验证方法、装置
技术领域
本公开属于芯片设计领域，尤其涉及基于FPGA集群的SoC芯片。
背景技术
片上系统(SoC，System on Chip)是指在单个芯片上集成一个完整的系统。由于集成了包括处理器、加速器、总线、存储资源、外设接口等组件，芯片功能和性能都得到了大幅提升。SoC的出现使得专用集成芯片(ASIC，Application Specific Integrated Circuit，专用集成电路)设计的复杂度以指数增长，这使得验证工作成为芯片设计中的关键瓶颈，FPGA(Field-Programmable Gate Array，现场可编程门阵列)验证的重要性进一步凸显。
但是由于FPGA本身资源的不足对原型验证产生的限制，现有的使用FPGA设计SoC芯片进行验证的方案，无法进行大规模SoC芯片的原型验证。
发明内容
本公开提供了一种基于FPGA集群的SoC芯片验证系统、验证方法、装置、设备以及存储介质。
根据本公开的第一方面，提供了一种基于FPGA集群的SoC芯片验证系统，该SoC芯片验证系统包括顶层FPGA模块，一个或多个底层FPGA模块；
其中，顶层FPGA模块用于实现SoC芯片的总线以及除底层模块外的所有逻辑运算功能；
每个底层FPGA模块用于实现SoC芯片中一个独立的逻辑运算单元；
顶层FPGA模块与各底层FPGA模块分别通过高速串行接口进行数据传输。
在第一方面的一些实现方式中，顶层FPGA模块和各底层FPGA模块是根据SoC芯片的逻辑运算功能、逻辑运算规模以及FPGA模块的逻辑运算规模确定的。
在第一方面的一些实现方式中，顶层FPGA模块以及底层FPGA模块还分别包括数据传输接口；
数据传输接口包括总线协议转换模块，用于将对应的FPGA模块生成的并行数据转换为串行数据进行发送，或，将接收的串行数据转换为并行数据转发给对应的FPGA模块。
在第一方面的一些实现方式中，顶层FPGA模块的数据传输接口中包括的总线协议转换模块通过高速串行接口与底层FPGA模块的数据传输接口中包括的总线协议转换模块进行串行通信。
在第一方面的一些实现方式中，总线协议转换模块还用于将FPGA模块生成的并行数据，或，通过高速串行接口接收的串行数据进行数据校验并反馈校验结果。
在第一方面的一些实现方式中，高速串行接口与FPGA集群兼容，且传输速率与SoC芯片使用的频率匹配。
在第一方面的一些实现方式中，总线协议转换模块的吞吐率与高速串行接口匹配。
根据本公开的第二方面，提供了一种基于FPGA集群的SoC芯片的验证方法，方法包括：
确定SoC芯片的总线以及所有逻辑运算功能；
根据SoC芯片的逻辑运算功能、逻辑运算规模以及FPGA模块的逻辑运算规模确定顶层逻辑运算以及各底层逻辑运算；
将顶层逻辑运算对应的功能以及总线功能分配给顶层FPGA模块，将各底层逻辑运算对应的功能分配给对应的各底层FPGA模块；
向顶层FPGA模块发送验证数据并接收顶层FPGA模块发送的反馈数据，或向底层FPGA模块发送验证数据并接收底层FPGA模块发送的反馈数据；
根据所述反馈数据和所述验证数据对应的标识数据，确定所述顶层FPGA模块与底层FPGA模块之间的通信情况以及各FPGA模块的功能执行情况。
根据本公开的第三方面，提供了一种基于FPGA集群的SoC芯片的验证装置，装置包括：
处理模块，用于确定SoC芯片的总线以及所有逻辑运算功能；
确定模块，用于根据SoC芯片的逻辑运算功能、逻辑运算规模以及FPGA模块的逻辑运算规模确定顶层逻辑运算以及各底层逻辑运算；
分配模块，用于将顶层逻辑运算对应的功能以及总线功能分配给顶层FPGA模块，将各底层逻辑运算对应的功能分配给对应的各底层FPGA模块；
通信模块，用于向顶层FPGA模块发送验证数据并接收顶层FPGA模块发送的反馈数据，或向底层FPGA模块发送验证数据并接收底层FPGA模块发送的反馈数据；
验证模块，用于根据反馈数据和验证数据对应的标识数据，确定顶层FPGA模块与底层FPGA模块之间的通信情况以及各FPGA模块的功能执行情况。
根据本公开的第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现如以上所述第二方面的验证方法。
本公开提供的基于FPGA集群的SoC芯片验证系统、验证方法、装置以及存储介质，该SoC芯片验证系统包括顶层FPGA模块，一个或多个底层FPGA模块；其中，顶层FPGA模块用于实现包括SoC芯片的总线以及除底层模块外的所有逻辑运算功能；每个底层FPGA模块用于实现SoC芯片中一个独立的逻辑运算单元；顶层FPGA模块与各底层FPGA模块分别通过高速串行接口进行数据传输。因为本公开提供的基于FPGA集群的SoC芯片，将SoC芯片的设计进行划分并分配到不同的FPGA模块中，使用多个FPGA模块来构建SoC芯片，从而可以实现使用资源有限的FPGA进行大规模SoC芯片的原型验证，突破了由于FPGA本身资源的不足对原型验证产生的限制。
应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。附图用于更好地理解本方案，不构成对本公开的限定在附图中，相同或相似的附图标记表示相同或相似的元素，其中：
图1是本公开实施例提供的一种基于FPGA集群的SoC芯片验证系统的结构示意图；
图2是本公开实施例提供的一种验证方法的流程示意图；
图3是本公开实施例提供的一种验证装置的框图；
图4是能够实施本公开实施例的示例性电子设备的结构框图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本公开保护的范围。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
片上系统(SoC，System on Chip)是指在单个芯片上集成一个完整的系统。由于集成了包括处理器、加速器、总线、存储资源、外设接口等组件，芯片功能和性能都得到了大幅提升。SoC的出现使得专用集成芯片(ASIC，Application Specific Integrated Circuit，专用集成电路)设计的复杂度以指数增长，这使得验证工作成为芯片设计中的关键瓶颈，FPGA(Field-Programmable Gate Array，现场可编程门阵列)验证的重要性进一步凸显。
但是由于FPGA本身资源的不足对原型验证产生的限制，现有的使用FPGA设计SoC芯片进行验证的方案，无法进行大规模SoC芯片的原型验证。
为了解决现有使用FPGA设计SoC芯片进行验证的方案，无法进行大规模SoC芯片原型验证的问题，本公开提供了一种基于FPGA集群的SoC芯片验证系统、验证方法、装置、设备以及存储介质，该SoC芯片包括顶层FPGA模块，一个或多个底层FPGA模块；其中，顶层FPGA模块用于实现SoC芯片的总线以及除底层模块外的所有逻辑运算功能；每个底层FPGA模块用于实现SoC芯片中一个独立的逻辑运算单元；顶层FPGA模块与各底层FPGA模块分别通过高速串行接口进行数据传输。因为本公开提供的基于FPGA集群的SoC芯片验证系统，将SoC芯片的设计进行划分并分配到不同的FPGA模块中，使用多个FPGA模块来构建SoC芯片，从而可以实现使用资源有限的FPGA进行大规模SoC芯片的原型验证，突破了由于FPGA本身资源的不足对原型验证产生的限制。
下面结合附图对本公开实施例提供的技术方案进行描述。
图1是本公开实施例提供的一种基于FPGA集群的SoC芯片验证系统的结构示意图，如图1所示，该SoC芯片验证系统包括顶层FPGA模块，一个或多个底层FPGA模块。
其中，顶层FPGA模块用于实现SoC芯片的总线以及除底层模块外的所有逻辑运算功能；
每个底层FPGA模块用于实现SoC芯片中一个独立的逻辑运算单元；
顶层FPGA模块与各底层FPGA模块分别通过高速串行接口进行数据传输。
为了确保布置的底层FPGA模块适合SoC芯片的实际情况，在一个实施例中，底层FPGA模块的个数可以是根据SoC芯片的逻辑运算规模及底层FPGA模块的逻辑运算规模确定的，以适合SoC芯片的实际情况。也就是说，顶层FPGA模块以及各底层FPGA模块所执行的逻辑功能是根据SoC芯片的逻辑运算功能、逻辑运算规模以及FPGA模块的逻辑运算规模进行划分的。
具体地，上述的顶层FPGA模块中具有通信总线的功能，可以与各底层FPGA模块进行通信实现交互，可以执行控制及数据结果汇总等功能，而底层FPGA模块可以针对具体的设计执行图像数据处理、浮点运算等功能。需要进一步解释的是，本公开中的顶层FPGA模块以及各底层FPGA模块所能实现的功能还可以根据具体的应用进行设计，在此并不做限定。
进一步地，再如图1所示，顶层FPGA模块以及底层FPGA模块还分别包括数据传输接口；为了确保FPGA模块之间可以正常通信，数据传输接口包括总线协议转换模块，用于将对应的FPGA模块生成的并行数据转换为串行数据进行发送，或，将接收的串行数据转换为并行数据转发给对应的FPGA模块。此外，顶层FPGA模块是通过各总线协议转换模块与对应的各底层FPGA模块进行通信连接的。
需要解释的是，之所以要设计总线协议转换模块，是因为在布置有多个FPGA模块的电路板中，如果FPGA模块之间通过并行通信进行数据传输，FPGA模块的引脚将无法满足巨大的数据量，也就是说FPGA模块的引脚资源不够用来传输数据，而且在实际的电路板中，很难保证用于FPGA模块之间并行通信的每条实际电路等长，进而容易造成某路数据传输滞后，导致数据传输错误，因此在本公开中，通过设置用于串并转换的总线协议转换模块，保证多个FPGA模块之间的正常通信。
再者，为了实现FPGA模块之间的高速通信，顶层FPGA模块的数据传输接口中包括的总线协议转换模块可以通过高速串行接口与底层FPGA模块的数据传输接口中包括的总线协议转换模块进行串行通信，以实现FPGA模块之间的通信，构建SoC芯片的整体逻辑运算。
在一个具体的实施例中，顶层FPGA模块可以对接收的待处理数据进行识别，确定该数据的具体处理，并将该待处理数据发送给对应的底层FPGA模块执行具体的处理，例如，接收的待处理数据为摄像头获取的一张图片，顶层FPGA模块对该待处理数据进行识别发现为图像数据，那顶层FPGA模块将会把该待处理数据发送给对应的具有图像数据处理功能的底层FPGA模块进行图像处理。
在一个实施例中，上述的总线协议转换模块还可以用于将FPGA模块生成的并行数据，或，通过高速串行接口接收的串行数据进行数据校验并反馈校验结果，以实现SoC芯片的内部验证功能。
此外，为了确保使用FPGA集群设计的SoC芯片验证系统内部可以正常执行逻辑运算以及与实际SoC芯片的运行情况匹配，在一个实施例中，上述的高速串行接口还与FPGA集群兼容，且传输速率与所述SoC芯片使用的频率匹配，以确保基于FPGA集群设计的SoC芯片验证系统可以正确运行期望的逻辑处理。
再者，上述的总线协议转换模块的吞吐率也应该与高速串行接口匹配，以保证设计的SoC芯片验证系统可以正确运行期望的逻辑处理，而且该总线协议转换模块还具有对数据进行编码和解码的功能。
由上述公开的内容可以看出，本公开提供的基于FPGA集群的SoC芯片验证系统，将SoC芯片的设计进行划分并分配到不同的FPGA模块中，使用多个FPGA模块来构建SoC芯片，从而可以实现使用资源有限的FPGA进行大规模SoC芯片的原型验证，突破了由于FPGA本身资源的不足对原型验证产生的限制。
以上是关于SoC芯片验证系统实施例的介绍，以下通过方法实施例，对本公开所述方案进行进一步说明。
图2示出了一种基于FPGA集群的SoC芯片验证系统的验证方法的流程示意图。如图2所示，该验证方法可以包括：
S201：确定SoC芯片的总线以及所有逻辑运算功能。
S202：根据SoC芯片的逻辑运算功能、逻辑运算规模以及FPGA模块的逻辑运算规模确定顶层逻辑运算以及各底层逻辑运算。
S203：将顶层逻辑运算对应的功能以及总线功能分配给顶层FPGA模块，将各底层逻辑运算对应的功能分配给对应的各底层FPGA模块。
S204：向顶层FPGA模块发送验证数据并接收顶层FPGA模块发送的反馈数据，或向底层FPGA模块发送验证数据并接收底层FPGA模块发送的反馈数据。
S205：根据反馈数据和验证数据对应的标识数据，确定顶层FPGA模块与底层FPGA模块之间的通信情况以及各FPGA模块的功能执行情况。
由此可以看出，本公开提供的基于FPGA集群的SoC芯片验证系统的验证方法，可以实现对由FPGA集群组成的SoC芯片的具体运算逻辑、具体的功能划分以及具体通信情况进行验证。
以上是关于方法实施例的介绍，以下通过装置实施例，对本公开所述方案进行进一步说明。
与图2所示的验证方法的流程示意图相对应，图3示出了一种验证装置300的方框图。验证端300如图2所示，可以包括：
处理模块301，可以用于确定SoC芯片的总线以及所有逻辑运算功能；
确定模块302，可以用于根据SoC芯片的逻辑运算功能、逻辑运算规模以及FPGA模块的逻辑运算规模确定顶层逻辑运算以及各底层逻辑运算；
分配模块303，可以用于将顶层逻辑运算对应的功能以及总线功能分配给顶层FPGA模块，将各底层逻辑运算对应的功能分配给对应的各底层FPGA模块；
通信模块304，可以用于向顶层FPGA模块发送验证数据并接收顶层FPGA模块发送的反馈数据，或向底层FPGA模块发送验证数据并接收底层FPGA模块发送的反馈数据；
验证模块305，可以用于根据反馈数据和验证数据对应的标识数据，确定顶层FPGA模块与底层FPGA模块之间的通信情况以及各FPGA模块的功能执行情况。
本公开提供的基于FPGA集群的SoC芯片验证系统的验证装置，可以实现对由FPGA集群组成的SoC芯片验证系统的具体运算逻辑以及具体通信情况进行验证。
可以理解的是，图3所示验证装置中的各个模块具有实现图2中各个步骤的功能，并能达到其相应的技术效果，为简洁描述，在此不再赘述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，所述描述的模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
本公开的技术方案中，所涉及的用户个人信息的获取，存储和应用等，均符合相关法律法规的规定，且不违背公序良俗。
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图4示出了可以用来实施本公开的实施例的电子设备400的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
设备400包括计算单元401，其可以根据存储在只读存储器(ROM)402中的计算机程序或者从存储单元408加载到随机访问存储器(RAM)403中的计算机程序，来执行各种适当的动作和处理。在RAM403中，还可存储设备400操作所需的各种程序和数据。计算单元401、ROM402以及RAM403通过总线404彼此相连。输入/输出(I/O)接口405也连接至总线404。
设备400中的多个部件连接至I/O接口405，包括：输入单元406，例如键盘、鼠标等；输出单元407，例如各种类型的显示器、扬声器等；存储单元408，例如磁盘、光盘等；以及通信单元409，例如网卡、调制解调器、无线通信收发机等。通信单元409允许设备400通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元401可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元401的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元401执行上文所描述的各个方法和处理，例如图2中的验证方法。例如，在一些实施例中，图2中的验证方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元408。在一些实施例中，计算机程序的部分或者全部可以经由ROM402和/或通信单元409而被载入和/或安装到设备400上。当计算机程序加载到RAM 403并由计算单元401执行时，可以执行上文描述的验证方法的一个或多个步骤。备选地，在其他实施例中，计算单元401可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行图2中的验证方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (7)

1.一种基于FPGA集群的SoC芯片验证系统，其特征在于，所述SoC芯片验证系统包括顶层FPGA模块，一个或多个底层FPGA模块；
其中，所述顶层FPGA模块用于实现SoC芯片的总线以及除底层模块外的所有逻辑运算功能；
每个所述底层FPGA模块用于实现SoC芯片中一个独立的逻辑运算单元；
所述顶层FPGA模块与各底层FPGA模块分别通过高速串行接口进行数据传输；
其中，所述顶层FPGA模块以及所述底层FPGA模块还分别包括数据传输接口；所述数据传输接口包括总线协议转换模块，用于将对应的FPGA模块生成的并行数据转换为串行数据进行发送，或，将接收的串行数据转换为并行数据转发给对应的FPGA模块；
所述顶层FPGA模块的数据传输接口中包括的总线协议转换模块通过所述高速串行接口与底层FPGA模块的数据传输接口中包括的总线协议转换模块进行串行通信；
所述总线协议转换模块还用于将FPGA模块生成的并行数据，或，通过高速串行接口接收的串行数据进行数据校验并反馈校验结果。
2.根据权利要求1所述的SoC芯片验证系统，其特征在于，所述顶层FPGA模块和各底层FPGA模块是根据SoC芯片的逻辑运算功能、逻辑运算规模以及FPGA模块的逻辑运算规模确定的。
3.根据权利要求1所述的SoC芯片验证系统，其特征在于，所述高速串行接口与FPGA集群兼容，且传输速率与所述SoC芯片使用的频率匹配。
4.根据权利要求1所述的SoC芯片验证系统，其特征在于，所述总线协议转换模块的吞吐率与所述高速串行接口匹配。
5.一种基于FPGA集群的SoC芯片验证系统的验证方法，其特征在于，应用于权利要求1至4任意一项所述的基于FPGA集群的SoC芯片验证系统，所述方法包括：
确定SoC芯片的总线以及所有逻辑运算功能；
根据SoC芯片的逻辑运算功能、逻辑运算规模以及FPGA模块的逻辑运算规模确定顶层逻辑运算以及各底层逻辑运算；
将顶层逻辑运算对应的功能以及总线功能分配给顶层FPGA模块，将各底层逻辑运算对应的功能分配给对应的各底层FPGA模块；
向顶层FPGA模块发送验证数据并接收顶层FPGA模块发送的反馈数据，或向底层FPGA模块发送验证数据并接收底层FPGA模块发送的反馈数据；其中，所述反馈数据为并行数据或者串行数据，所述验证数据为并行数据或者串行数据；其中，所述顶层FPGA模块以及所述底层FPGA模块还分别包括数据传输接口；所述数据传输接口包括总线协议转换模块，用于将对应的FPGA模块生成的并行数据转换为串行数据进行发送，或，将接收的串行数据转换为并行数据转发给对应的FPGA模块；所述顶层FPGA模块的数据传输接口中包括的总线协议转换模块通过所述高速串行接口与底层FPGA模块的数据传输接口中包括的总线协议转换模块进行串行通信；
根据所述反馈数据和所述验证数据对应的标识数据，确定所述顶层FPGA模块与底层FPGA模块之间的通信情况以及各FPGA模块的功能执行情况;其中，所述总线协议转换模块还用于将FPGA模块生成的并行数据，或，通过高速串行接口接收的串行数据进行数据校验并反馈校验结果。
6.一种验证装置，其特征在于，所述装置包括在权利要求1至4任意一项所述的基于FPGA集群的SoC芯片验证系统中或者被实现为权利要求1至4任意一项所述的基于FPGA集群的SoC芯片验证系统，包括：
处理模块，用于确定SoC芯片的总线以及所有逻辑运算功能；
确定模块，用于根据SoC芯片的逻辑运算功能、逻辑运算规模以及FPGA模块的逻辑运算规模确定顶层逻辑运算以及各底层逻辑运算；
分配模块，用于将顶层逻辑运算对应的功能以及总线功能分配给顶层FPGA模块，将各底层逻辑运算对应的功能分配给对应的各底层FPGA模块；
通信模块，用于向顶层FPGA模块发送验证数据并接收顶层FPGA模块发送的反馈数据，或向底层FPGA模块发送验证数据并接收底层FPGA模块发送的反馈数据；其中，所述反馈数据为并行数据或者串行数据，所述验证数据为并行数据或者串行数据；其中，所述顶层FPGA模块以及所述底层FPGA模块还分别包括数据传输接口；所述数据传输接口包括总线协议转换模块，用于将对应的FPGA模块生成的并行数据转换为串行数据进行发送，或，将接收的串行数据转换为并行数据转发给对应的FPGA模块；所述顶层FPGA模块的数据传输接口中包括的总线协议转换模块通过所述高速串行接口与底层FPGA模块的数据传输接口中包括的总线协议转换模块进行串行通信；
验证模块，用于根据所述反馈数据和所述验证数据对应的标识数据，确定所述顶层FPGA模块与底层FPGA模块之间的通信情况以及各FPGA模块的功能执行情况;其中，所述总线协议转换模块还用于将FPGA模块生成的并行数据，或，通过高速串行接口接收的串行数据进行数据校验并反馈校验结果。
7.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行权利要求5中所述的方法。
CN202210273487.5A 2022-03-18 2022-03-18 基于FPGA集群的SoC芯片验证系统、验证方法、装置 Active CN114742000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210273487.5A CN114742000B (zh) 2022-03-18 2022-03-18 基于FPGA集群的SoC芯片验证系统、验证方法、装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210273487.5A CN114742000B (zh) 2022-03-18 2022-03-18 基于FPGA集群的SoC芯片验证系统、验证方法、装置

Publications (2)

Publication Number Publication Date
CN114742000A CN114742000A (zh) 2022-07-12
CN114742000B true CN114742000B (zh) 2023-07-07

Family

ID=82277627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210273487.5A Active CN114742000B (zh) 2022-03-18 2022-03-18 基于FPGA集群的SoC芯片验证系统、验证方法、装置

Country Status (1)

Country Link
CN (1) CN114742000B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114860519B (zh) * 2022-04-08 2022-12-23 中国人民解放军国防科技大学 一种面向大规模asic芯片的多芯片联合验证方法及装置
CN116107726B (zh) * 2023-04-13 2023-07-18 上海思尔芯技术股份有限公司 Fpga资源调度方法、装置、设备以及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275228B1 (en) * 2003-11-17 2007-09-25 Altera Corporation Techniques for grouping circuit elements into logic blocks
US20100030831A1 (en) * 2008-08-04 2010-02-04 L-3 Communications Integrated Systems, L.P. Multi-fpga tree-based fft processor
CN103345458A (zh) * 2013-06-24 2013-10-09 北京工业大学 一种面向高性能计算的多fpga互联结构及逻辑划分方法
US9405877B1 (en) * 2014-12-22 2016-08-02 Cadence Design Systems, Inc. System and method of fast phase aligned local generation of clocks on multiple FPGA system
CN104572384B (zh) * 2014-12-25 2018-02-16 记忆科技(深圳)有限公司 一种芯片多fpga验证方法
CN109491854B (zh) * 2017-09-12 2022-03-22 北京遥感设备研究所 一种基于FPGA的SoC原型验证方法
CN111898328B (zh) * 2020-07-15 2022-08-02 中国电子科技集团公司第五十八研究所 一种基于FPGA的SoC原型验证系统
CN111913907A (zh) * 2020-08-13 2020-11-10 上海钜成锐讯科技有限公司 一种fpga集群方法、fpga芯片和fpga集群系统
CN112732636B (zh) * 2021-01-11 2023-05-30 北京东土军悦科技有限公司 基于多fpga的芯片原型验证系统的配置方法、装置和设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Design of a multi-channel high speed FIFO applied to HDLC processor based on PCI bus;Bin Huang等;《IEEE 2002 International Conference on Communications, Circuits and Systems and West Sino Expositions》;1476-1480 *
多片大规模FPGA的ASIC原型验证平台快速设计方法;郭叙海;;中国集成电路(第12期);58-60 *

Also Published As

Publication number Publication date
CN114742000A (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
CN114742000B (zh) 基于FPGA集群的SoC芯片验证系统、验证方法、装置
US8521929B2 (en) Virtual serial port management system and method
CN111694646B (zh) 资源调度方法、装置、电子设备及计算机可读存储介质
CN113849312B (zh) 数据处理任务的分配方法、装置、电子设备及存储介质
CN109104491A (zh) 一种微服务调用方法、装置、服务器及存储介质
CN113641388A (zh) 云手机更新方法、相关装置及计算机程序产品
US20240036926A1 (en) Resource Allocation Method, Electronic Device and Storage Medium
CN113419865A (zh) 云资源处理方法、相关装置及计算机程序产品
CN117130571A (zh) 基于多核异构系统的显示方法、设备、芯片、存储介质
CN115514718B (zh) 基于数据传输系统的数据交互方法、控制层、设备
CN216623148U (zh) 一种嵌入式服务器、智能网卡、soc模块以及电子设备
CN116450554A (zh) 中断处理方法、根复合体设备及电子设备
CN116303141A (zh) 一种数据传输方法、装置、设备及介质
CN113726881B (zh) 通信连接建立方法、相关装置及计算机可读存储介质
CN111274193A (zh) 数据处理装置及方法
CN113641688A (zh) 节点更新方法、相关装置及计算机程序产品
CN113691403A (zh) 拓扑节点配置方法、相关装置及计算机程序产品
CN114090247A (zh) 用于处理数据的方法、装置、设备以及存储介质
CN114070889A (zh) 配置方法、流量转发方法、设备、存储介质及程序产品
CN115994022B (zh) 算法服务的调用方法、装置、电子设备和存储介质
CN114785631B (zh) 通信协议栈复用方法、通信方法、计算机设备及介质
CN117057411B (zh) 一种大语言模型训练方法、装置、设备及存储介质
CN112835837B (zh) 建立数据连接的方法、相关装置及计算机程序产品
CN115002133B (zh) 基于多个接口的数据传输确定方法及装置
CN114860341B (zh) 线程配置方法、设备、装置、存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant