CN113257702B - 提高基于PoP工艺的标准化模块应用可靠性的方法 - Google Patents

提高基于PoP工艺的标准化模块应用可靠性的方法 Download PDF

Info

Publication number
CN113257702B
CN113257702B CN202110519052.XA CN202110519052A CN113257702B CN 113257702 B CN113257702 B CN 113257702B CN 202110519052 A CN202110519052 A CN 202110519052A CN 113257702 B CN113257702 B CN 113257702B
Authority
CN
China
Prior art keywords
test
substrate
standardized module
module
pop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110519052.XA
Other languages
English (en)
Other versions
CN113257702A (zh
Inventor
衣男
唐艺菁
刘星
赵亚玲
黄桂龙
刘文丽
周聪莉
陈轶龙
屈云鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202110519052.XA priority Critical patent/CN113257702B/zh
Publication of CN113257702A publication Critical patent/CN113257702A/zh
Application granted granted Critical
Publication of CN113257702B publication Critical patent/CN113257702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种提高基于PoP工艺的标准化模块应用可靠性的方法，结合标准化模块的工艺组装流程，在组装过程前后利用分级测试技术实现测试覆盖性，来排除工艺组装过程中对标准化模块或基板带来的损伤，验证前期设计上是否存在错误或缺陷以便为后续设计更改提供指导性建议，从而提高标准化模块应用的可靠性，保证最终成品模块的可靠性应用。

Description

提高基于PoP工艺的标准化模块应用可靠性的方法
技术领域
本发明属于微电子领域，涉及微电子可靠性应用领域，具体涉及一种提高基于PoP工艺的标准化模块应用可靠性的方法。
背景技术
基于PoP工艺的标准化模块是以弹载综合一体化、产品小型化、集成化需求为应用背景，基于这种需求，规划了面向一体化集成平台的模块化功能组件级产品。目前已经实现了几款标准化模块：基于低成本双核ARM的通用信息处理模块(以下简称ARMSiP模块)、两款通用通讯模块RS422SiP模块、RS422x4/CANx1模块。
在目前几款标准化模块的研制过程中，面临的一个主要问题是基于PoP立体集成工艺的标准化模块如何实现测试覆盖性来提高其整机应用的可靠性。
发明内容
针对现有技术中存在的问题，本发明提供一种提高基于PoP工艺的标准化模块应用可靠性的方法，能提升基于PoP工艺的标准化模块在实际环境中应用的可靠性。
本发明是通过以下技术方案来实现：
提高基于PoP工艺的标准化模块应用可靠性的方法，包括：
S1，对各塑封器件和各基板分别进行测试；
S2，各塑封器件和各基板测试完成后，将各塑封器件焊接在对应基板上，焊接后形成两个子基板，分别为SoC基板和FPGA基板；
S3，对SoC基板和FPGA基板分别进行三温测试；
S4，SoC基板和FPGA基板测试完成后，对SoC基板+FPGA基板组合进行三温测试；
S5，对SoC基板+FPGA基板组合测试完成后，采用PoP工艺将SoC基板和FPGA基板组装为标准化模块；
S6，对标准化模块进行三温测试；
S7，标准化模块测试完成后，进行批量生产；
S8，对批量标准化模块进行老炼筛选测试及鉴定测试。
优选的，鉴定测试完成后，标准化模块安装在印制板上时，标准化模块侧面无刻蚀线部位用加固胶进行加固。
优选的，鉴定测试完成后，标准化模块安装在印制板上时，在印制板上塑封器件底部无焊盘部位增加注胶孔。
优选的，鉴定测试完成后，标准化模块安装在印制板上时，塑封器件表面以散热板的形式进行机械加固。
优选的，鉴定测试完成后，标准化模块安装在印制板上之前，对标准化模块进行BGA植球。
优选的，鉴定测试完成后，标准化模块安装在印制板上时，在标准化模块顶部通过散热板进行机械固定，且在散热板与标准化模块之间设置导热绝缘垫。
优选的，S1中对基板进行测试具体是：对基板的电源与地信号之间的导通阻抗和绝缘阻抗进行测试，对基板上信号的连通性与通路的正确性进行测试。
优选的，S3中，对SoC基板的测试项目包括：高温、中温和低温下分别进行CPU测试、DDR3测试、片内RAM测试、SPI-FLASH测试、UART测试、CAN测试、1553测试、以太网测试、I2C测试、SPI测试和QSPI测试。
优选的，S4中，对SoC基板+FPGA基板组合进行测试是对SoC基板和FPGA基板之间互联信号的正确性与完整性进行测试。
优选的，S6中，对标准化模块的测试项目包括：CPU测试、DDR3测试、片内RAM测试、SPI-FLASH测试、UART测试、CAN测试、1553测试、以太网测试、I2C测试、SPI测试、QSPI测试、GPIO测试及相应接口误码率测试、静态电流测试、动态电流测试和功耗测试。
与现有技术相比，本发明具有以下有益的技术效果：
本发明结合标准化模块的工艺组装流程，在组装过程前后利用分级测试技术实现测试覆盖性，来排除工艺组装过程中对标准化模块或基板带来的损伤，还可以验证前期设计上是否存在错误或缺陷以便为后续设计更改提供指导性建议，从而提高标准化模块应用的可靠性，保证最终成品模块的可靠性应用。本发明公开的标准化模块可靠性应用保障技术能够为基于PoP工艺的各款标准化模块快速构建不同功能、不同性能、不同接口的一体化集成平台夯实基础，为后续产品的更新换代提供技术支持。
进一步的，基于目前标准化模块的封装形式、体积、重量、尺寸等因素，还需设计板级工艺保障技术，分别从三防加固、表贴植球和电装要求方面在板级工艺层面保障该类模块在力学和不同温湿度环境下的可靠性应用，以保证该类标准化模块在力学环境及不同温湿度环境下可靠性应用。
附图说明
图1是ARMSiP模块工艺组装测试流程图；
图2是SoC基板三温中测示意图；
图3是FPGA基板三温中测系统硬件组成示意图；
图4是SoC基板+FPGA基板组合三温中测示意图；
图5是ARMSiP模块三温成测电路示意图；
图6是ARMSiP模块老炼筛选示意图；
图7是注胶孔位置示意图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明所述基于PoP工艺的标准化模块可靠性应用保障技术，利用测试覆盖性与板级工艺相结合的架构形成保障体系。主要包括两个方面：在电气层面，结合工艺组装流程，在组装过程前后利用分级测试技术实现测试覆盖性来排除工艺组装过程中对标准化模块或基板带来的损伤，保障其可靠性应用。整个测试覆盖性设计包括：成片的塑封器件测试、基板测试、SoC基板三温中测、FPGA基板三温中测、SoC基板+FPGA基板组合三温中测、ARMSiP模块三温成测、ARMSiP模块老炼筛选测试、鉴定测试、植球后ARMSiP模块三温成测。在工艺技术层面，结合标准化模块的封装形式、体积、尺寸、重量等，分别从三防加固、涂覆保护、表贴植球和电装要求方面在板级工艺层面保障该类模块在力学和不同温湿度环境下的可靠性应用。
下面，本发明以基于PoP工艺的ARMSiP模块为例进行详细说明。
结合基于PoP工艺的ARMSiP模块的研制和生产流程，在相应的工艺组装流程前后对基板或标准化模块进行测试，以排除由于生产过程中工艺操作所带来的损伤影响，还可以验证前期设计上是否存在错误或缺陷以便为后续设计更改提供指导性建议，从而提高模块应用的可靠性。整个研制生产过程如图1所示。所述测试具体介绍如下。
成片的塑封器件测试：ARMSiP模块内部所集成的器件为成片的塑封器件，与裸芯片无法测试不同，对于成片的塑封器件，生产厂家在芯片设计、流片完成等工序之后，会对芯片进行测试，保证芯片为完好的无缺陷芯片，该项测试由芯片生产厂家进行。在一定程度上保证芯片应用的可靠性。
基板测试：基板在设计过程中，由于设计错误或不合理造成信号丢失，亦或是在生产、加工过程中由于基板本身的工艺复杂度与工艺操作的不合理，都会导致加工出来的基板存在固有缺陷，如飞线与焊盘搭接区域有翘起、剥落、移位等，而这些缺陷势必会影响标准化模块最终的可靠性应用。另一方面，基板测试的目的是检测基板生产过程中信号互连的正确性，保证功能正常的芯片不被安装在有缺陷的基板上，最大限度地避免昂贵芯片的浪费。利用万用表对基板的各种电源、地信号之间的导通阻抗和绝缘阻抗测试，对基板上信号的连通性与通路的正确性进行测试，这是保证基板后续进入生产线组装的关键一步。
SoC基板三温中测：在成片的塑封器件测试与基板测试完成后，在生产线通过表贴器件搪锡、塑封器件烘干、排潮、基板焊接、清洗等工序之后完成对基板与器件的焊接工作，焊接后形成两个子基板，分别为SoC基板和FPGA基板。在基板与器件的焊接过程中，由于人为的不当操作，不可避免的会对焊接的器件造成损伤，还有可能出现器件装焊错误而导致的信号正确性与完整性丢失，从而烧坏器件或损伤器件功能。还可能出现BGA器件在与飞线基板焊接的过程中，有可能出现虚焊或者引脚损伤及爆米花效应导致的分层现象。在三温环境下利用硬件与软件协调设计方法对分立的SoC基板最大限度测试其所有的信号，排除基板焊接过程中带来的电气与工艺方面的各种损伤。对于SoC基板三温中测，测试的硬件设计框图如图2所示。软件测试项目包括：CPU测试、DDR3测试、片内RAM测试、SPI-FLASH测试、UART测试、CAN测试、1553测试、以太网测试、I2C测试、SPI测试、QSPI测试。
FPGA基板三温中测：与SoC基板测试的目的相同，为排除焊接过程中可能对器件造成的电特性损伤及FPGA基板特有的盲埋工艺可靠性，需对FPGA基板进行三温中测。在三温环境下，利用硬件与软件协调设计方法能够对FPGA基板最大限度测试其所有的信号，除了排除基板焊接过程中可能带来的损伤，还可以验证在基板设计过程中所采用的盲埋工艺是否合理。FPGA基板三温中测的硬件设计框图如图3所示，整个硬件设计包括二次电源、三次电源、晶振、复位、JTAG等，从FPGA引出的50路GPIO采用自环的方式进行测试，最终通过RS422发往地面工控机显示通讯结果。
SoC基板+FPGA基板组合三温中测：基于软件与硬件共同设计方法，验证基板间互联信号的正确性与完整性，如图4。
ARMSiP模块三温成测：在完成各基板三温中测后，即可将两块测试合格的基板进行垂直堆叠、除湿、灌封、切割和刻线等工艺组装过程，最终形成成品标准化模块。而在此过程中，经常会出现由于基板堆叠过程中，叠层位置错误导致刻线错误；还会出现侧面刻线时，信号漏刻、短连或静电损伤。正因为标准化模块在工艺生产过程中会出现这些问题，因此需对标准化模块进行三温成测，排除由于工艺生产所带来的功能缺失。利用硬件与软件协同设计方法，对标准化模块的所有引脚进行测试，验证了基板堆叠过程中是否出现堆叠位置错误，或是刻线漏刻、错刻等影响可靠性应用的问题。ARMSiP模块与地面机通过RS422串口通讯，显示测试结果。三温成测的硬件设计框图如图5所示，软件设计功能测试项目包括：CPU测试、、DDR3测试、片内RAM测试、SPI-FLASH测试、UART测试、CAN测试、1553测试、以太网测试、I2C测试、SPI测试、QSPI测试、GPIO测试及相应接口误码率测试。电性能测试包括：静态电流测试、动态电流测试、功耗测试。
ARMSiP模块老炼测试：在标准化模块完成成测，完成详细规范的编写并经质量部门审核通过之后，可对标准化模块进行批量生产。为了激发标准化模块的早期失效并检测工艺中存在的制作缺陷，比如凹坑或是裂纹等，及时将存在缺陷的模块剔除掉，还需要对模块进行筛选。标准化模块筛选的项目包括稳定性烘焙、温度循环、尺寸检查(涂覆前)、老练前电测试、老炼、老练后测试、外部目检、尺寸检查(涂覆后)。其中标准化模块的老炼筛选需研制专用的老化设备，包括工控机，专用老炼插座，老化板，可同时对8块模块进行老化测试，硬件设计如图6所示。各个接口采用自环的方式进行测试，包括UART自环测试、I2C自环测试、SPI自环测试、GPIO自环测试、CAN自环测试、1553自环测试等。基于硬件与软件设计，通过地面工控机的一块MOXA卡可完成8只ARMSiP模块在168h内的工作情况监测，随着标准化模块数量的增加可进行叠加，操作方便。
鉴定测试：在标准化模块筛选完成之后，鉴定批量标准化模块应该在质量监督机构的监督下完成鉴定检验。鉴定测试中的三温测试则可以确认批量标准化模块在不同温湿度环境下的适应性，从而剔除批量生产模块中不合格品，提高标准化模块在不同温湿度条件下应用的可靠性。测试方法为在高温、常温、低温三个温度下进行电特性测试、功能测试、性能测试，测试项目同ARMSiP模块三温成测。
基于PoP工艺的ARMSiP模块采用BGA的封装形式，若要实现其在实际复杂环境可靠性应用，如力学环境，还面临板级工艺的研究工作。结合模块自身尺寸、重量、封装形式等特点，分别从加固工艺、涂覆保护技术、表贴植球工艺、电装工艺四个工艺技术方面进行设计来保障其应用的可靠性。具体如下。
加固技术：在三防加固层面，可以在标准化模块侧面无刻蚀线部位用加固胶进行加固，也可以在印制板上塑封器件底部无焊盘部位增加注胶孔进行加固，另外还可以在塑封器件表面以散热板的形式进行机械加固。利用该种加固方法可以实现对一类基于PoP工艺的BGA封装模块在板级应用力学环境上的可靠性应用，具有普适性。
涂覆保护技术：对于表面涂覆有有机硅类漆的标准化模块，如果使用时再采用聚氨酯漆或环氧漆涂覆，建议对标准化模块表面进行保护，以免模块表面有机硅漆与聚氨酯漆或环氧漆发生干涉。
表贴植球：标准化模块在使用前需对标准化模块进行植球，植球前需对标准化模块进行烘干排潮不少于48h，且需对标准化模块的BGA焊盘进行去金处理，以免焊点产生金脆造成焊点不可靠。植球时印膏钢网厚度建议选用0.15mm，且标准化模块在植球时本体温度不高于230℃，以免焊锡重熔发生短路。根据BGA焊盘尺寸、印膏钢网厚度与高铅焊球的特性，可以实现标准化模块焊球的牢固性，在振动环境下不脱落。
电装要求：若选择在标准化模块顶部通过散热板进行机械固定时，需在散热板与标准化模块中间加导热绝缘垫。如选用1mm厚的贝格斯膜，加固后应将贝格斯膜的压缩比控制在20％-30％。若需在印制板上器件底部无焊盘部位增加注胶孔时，建议注胶孔数量为5个，孔径为φ2mm，注胶孔与四周焊盘中心距m为3mm，示意图如图7所示。

Claims (10)

1.提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，包括：
S1，对各塑封器件和各基板分别进行测试；
S2，各塑封器件和各基板测试完成后，将各塑封器件焊接在对应基板上，焊接后形成两个子基板，分别为SoC基板和FPGA基板；
S3，对SoC基板和FPGA基板分别进行三温测试；
S4，SoC基板和FPGA基板测试完成后，对SoC基板+FPGA基板组合进行三温测试；
S5，对SoC基板+FPGA基板组合测试完成后，采用PoP工艺将SoC基板和FPGA基板组装为标准化模块；
S6，对标准化模块进行三温测试；
S7，标准化模块测试完成后，进行批量生产；
S8，对批量标准化模块进行老炼筛选测试及鉴定测试。
2.根据权利要求1所述的提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，鉴定测试完成后，标准化模块安装在印制板上时，标准化模块侧面无刻蚀线部位用加固胶进行加固。
3.根据权利要求1所述的提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，鉴定测试完成后，标准化模块安装在印制板上时，在印制板上塑封器件底部无焊盘部位增加注胶孔。
4.根据权利要求1所述的提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，鉴定测试完成后，标准化模块安装在印制板上时，塑封器件表面以散热板的形式进行机械加固。
5.根据权利要求1所述的提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，鉴定测试完成后，标准化模块安装在印制板上之前，对标准化模块进行BGA植球。
6.根据权利要求1所述的提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，鉴定测试完成后，标准化模块安装在印制板上时，在标准化模块顶部通过散热板进行机械固定，且在散热板与标准化模块之间设置导热绝缘垫。
7.根据权利要求1所述的提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，S1中对基板进行测试具体是：对基板的电源与地信号之间的导通阻抗和绝缘阻抗进行测试，对基板上信号的连通性与通路的正确性进行测试。
8.根据权利要求1所述的提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，S3中，对SoC基板的测试项目包括：高温、中温和低温下分别进行CPU测试、DDR3测试、片内RAM测试、SPI-FLASH测试、UART测试、CAN测试、1553测试、以太网测试、I2C测试、SPI测试和QSPI测试。
9.根据权利要求1所述的提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，S4中，对SoC基板+FPGA基板组合进行测试是对SoC基板和FPGA基板之间互联信号的正确性与完整性进行测试。
10.根据权利要求1所述的提高基于PoP工艺的标准化模块应用可靠性的方法，其特征在于，S6中，对标准化模块的测试项目包括：CPU测试、DDR3测试、片内RAM测试、SPI-FLASH测试、UART测试、CAN测试、1553测试、以太网测试、I2C测试、SPI测试、QSPI测试、GPIO测试及相应接口误码率测试、静态电流测试、动态电流测试和功耗测试。
CN202110519052.XA 2021-05-12 2021-05-12 提高基于PoP工艺的标准化模块应用可靠性的方法 Active CN113257702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110519052.XA CN113257702B (zh) 2021-05-12 2021-05-12 提高基于PoP工艺的标准化模块应用可靠性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110519052.XA CN113257702B (zh) 2021-05-12 2021-05-12 提高基于PoP工艺的标准化模块应用可靠性的方法

Publications (2)

Publication Number Publication Date
CN113257702A CN113257702A (zh) 2021-08-13
CN113257702B true CN113257702B (zh) 2023-06-02

Family

ID=77223247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110519052.XA Active CN113257702B (zh) 2021-05-12 2021-05-12 提高基于PoP工艺的标准化模块应用可靠性的方法

Country Status (1)

Country Link
CN (1) CN113257702B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294731B1 (en) * 1999-03-16 2001-09-25 Performance Interconnect, Inc. Apparatus for multichip packaging
WO2012031362A1 (en) * 2010-09-07 2012-03-15 Corporation De L ' Ecole Polytechnique De Montreal Methods, apparatus and system to support large-scale micro- systems including embedded and distributed power supply, thermal regulation, multi-distributed-sensors and electrical signal propagation
CN105279321A (zh) * 2015-10-10 2016-01-27 北京时代民芯科技有限公司 一种基于板级验证测试系统的sip模块设计方法
CN108337819A (zh) * 2018-01-30 2018-07-27 中国电子科技集团公司第三十八研究所 印制板组件的焊接方法及其可靠性评估方法
CN111413560A (zh) * 2020-03-10 2020-07-14 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 圆片键合质量可靠性测试结构及可靠性测试方法
CN111898328A (zh) * 2020-07-15 2020-11-06 中国电子科技集团公司第五十八研究所 一种基于FPGA的SoC原型验证系统
WO2020233319A1 (zh) * 2019-05-20 2020-11-26 上海望友信息科技有限公司 基于系统封装技术的工艺设计方法、系统、介质及设备
US10908598B1 (en) * 2019-05-30 2021-02-02 Xilinx, Inc. Integrated circuits designed for multiple sets of criteria
CN112701048A (zh) * 2020-12-22 2021-04-23 中国航天科工集团八五一一研究所 基于铜衬印制板技术的星用超宽带混合集成电路实现方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US8778734B2 (en) * 2012-03-28 2014-07-15 Advanced Micro Devices, Inc. Tree based adaptive die enumeration
US10553548B2 (en) * 2017-06-28 2020-02-04 Intel Corporation Methods of forming multi-chip package structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294731B1 (en) * 1999-03-16 2001-09-25 Performance Interconnect, Inc. Apparatus for multichip packaging
WO2012031362A1 (en) * 2010-09-07 2012-03-15 Corporation De L ' Ecole Polytechnique De Montreal Methods, apparatus and system to support large-scale micro- systems including embedded and distributed power supply, thermal regulation, multi-distributed-sensors and electrical signal propagation
CN105279321A (zh) * 2015-10-10 2016-01-27 北京时代民芯科技有限公司 一种基于板级验证测试系统的sip模块设计方法
CN108337819A (zh) * 2018-01-30 2018-07-27 中国电子科技集团公司第三十八研究所 印制板组件的焊接方法及其可靠性评估方法
WO2020233319A1 (zh) * 2019-05-20 2020-11-26 上海望友信息科技有限公司 基于系统封装技术的工艺设计方法、系统、介质及设备
US10908598B1 (en) * 2019-05-30 2021-02-02 Xilinx, Inc. Integrated circuits designed for multiple sets of criteria
CN111413560A (zh) * 2020-03-10 2020-07-14 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 圆片键合质量可靠性测试结构及可靠性测试方法
CN111898328A (zh) * 2020-07-15 2020-11-06 中国电子科技集团公司第五十八研究所 一种基于FPGA的SoC原型验证系统
CN112701048A (zh) * 2020-12-22 2021-04-23 中国航天科工集团八五一一研究所 基于铜衬印制板技术的星用超宽带混合集成电路实现方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于板方式器件级测试老炼的可行性研究;宁永成;宁成娟;;电子产品可靠性与环境试验(第02期);正文全文 *
实施系统封装方案以提高系统整体功能和性能;柯睿德;邹毅达;文声敏;;中国集成电路(第03期);正文全文 *

Also Published As

Publication number Publication date
CN113257702A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
US9329227B2 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
US6369602B1 (en) Method for in-line testing of flip-chip semiconductor assemblies
Fillion et al. Development of a plastic encapsulated multichip technology for high volume, low cost commercial electronics
US7956632B2 (en) Socket, module board, and inspection system using the module board
TW419799B (en) Leadless array package
US20040155241A1 (en) Test assembly for integrated circuit package
JP2020009978A (ja) 回路装置、テスタ、検査装置及び回路基板の反り調整方法
CN113257702B (zh) 提高基于PoP工艺的标准化模块应用可靠性的方法
CN101471328A (zh) 基板面板
JP2011039023A (ja) 基板のテスト方法
US6015955A (en) Reworkability solution for wirebound chips using high performance capacitor
WO2003039974A2 (en) Package enclosing multiple packaged chips
JP2001272435A (ja) 半導体チップの電気特性測定用ソケット、及び半導体装置の電気特性評価方法
US20040061515A1 (en) Flip chip test structure
JP2003004795A (ja) 集積回路の基板接続検査方式
JP4022698B2 (ja) 検査回路基板
TW202413981A (zh) 使用功能裝置之可靠度測試
JPS62145764A (ja) 半導体集積回路
US20220187341A1 (en) Microelectronic test interface substrates, devices, and methods of manufacture thereof layer level test and repair on buildup redistribution layers
Bay et al. Hybrid design, procurement and testing for the LHCb Silicon Tracker
Chung et al. Area array packaging technologies for high-performance computer workstations and multiprocessors
WO2023225225A1 (en) Reliability testing using functional devices
JP2002270757A (ja) Ｍｃｍおよびｍｃｍの製造方法とテスト方法
TW562929B (en) Wafer level board/card assembly method and equipment thereof
JPH10104301A (ja) パッケージ基板の検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant