CN101377794A - 一种金融税控soc芯片逻辑验证系统 - Google Patents
一种金融税控soc芯片逻辑验证系统 Download PDFInfo
- Publication number
- CN101377794A CN101377794A CNA2008101398769A CN200810139876A CN101377794A CN 101377794 A CN101377794 A CN 101377794A CN A2008101398769 A CNA2008101398769 A CN A2008101398769A CN 200810139876 A CN200810139876 A CN 200810139876A CN 101377794 A CN101377794 A CN 101377794A
- Authority
- CN
- China
- Prior art keywords
- module
- chip logic
- checking
- soc
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 claims abstract description 13
- 230000006870 function Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 238000004088 simulation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000013461 design Methods 0.000 description 10
- 238000010276 construction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提供一种金融税控SOC芯片逻辑验证系统，该系统是利用现场可编程门阵列FPGA搭建一个金融税控SOC芯片逻辑验证系统，系统包括软件平台和硬件平台，硬件平台包括由现场可编程门阵列FPGA作模型的载体的芯片逻辑验证模型、各类功能模块及其接口模块，其中功能模块及其接口模块与芯片逻辑验证模型相连，软件平台用来实现对芯片逻辑验证模型、功能模块及其接口模块的配置和相关数据处理，并将信号输入到接口模块，通过各个功能模块产生芯片逻辑验证模型的输入信号，通过芯片逻辑验证模型产生对软件的控制信号，通过各个功能模块及其接口模块转化为软件显示标量。
Description
技术领域
本专利涉及一种集成电路设计领域，具体的说是一种金融税控SOC(SystemOn Chip，片上系统)芯片的逻辑验证系统。
背景技术
随着微电子技术的发展，芯片的集成度越来越高，SOC芯片的设计应用越来越普遍，但其验证和测试工作却越来越复杂。任何一款芯片，都要经过算法设计、系统设计、RTL设计、布局规划和综合、布局、布线、验证到流片这样一个复杂的过程，其中验证这一步充斥在所有的步骤中。因此，可以说验证是芯片生产过程中最重要的部分。以往芯片的逻辑验证多通过专用集成电路ASIC。因为专用集成电路ASIC功能单一，不可复用，必然造成研发成本的大大提高，而现场可编程门阵列FPGA的出现，则改进了专用集成电路ASIC功能单一、不可复用的缺点，使得芯片开发流程更加灵活简便。
发明内容
本发明的目的是现有技术存在的不足，提供一种金融税控SOC芯片的逻辑验证系统，使用这种系统，可以提高SOC芯片设计性能，缩短SOC芯片的开发周期。
本发明的目的是按以下方式实现的，设计一种金融税控SOC芯片逻辑验证系统，该系统是利用现场可编程门阵列FPGA搭建一个金融税控SOC芯片的逻辑验证平台，该系统包括软件平台和硬件平台，硬件平台包括由现场可编程门阵列FPGA做模型的载体的芯片逻辑验证模型、各类功能模块及其接口模块，其中功能模块及其接口模块与芯片逻辑验证模型相连，软件平台用来实现对芯片逻辑验证模型、功能模块及其接口模块的配置和相关数据处理，并将信号输入到接口模块，通过各个功能模块产生芯片逻辑验证模型的输入信号，通过芯片逻辑验证模型产生对软件的控制信号，通过各个功能模块及其接口模块转化为软件显示标量。
验证系统的验证步骤如下：
(1)由硬件描述语言描述芯片逻辑验证模型，使其符合SOC芯片逻辑功能；
(2)软件平台通过功能模块及其接口，对现场可编程门阵列FPGA进行配置，配置的结果是使现场可编程门阵列FPGA成为SOC芯片逻辑验证模型，与所需验证的SOC芯片逻辑功能相同；
(3)软件平台产生验证开始命令，通过功能模块及其接口模块将信号送入芯片逻辑验证模型。信号经过芯片逻辑验证模型的逻辑处理送出至功能模块及其接口模块，通过各个功能模块及其接口模块转化为软件显示标量；
(4)软件平台产生验证结束命令，通过功能模块及其接口模块将信号送入芯片逻辑验证模型，模型接收到结束命令后产生数据接收完成信号，结束验证。
其中，步骤(1)、(2)中的芯片逻辑功能通过软件平台的仿真波形输出及示波器的波形输出来验证其逻辑功能。步骤(3)、(4)中，所有信号是通过数据采集后，得出的验证结论。
本发明的有益效果是，利用现场可编程门阵列FPGA搭建SOC芯片逻辑验证模型，运用软件平台和硬件平台相结合的系统验证系统，检验SOC芯片逻辑的正确性，并可以及时对逻辑设计中的错误和问题加以纠正，从而提高了SOC芯片的设计性能，缩短了开发周期。
附图说明
图1是金融税控SOC芯片逻辑验证模型结构示意图；
图2是硬件平台结构示意图；
图3是SOC芯片逻辑验证系统流程图。
具体实施方式
图1是SOC逻辑验证模型示意图。其中，SOC逻辑验证模型的结构包括，32位RISC处理器、IC卡驱动模块3、公钥算法加速模块4、DES/3DES加速模块5、串口模块6、LCD驱动模块7、SPI控制模块8、I2C控制模块9、DSU串口10、JTAG11、打印头逻辑12、磁条卡读写模块13、USB主设备模块14、Flash闪存15、SRAM存储器16和键盘扫描模块17，其中，IC卡驱动模块3、公钥算法加速模块4、DES/3DES加速模块5、串口模块6、LCD驱动模块7、SPI控制模块8、I2C控制模块9、DSU串口10、JTAG11、打印头逻辑12、磁条卡读写模块13、USB主设备模块14和键盘扫描模块17通过AMBA总线与32位RISC处理器相连，Flash闪存15、SRAM存储器16通过EMI总线与32位RISC处理器连接，上述模块均以代码的形式配置到FPGA中，形成SOC逻辑验证模型1。
图2是硬件平台结构示意图。其中，硬件平台的结构包括，IC卡座18、密码键盘19、LCD屏20、VFD屏21、串行Flash22和RTC实时时钟23、PC机及软件平台24、打印头驱动25、磁条卡26、U盘27和键盘28，其中，IC卡座18与IC卡驱动模块3相连，密码键盘19与公钥算法加速模块4、DES/3DES加速模块5和串口模块6相连，LCD屏20与LCD驱动模块7相连，VFD屏21与SPI控制模块8相连，串行Flash22和RTC实时时钟23与I2C控制模块9相连，PC机及软件平台24与JTAG11和DSU串口10相连，打印头驱动25与打印头逻辑12相连，磁条卡26与磁条卡读写模块13相连，U盘27与USB主设备模块14相连，键盘28与键盘扫描模块17相连。工作过程为，通过PC机及软件平台24，通过JTAG11插座，对SOC逻辑验证模型进行配置；通过DSU串口10，使PC机及软件平台24与SOC逻辑验证模型之间相互通信，进行调试。
本发明的系统和现有技术相比，具有，使芯片验证流程简化，提高了SOC芯片的设计性能，缩短了开发周期，因而，具有很好的推广使用价值。
Claims (6)
1、一种金融税控SOC芯片逻辑验证系统，是利用现场可编程门阵列FPGA搭建一个金融税控SOC芯片逻辑验证系统，其特征在于：该系统包括软件平台和硬件平台，硬件平台包括由现场可编程门阵列FPGA作模型的载体的芯片逻辑验证模型、各类功能模块及其接口模块，其中功能模块及其接口模块与芯片逻辑验证模型相连，软件平台用来实现对芯片逻辑验证模型、功能模块及其接口模块的配置和相关数据处理，并将信号输入到接口模块，通过各个功能模块产生芯片逻辑验证模型的输入信号，通过芯片逻辑验证模型产生对软件的控制信号，通过各个功能模块及其接口模块转化为软件显示标量。
2、根据权利要求1所述的SOC芯片逻辑验证系统，其特征在于：现场可编程门阵列FPGA通过软件平台进行配置，实现需验证SOC芯片的逻辑功能，该逻辑功能由硬件描述语言实现，验证步骤包括：
(1)由硬件描述语言描述芯片逻辑验证模型，使其符合SOC芯片逻辑功能；
(2)软件平台通过功能模块及其接口，对FPGA进行配置，配置的结果是使FPGA成为SOC芯片逻辑验证模型，与所需验证的SOC芯片逻辑功能相同；
(3)软件平台产生验证开始命令，通过功能模块及其接口模块将信号送入芯片逻辑验证模型。信号经过芯片逻辑验证模型的逻辑处理送出至功能模块及其接口模块，通过各个功能模块及其接口模块转化为软件显示标量；
(4)软件平台产生验证结束命令，通过功能模块及其接口模块将信号送入芯片逻辑验证模型，模型接收到结束命令后产生数据接收完成信号，结束验证。
3、如权利要求2所述的SOC芯片逻辑验证系统，其特征在于：步骤(3)、(4)中，所有信号是通过数据采集后，得出的验证结论。
4、如权利要求2所述的SOC芯片逻辑验证系统，其特征在于：步骤(1)、(2)中的芯片逻辑功能通过软件平台的仿真波形输出及示波器的波形输出来验证其逻辑功能。
5、根据权利要求1所述的SOC芯片逻辑验证系统，其特征在于SOC逻辑验证模型的结构包括，IC卡驱动模块、公钥算法加速模块、DES/3DES加速模块、串口模块、LCD驱动模块、SPI控制模块、I2C控制模块、DSU串口、JTAG、打印头逻辑、磁条卡读写模块、USB主设备模块、Flash闪存、SRAM存储器和键盘扫描模块，其中，IC卡驱动模块、公钥算法加速模块、DES/3DES加速模块、串口模块、LCD驱动模块、SPI控制模块、I2C控制模块、DSU串口、JTAG、打印头逻辑、磁条卡读写模块、USB主设备模块和键盘扫描模块通过AMBA总线与32位RISC处理器相连，Flash闪存15、SRAM存储器16通过EMI总线与32位RISC处理器连接，上述模块均以代码的形式配置到现场可编程门阵列FPGA中形成SOC逻辑验证模型。
6、根据权利要求1所述的SOC芯片逻辑验证系统，其特征在于，硬件平台的结构包括，IC卡座、密码键盘、LCD屏、VFD屏、串行Flash和RTC实时时钟、PC机及软件平台、打印头驱动、磁条卡、U盘和键盘，其中，IC卡座与IC卡驱动模块相连，密码键盘与公钥算法加速模块、DES/3DES加速模块和串口模块相连，LCD屏与LCD驱动模块相连，VFD屏与SPI控制模块相连，串行Flash和RTC实时时钟与I2C控制模块相连，PC机及软件平台与JTAG和DSU串口相连，打印头驱动与打印头逻辑相连，磁条卡与磁条卡读写模块相连，U盘与USB主设备模块相连，键盘与键盘扫描模块相连，PC机及软件平台通过JTAG插座，对SOC逻辑验证模型进行配置；通过DSU串口，使PC机及软件平台与SOC逻辑验证模型之间相互通信，进行调试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101398769A CN101377794A (zh) | 2008-09-22 | 2008-09-22 | 一种金融税控soc芯片逻辑验证系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101398769A CN101377794A (zh) | 2008-09-22 | 2008-09-22 | 一种金融税控soc芯片逻辑验证系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101377794A true CN101377794A (zh) | 2009-03-04 |
Family
ID=40421333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008101398769A Pending CN101377794A (zh) | 2008-09-22 | 2008-09-22 | 一种金融税控soc芯片逻辑验证系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101377794A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103761387A (zh) * | 2014-01-20 | 2014-04-30 | 华侨大学 | 一种fpga组合逻辑系统顺序规范的形式化验证方法 |
| CN103809158A (zh) * | 2012-11-07 | 2014-05-21 | 中国科学院微电子研究所 | 一种基于soc芯片的sar雷达数据加密装置及方法 |
| CN105446883A (zh) * | 2015-12-08 | 2016-03-30 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于数据配置工具的模型验证分析方法 |
| CN106598909A (zh) * | 2016-11-11 | 2017-04-26 | 湘潭大学 | 一种可编程片上系统构建方法 |
-
2008
- 2008-09-22 CN CNA2008101398769A patent/CN101377794A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103809158A (zh) * | 2012-11-07 | 2014-05-21 | 中国科学院微电子研究所 | 一种基于soc芯片的sar雷达数据加密装置及方法 |
| CN103761387A (zh) * | 2014-01-20 | 2014-04-30 | 华侨大学 | 一种fpga组合逻辑系统顺序规范的形式化验证方法 |
| CN103761387B (zh) * | 2014-01-20 | 2017-01-18 | 华侨大学 | 一种fpga组合逻辑系统顺序规范的形式化验证方法 |
| CN105446883A (zh) * | 2015-12-08 | 2016-03-30 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于数据配置工具的模型验证分析方法 |
| CN105446883B (zh) * | 2015-12-08 | 2018-05-08 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于数据配置工具的模型验证分析方法 |
| CN106598909A (zh) * | 2016-11-11 | 2017-04-26 | 湘潭大学 | 一种可编程片上系统构建方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107038280B (zh) | 一种软硬件协同仿真的验证系统及其方法 | |
| CN100573537C (zh) | 一种soc芯片系统级验证系统及方法 | |
| US7418681B2 (en) | Simulation system, simulation method and simulation program for verifying logic behavior of a semiconductor integrated circuit | |
| CN102156784B (zh) | 验证环境图形化的芯片验证方法与装置 | |
| CN104657245B (zh) | 基于amba总线的模块级uvm验证平台的自动生成装置 | |
| CN101377795A (zh) | 一种工业便携式终端专用soc芯片逻辑验证方法 | |
| CN101377793A (zh) | 一种服务器安全监控管理用soc芯片逻辑验证方法 | |
| CN108763743B (zh) | 验证平台、方法及电子设备 | |
| CN104486169B (zh) | 可重用自动检测及随机验证系统和方法 | |
| CN101373493A (zh) | 一种多媒体存储网关专用soc芯片逻辑验证方法 | |
| CN102521444A (zh) | 软硬件协同仿真/验证方法及装置 | |
| CN107346249A (zh) | 一种基于模型的计算机软件开发方法 | |
| CN109885905B (zh) | 一种提高数字电路功能验证效率的验证系统 | |
| CN102567122A (zh) | 多仿真验证平台下的处理器参考模型的通信接口方法 | |
| CN104200846B (zh) | 一种嵌入式prom测试系统及实现方法 | |
| CN101377794A (zh) | 一种金融税控soc芯片逻辑验证系统 | |
| CN112596743B (zh) | 一种基于jtag接口的军用fpga通用重构电路 | |
| CN106294144A (zh) | 串行通信协议的测试向量的生成方法、系统及服务器 | |
| CN107016165A (zh) | 一种SoC自动化随机验证的方法 | |
| US8645897B1 (en) | Integrated circuit design verification system | |
| CN102565683B (zh) | 一种测试向量的生成与验证方法 | |
| CN115576768A (zh) | 一种基于uvm的通用验证平台架构自动生成方法 | |
| CN104459522B (zh) | 芯片自测方法及系统 | |
| CN105740579A (zh) | 一种连接uvm验证平台的搭建方法 | |
| CN101916305A (zh) | 一种复杂管脚芯片的验证方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090304 |