CN106598909A

CN106598909A - 一种可编程片上系统构建方法

Info

Publication number: CN106598909A
Application number: CN201611039670.XA
Authority: CN
Inventors: 钟向丽; 张园; 郭泉; 王金斌
Original assignee: Xiangtan University
Current assignee: Xiangtan University
Priority date: 2016-11-11
Filing date: 2016-11-11
Publication date: 2017-04-26

Abstract

本发明提出了一种可编程片上系统构建方法，该发明旨在于给用户提供一个通用的可编程片上系统设计方法，基于本发明的构建方法构建可编程片上系统过程中的代码用户全部可见，因此，用户可以方便地设计或搭建自己的可编程片上系统。本发明构建可编程片上系统的过程中源码可见可编辑，开放所有的软件平台搭建和硬件平台搭建源码，因此，适用于硬件和软件开发人员学习并可用于商用设计。

Description

一种可编程片上系统构建方法

技术领域

本发明涉及可编程片上系统技术领域，具体涉及一种可编程片上系统构建方法。

背景技术

随着可编程片上系统飞速的发展，FPGA厂商如赛灵思和阿尔特拉公司分别推出了microblaze和noisII的软核并将其嵌入到FPGA中，用户可以基于这两个CPU软核和其他外设控制器搭建自己的可编程片上系统，极大的加快了可编程片上系统设计方法的推广与应用，但这两家公司所推出的软核对于硬件开发人员来说硬件代码是不可见的，开发人员只可以基于界面勾选所需的IP搭建自己的可编程片上系统，在这个基础上进行软件开发。但作为硬件开发人员，无法看到源码，严重制约了对于可编程片上系统的定制化的发展。

综上所述，利用开源的工具级源码实现定制化的可编程片上系统对于可编程片上系统的发展具有重要意义。

发明内容

为了解决上述技术问题，本发明提出了一种可编程片上系统构建方法。

本发明是以如下技术方案实现的：

一种可编程片上系统构建方法，包括：

构建基于OpenRISC软件仿真平台：包括构建包含时钟管理模块、处理器、总线和外设的SOC仿真平台；

搭建基于OpenRISC的FPGA硬件平台：包括选择FPGA板卡并加载对应于所述板卡的板级验证硬件软件程序。

进一步地，所述构建基于OpenRISC软件仿真平台包括：

时钟管理模块主要用于进行时钟倍频和分频，分别输出给处理器、总线、内存和视频图形阵列模块，并将异步复位信号作同步化处理；

所述处理器内部包含定时器单元和调试单元，还包括中断控制器、电源管理单元、指令及数据存储管理单元、快速缓存单元，指令及数据缓存和指令与数据总线接口；

总线采用采用轮询的仲裁机制，支持突发读写；

外设包括静态随机存取存储器、DDR2控制器、串行外设接口控制器、通用异步收发传输器控制器、两线式串行总线控制器、通用输入输出接口、视频图形阵列控制器和以太网控制器，所述视频图形阵列控制器和以太网控制器均支持视频图形阵列方式读写。

进一步地，根据构建的基于OpenRISC软件仿真平台生成用于描述所述软件仿真平台的头文件和源文件，所述头文件包括定义文件和用于分配外设占用的内存空间的头文件。

进一步地，通过makefile进行项目管理，调用modelsim仿真工具对用于描述所述软件仿真平台的头文件和源文件进行编译。

进一步地，使用所述软件仿真平台进行仿真时，通过readmem、GDB或者flash的方式加载程序；对于前面两种方式，CPU上电后从内存的指定地址0X100处读取指令，而对于第三种加载方式，CPU从bootrom启动，bootrom中存储了一段固化的启动代码。

进一步地，选择xilinx的ML501板卡，所述板卡采用xilinx的Virtex 5FPGA芯片。

进一步地，所述时钟管理模块调用Xilinx的PLL和DCM单元，其中PLL模块用于倍频，DCM用于分频，分别产生系统时钟，视频图形阵列时钟，以太网时钟和DDR2时钟；调试单元使用xilinx提供的BSCAN；硬件的加载主要为bit流文件的加载，对于Xilinx的FPGA板卡通过Impact写到Virtex 5中。

进一步地，包括：

通过GDB的方式加载软件代码，具体为经过xilinx的USB platform转成JTAG时序，传递到调试单元，再通过DMA的方式写入内存中；

或者通过工具加载软件代码，具体为将bit流文件和bin文件通过Xilinx的Impact工具加载到flash，可编程片上系统设置从bootrom启动，FPGA上电后会先从flash中取出bit流文件硬件部分，加载到Virtex 5中完成可编程片上系统平台搭建，CPU上电后从bootrom中读取指令，完成将软件代码从flash加载到内存的过程，之后PC跳转至内存的0X100处执行。

本发明提供了提出了一种可编程片上系统构建方法，把发明旨在于给用户提供一个通用的可编程片上系统设计方法，基于本发明的构建方法构建可编程片上系统过程中的代码全部用户可见，因此，用户可以方便地设计或搭建自己的可编程片上系统。本发明构建可编程片上系统的过程中源码可见可编辑，开放所有的软件平台搭建和硬件平台搭建源码，因此，适用于硬件和软件开发人员学习并可用于商用设计。

附图说明

图1是可编程片上系统设计顶层结构图；

图2是CPU设计顶层结构图；

图3是外设内存地址及程序内存地址分布图；

图4是可编程片上系统设计仿真顶层结构图；

图5是软件编译流程图；

图6是仿真程序从内存加载流程图。

具体实施方法

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明实施例提供一种基于OpenRISC的可编程片上系统(SOPC)构建方法，包括：

对于软件仿真平台与FPGA硬件平台均可以由用户进行自定义的界面规划和初步实现。

本实施例中可以通过在已提供的选项中勾选希望保留的资源以及添加新的资源的方式完成基于OpenRISC软件仿真平台和FPGA硬件仿真平台搭建，并基于此进行软件开发。本实施例中用户可以查看每一个资源的硬件源代码，自定义自己的资源并对其修改，自定义软件驱动，搭建可编程片上系统。

构建基于OpenRISC软件仿真平台包括：

1、ubuntu物理机的安装；

2、OpenRISC GNU交叉编译工具链的安装，用于编译软件代码和驱动代码；

3、EDA工具的安装，其中modelsim 10.0se用于搭建软件仿真平台，Xilinx ISE用于搭建FPGA硬件平台。

因整个仿真平台的开发是基于linux系统，故需先完成一台linux系统的安装，首先检查电脑磁盘是否为基本磁盘，若不是基本磁盘需先通过分区助手将磁盘转换为基本磁盘。接着通过UltraISO将ubuntu14.04LTS镜像导入U盘中，完成镜像的导入。之后通过U盘完成系统的安装。OpenRISC GNU交叉编译工具链主要用于编译基于OpenRISC指令集编写的嵌入式软件C代码或汇编代码，包括ld,objdump,gcc,gdb等，可通过从opencore的git上完成源码的下载并编译安装。EDA工具的安装包括modelsim 10.0se的安装，modelsim主要用于编译整体可编程片上系统的verilog代码生成一个软件的可编程片上系统平台，用于仿真验证可编程片上系统的功能。Xilinx ISE和Quartus II为FPGA开发平台，用于在实际的硬件上完成可编程片上系统功能的验证。

本实施例中可编程片上系统整体的设计如附图1所示，时钟管理模块主要是进行时钟倍频和分频，分别输出给处理器(CPU)、总线、内存和视频图形阵列(VGA)模块，并将异步复位信号作同步化处理。

处理器部分如附图2所示，CPU采用Opencore提供的OR1200，5级流水，哈佛架构，内部包含一个定时器单元，调试单元，中断控制器、电源管理单元、指令及数据存储管理单元、快速缓存单元，指令及数据缓存和指令与数据总线接口，其中深灰色勾选部分为必选部件，白色勾选部分为可选单元。总线采用wishbone总线，采用轮询的仲裁机制，支持突发读写。OpenCore提供的总线位宽为32bit，在本发明中为了实现高带宽速率，本实施例通过改写总线的突发读写机制和数据位宽扩展，将总线位宽扩展为64bit输出，从而实现了VGA 60f/s的输出。

外设部分在本实施例中，提供了静态随机存取存储器(SRAM)、DDR2控制器、串行外设接口控制器(SPI控制器)、通用异步收发传输器控制器(UART控制器)、两线式串行总线控制器(I2C控制器)、通用输入输出接口(通用IO)、视频图形阵列控制器(VGA控制器)以及以太网控制器。其中VGA、以太网控制器支持DMA方式读写。以上外设均为可选单元，且模块右上角方框可以设置模块个数。所有模块的调用通过define控制，使用者可以在GUI界面中通过勾选单元部件和设置相应的IP数量，生成相应的设计define文件和软件的board.h，用于分配外设内存空间，外设对应的地址映射和程序在内存中的地址映射如附图3所示。

对于可编程片上系统仿真平台如附图4所示，同样的可以通过勾选相应的仿真资源，生成相应的仿真define文件。仿真时通过makefile进行项目管理，调用modelsim仿真工具对define和设计RTL代码进行编译，从而实现构建不同的可编程片上系统设计和仿真平台。

对于可编程片上系统的仿真验证，现阶段一般通过运行嵌入式C代码或者汇编代码，验证可编程片上系统的功能。前面通过GUI界面和仿真软件编译本实施例完成了可编程片上系统仿真平台的搭建，接下来主要进行仿真时软件代码的编写、编译及加载。软件代码的整体编译流程如附图5所示，其中driver部分OpenCore提供了CPU的driver和部分device的driver。第一步，本实施例基于这些driver相应的增加了VGA，串口，I2C，SPI的driver，编译过程中先将这些driver通过OpenRISC的GCC编译成ld文件，link.ld文件为软件代码在内存的分布规划；第二步编写相应外设的嵌入式C代码，如串口，测试串口的读写，中断控制；第三步将上述文件编译生成.elf文件，并通过bin工具将elf文件转化为内存加载文件。

仿真时程序的加载支持3种方式。第一种直接通过readmem加载到内存，当内存为DDR2时加载vmem文件，内存分为4个bank，每个bank位宽为8bit，vmem文件中二进制位宽为32bit，通过切分成4个8bit分别加载到相应的bank中，程序加载的过程如附图6所示。第二种通过GDB加载到内存，仿真时可通过GDB经过openocd转JTAG接口，经过调试单元以DMA的方式加载到内存，如附图4所示；第三种方式通过flash加载，对于前面两种方式，CPU上电后从内存的指定地址0X100处读取指令，而对于第三种加载方式，CPU从bootrom启动，bootrom中存储了一段固化的启动代码，用于从SPI flash中复制软件代码到内存中之后再跳转到内存执行指令。flashin文件为仿真时通过readmen加载到SPI flash的二进制文件，在调试期间一般选者第二种方式，因为第一种和第三种方式，每次加载不同的软件代码时均需要重新编译仿真平台。

搭建基于OpenRISC的FPGA硬件平台包括：

(1)FPGA板卡的选择；可编程片上系统结构的设计；板级验证硬件软件程序的加载；对于FPGA板卡的选择，本实施例选择了xilinx的ML501板卡，该板卡采用xilinx的Virtex 5FPGA芯片，支持DDR2、支持DVI输出，在该板卡上系统时钟为60MHZ，DDR2时钟为200MHZ，VGA输出为60f/s。整体可编程片上系统设计如附图1所示。

(2)板级验证平台结构和仿真平台类似，本实施例在仿真平台的基础上做了两点调整，一、将时钟管理模块转换成调用Xilinx的PLL和DCM单元，其中PLL模块用于倍频，DCM用于分频，分别产生系统时钟，VGA时钟，以太网时钟和DDR2时钟。二、将调试单元中的tap替换成xilinx提供的BSCAN。硬件的加载主要为bit流文件的加载，对于Xilinx的FPGA板卡可以通过Impact写到Virtex 5中。

(3)软件代码的加载支持两种方式，第一种通过GDB，经过xilinx的USB platform转成JTAG时序，通过BSCAN，传递到调试单元，再通过DMA的方式写入内存中。第二种方式将bit流文件和bin文件通过Xilinx的Impact工具加载到flash，可编程片上系统设置从bootrom启动，FPGA上电后会先从flash中取出bit流文件部分，加载到Virtex 5中完成可编程片上系统平台搭建，CPU上电后从bootrom中读取指令，完成将软件代码从flash加载到内存的过程，之后PC跳转至内存的0X100处执行。

进一步地，用户可以通过勾选相应的设计模块和仿真模块完成相应的设计define文件和仿真define文件的生成，通过modelsim编译生成相应的仿真平台。对于板级验证平台，同样的用户可以通过勾选相应的模块生成对应的可编程片上系统设计并编译下载到FPGA中完成板级验证平台的搭建。该方案不同于xilinx的是所有的设计源码均为开源，项目管理代码也为开源。对于软件开发人员来说，可以基于对应的仿真平台和板级验证平台完成嵌入式软件设计，对于硬件开发人员特别是可编程片上系统的初学者来说，一方面可以通过搭建可编程片上系统平台熟悉可编程片上系统的设计流程，另一方面可以通过查阅硬件源码学习各个外设IP和总线IP的设计，且大家可以基于该平台继续添加各种IP设计，从而扩展该平台的设计。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种可编程片上系统构建方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述构建基于OpenRISC软件仿真平台包括：

总线采用采用轮询的仲裁机制，支持突发读写；

外设包括静态随机存取存储器、DDR2控制器、串行外设接口控制器、通用异步收发传输器控制器、两线式串行总线控制器、通用输入输出接口、视频图形阵列控制器和以太网控制器，所述视频图形阵列控制器和以太网控制器均支持直接内存读写。

3.根据权利要求2所述的方法，其特征在于，根据构建的基于OpenRISC软件仿真平台生成用于描述所述软件仿真平台的头文件和源文件，所述头文件包括定义文件和用于分配外设占用的内存空间的头文件。

4.根据权利要求3所述的方法，其特征在于，通过makefile进行项目管理，调用modelsim仿真工具对用于描述所述软件仿真平台的头文件和源文件进行编译,生成硬件仿真SOC模型。

5.根据权利要求4所述的方法，其特征在于，使用所述软件仿真平台进行仿真时，通过readmem、GDB或者flash的方式加载程序；对于前面两种方式，CPU上电后从内存的指定地址0X100处读取指令，而对于第三种加载方式，CPU从bootrom启动，bootrom中存储了一段固化的启动代码。

6.根据权利要求2所述的方法，其特征在于，选择xilinx的ML501板卡，所述板卡采用xilinx的Virtex 5FPGA芯片。

7.根据权利要求6所述的方法，其特征在于，所述时钟管理模块调用Xilinx的PLL和DCM单元，其中PLL模块用于倍频，DCM用于分频，分别产生系统时钟，视频图形阵列时钟，以太网时钟和DDR2时钟；调试单元使用xilinx提供的BSCAN；硬件的加载主要为bit流文件的加载，对于Xilinx的FPGA板卡通过Impact写到Virtex 5中。

8.根据权利要求7所述的方法，其特征在于，包括：

通过GDB的方式加载软件代码，具体为经过xilinx的USB platform转成JTAG时序，传递到调试单元，再通过DMA的方式写入内存中；或者通过工具加载软件代码，具体为将bit流文件和bin文件通过Xilinx的Impact工具加载到flash，可编程片上系统设置从bootrom启动，FPGA上电后会先从flash中取出bit流文件部分，加载到Virtex 5中完成可编程片上系统平台搭建，CPU上电后从bootrom中读取指令，完成将软件代码从flash加载到内存的过程，之后PC跳转至内存的0X100处执行。